JPH04180231A - Manufacture of semiconductor device provided with fine bump electrode - Google Patents
Manufacture of semiconductor device provided with fine bump electrodeInfo
- Publication number
- JPH04180231A JPH04180231A JP30907590A JP30907590A JPH04180231A JP H04180231 A JPH04180231 A JP H04180231A JP 30907590 A JP30907590 A JP 30907590A JP 30907590 A JP30907590 A JP 30907590A JP H04180231 A JPH04180231 A JP H04180231A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- bump electrode
- layer
- fine bump
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 238000009713 electroplating Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000007747 plating Methods 0.000 claims description 57
- 239000010953 base metal Substances 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 description 19
- 238000009792 diffusion process Methods 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Landscapes
- Electroplating Methods And Accessories (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多層のメッキ層にて構成される微細バンプ電
極を有する半導体装置の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor device having a fine bump electrode formed of multilayer plating layers.
従来の半導体基板におけるバンブ電極製造方法を添付図
面第２図に基づき説明する。A conventional method for manufacturing bump electrodes on a semiconductor substrate will be explained with reference to FIG. 2 of the accompanying drawings.
まず第２図（ａ）に示すように、基板１に形成されたア
ルミニウム電極３をプラズマｃＶＤ法等によりシリコン
窒化膜２で被覆し、このシリコン窒化膜２の一部に開口
をドライエツチングにより形成する。次に第２図（ｂ）
に示すように、該アルミニウム電極３上のシリコン窒化
膜２の開口に下地金属膜（接着バリヤメタル４、拡散バ
リヤメタル５）をスパッタリングにより付着させ、拡散
バリヤメタル５を選択エツチングによりアルミニウム電
極３上にのみ残す。次いで第２図（Ｃ）に示すように、
該下地金属股上に１．５〜２．０μｍのフォトレジスト
膜６（原型レジスト膜）を塗布し選択マスクを形成する
。次に第２図（ｄ）に示すように、接着バリアメタル４
を陰極として電解メッキ法により原型レジスト膜６によ
る選択マスクの開口にバンブ電極１０を析出形成する。First, as shown in FIG. 2(a), an aluminum electrode 3 formed on a substrate 1 is covered with a silicon nitride film 2 by a plasma CVD method or the like, and an opening is formed in a part of this silicon nitride film 2 by dry etching. do. Next, Figure 2(b)
As shown in the figure, a base metal film (adhesion barrier metal 4, diffusion barrier metal 5) is deposited on the opening of the silicon nitride film 2 on the aluminum electrode 3 by sputtering, and the diffusion barrier metal 5 is left only on the aluminum electrode 3 by selective etching. . Then, as shown in FIG. 2(C),
A photoresist film 6 (original resist film) having a thickness of 1.5 to 2.0 μm is applied to the base metal ridge to form a selection mask. Next, as shown in FIG. 2(d), the adhesive barrier metal 4
A bump electrode 10 is deposited and formed in the opening of the selection mask formed by the original resist film 6 by electrolytic plating using the resist film 6 as a cathode.
次に第２図（ｅ）に示すように、フォトレジスト膜６を
溶剤にて取り除き、さらにバンブ電極１０の形成部以外
の接着バリアメタル４をウェットエツチングにて取り除
く。Next, as shown in FIG. 2(e), the photoresist film 6 is removed using a solvent, and the adhesive barrier metal 4 other than the portion where the bump electrode 10 is formed is removed by wet etching.
従来の微細バンブ電極を製造する場合においてフォトレ
ジスト膜６（原型レジスト膜）を１．５〜２．０μｍ塗
布するが、第２図（ｄ）に示すようにフォトレジスト膜
の端部は露光やポストベーク等の工程により変形１１が
住じ開口寸法が減少する。通常のバンブ電極ではフォト
レジスト膜の開口寸法は５０〜１００μｍであるため開
口寸法の減少は大きな問題とはならない。しかしながら
集積化が進んだ半導体基板に微細バンブ電極を製造する
場合において要求されるフォトレジスト膜の開口寸法は
１０〜１５μｍである。このため、変形１１による開口
寸法の減少による精度の悪化が著しい。When manufacturing conventional fine bump electrodes, a photoresist film 6 (original resist film) is coated to a thickness of 1.5 to 2.0 μm, but as shown in FIG. 2(d), the edges of the photoresist film are not exposed to light or Processes such as post-baking cause deformation 11 and reduce the opening size. In a normal bump electrode, the opening size of the photoresist film is 50 to 100 μm, so a reduction in the opening size does not pose a big problem. However, when manufacturing fine bump electrodes on highly integrated semiconductor substrates, the required opening size of the photoresist film is 10 to 15 μm. For this reason, the deterioration of accuracy due to the reduction in opening size due to the deformation 11 is significant.
また原型レジスト膜に対し通常５０〜１００μｍであっ
た開口寸法に対し１０〜１５μｍを要求されるため、開
口設定時における現像の際に開口にフォトレジストが残
留付着物として残り易い。Further, since the opening size of the original resist film is required to be 10 to 15 .mu.m compared to the usual 50 to 100 .mu.m, photoresist tends to remain in the opening as a residual deposit during development when setting the opening.
この残留付着物がバンブ電極と下地金属膜の間に存在す
ること、および前記の開口寸法の減少に伴う第２図（ｄ
）に示すバンブ電極の接続部１２の減少により剥離が生
じやすい状態となる。This residual deposit exists between the bump electrode and the underlying metal film, and as shown in Figure 2 (d) due to the reduction in the opening size described above.
) The decrease in the connection portion 12 of the bump electrode leads to a state in which peeling is likely to occur.
一方第３図に示すように、フォトレジスト膜端部の変形
による開口寸法の減少を防ぐためフォトレジスト膜とし
て薄型レジスト膜８を用いて開口寸法に対しフォトレジ
スト膜の厚みを少なくした場合、電解メッキ法によりバ
ンブ電極を製造する際に、バンプ電極形成のための開口
以外の下地金属膜端部等で、平坦化されていない段差部
をフォトレジスト層が覆いきれないことがある。このよ
うな場合、バンブ電極に加えフォトレジスト層が覆いき
れない段差部についても余分なメッキ金属１３が付着す
る、という問題点がある。On the other hand, as shown in FIG. 3, when a thin resist film 8 is used as the photoresist film to prevent the opening size from decreasing due to deformation of the photoresist film edge, and the thickness of the photoresist film is reduced relative to the opening size, electrolytic When a bump electrode is manufactured by a plating method, the photoresist layer may not be able to completely cover the unplanarized step portion at the end of the underlying metal film other than the opening for forming the bump electrode. In such a case, there is a problem in that extra plating metal 13 adheres not only to the bump electrode but also to the stepped portion that cannot be covered by the photoresist layer.
しかしながら、微細バンブ電極に要求される開口程度の
寸法における精度については、以下の表に示す通り薄型
レジスト膜を使用した場合、原型レジスト膜を使用した
場合に比べ標準偏差が０゜５６と小さく優れており、微
細バンプ電極形成には適している。However, as shown in the table below, when using a thin resist film, the standard deviation is as small as 0°56, which is superior to when using a prototype resist film, regarding the accuracy of the dimensions of the opening required for fine bump electrodes. Therefore, it is suitable for forming fine bump electrodes.
さらに開口寸法に対しレジスト膜の膜厚が少ないため、
原型レジスト膜を使用した場合に生じたような残留付着
物がなく、微細バンブ電極の剥離が少ないという優れた
点もある。Furthermore, since the thickness of the resist film is small relative to the opening size,
Another advantage is that there is no residual deposits that occur when using the original resist film, and there is little peeling of the fine bump electrodes.
そこで、本発明は上記の各問題点を解決しかつ薄型レジ
スト膜の長所を適用することにあり、その課題は余分な
メッキ金属の付着を防止すると同時に、剥離の少ない、
かつ精度の良い微細バンブ電極を製造する方法を提供す
ることにある。Therefore, the present invention aims to solve each of the above-mentioned problems and apply the advantages of a thin resist film.The purpose of the present invention is to prevent the adhesion of excess plated metal, and at the same time, reduce peeling.
Another object of the present invention is to provide a method for manufacturing fine bump electrodes with high precision.
上記課題を解決するために、本発明が講じた手段は、多
層のメッキ層による微細バンプ電極の構成であり、さら
に最下層に深型レジスト膜を、また最上層に薄型レジス
ト膜を使用する製造方法である。In order to solve the above problems, the means taken by the present invention is to construct a fine bump electrode using multi-layered plating layers, and furthermore, use a deep resist film in the bottom layer and a thin resist film in the top layer. It's a method.
まず、半導体基板上で微細バンプ電極を設置する箇所に
下地金属膜を形成するが、該下地金属膜上に金属膜端部
等の段差部を完全に覆うため、最下層の電解メッキ用の
フォトレジスト膜として深型レジスト膜を塗布する。First, a base metal film is formed on the semiconductor substrate at the location where the fine bump electrodes are to be installed. A deep resist film is applied as a resist film.
この深型レジスト膜にフォトリソグラフィ技法により通
常の深型レジスト膜に採用していた寸法と同等の開口を
設定する。次に電解メッキにより最下層のメッキを行い
、密着性の良い最下層のメッキ層を析出形成する。In this deep resist film, an opening having the same size as that used in a normal deep resist film is set using a photolithography technique. Next, the bottom layer is plated by electrolytic plating, and a bottom plating layer with good adhesion is deposited.
次いで、多層のメッキ層の最上層として微細バンプ電極
を製造する工程において、メッキ層用のフォトレジスト
膜として薄型レジスト膜を塗布する。この薄型レジスト
膜にフォトリソグラフィ技法により深型レジスト膜では
精度良く実現することが困難であった、微細バンプ電極
の形成に要求される開口が精度の良く設定される。Next, in the step of manufacturing a fine bump electrode as the top layer of the multilayer plating layer, a thin resist film is applied as a photoresist film for the plating layer. In this thin resist film, the photolithography technique allows openings required for forming fine bump electrodes to be set with high precision, which is difficult to achieve with a deep resist film.
次に、この開口に下層と同種金属により電解メッキを施
し誤差が少なくかつ剥離の少ない微細バンプ電極を析出
形成する。多層のフォトレジスト層はレジスト剥離液に
より除去する。Next, this opening is electrolytically plated with the same type of metal as the underlying layer to deposit and form a fine bump electrode with less error and less peeling. Multilayer photoresist layers are removed using a resist stripper.
以上の工程により剥離２の少ないかつ精度の良い微細バ
ンプ電極が製造される。Through the above steps, a fine bump electrode with less peeling 2 and high precision is manufactured.
かかる手段によれば、半導体基板上の下地金属股上に多
層のメッキ層にてバンプ電極を構成することにより、最
下層のメッキ層製造用に深型レジスト膜を塗布し開口を
設定するが、本工程において、最下層として深型レジス
ト膜を塗布したことにより、下地金属膜端部等の段差部
を覆うフォトレジスト膜の厚みが充分となり、設定した
開口以外への余分なメッキ金属の付着が防止される。According to this method, a bump electrode is formed from a multilayer plating layer on the base metal crotch on a semiconductor substrate, and a deep resist film is applied to produce the bottom plating layer to set an opening. In the process, by applying a deep resist film as the bottom layer, the thickness of the photoresist film is sufficient to cover the stepped parts such as the edges of the underlying metal film, preventing excess plating metal from adhering to areas other than the set openings. be done.
さらに第２層目以降の電解メッキ工程においても、最下
層の深型レジスト膜により、析出形成されたメッキ層以
外への余分なメッキ金属の付着は防止される。 。Further, even in the electrolytic plating process for the second layer and subsequent layers, the deep resist film at the bottom layer prevents excess plating metal from adhering to areas other than the precipitated plating layer. .
微細バンブ電極用の開口は最上層の薄型レジスト膜に設
定されるため、最下層に塗布される原型レジスト膜には
、通常と同等の原型レジスト膜に通した開口寸法にて開
口を設定し、電解メッキを実行することにより、残留付
着物およびフォトレジスト膜端部の変形に影響されない
、接着面積の確保された剥離の少ない最下層のメッキ層
が析出形成される。Since the opening for the fine bump electrode is set in the thin resist film of the top layer, the opening is set in the pattern resist film applied to the bottom layer with the same opening size as that passed through the pattern resist film. By performing electrolytic plating, a lowermost plating layer is deposited that is not affected by residual deposits and deformation of the edges of the photoresist film, has a secured bonding area, and has little peeling.
また、該メッキ層の厚さは原型レジスト膜の厚さより低
く抑えられ、第２層目以降のメッキ層の製造を可能とし
ている。Furthermore, the thickness of the plating layer is kept lower than the thickness of the original resist film, making it possible to manufacture the second and subsequent plating layers.
一方、多層のメッキ層の最上層として薄型レジスト膜を
塗布し、微細バンプ電極製造用に開口を設定するが、薄
型レジスト膜の厚みは原型レジスト膜に比べ小さく微細
バンブ電極用に要求される開口の寸法に対し充分薄いた
め、残留付着物のない、またレジスト膜の変形に影響さ
れない精度の良い開口が設定される。On the other hand, a thin resist film is applied as the top layer of the multilayer plating layer, and openings are set for manufacturing fine bump electrodes, but the thickness of the thin resist film is smaller than the original resist film and the opening required for fine bump electrodes. Since the resist film is sufficiently thin compared to the dimensions of the resist film, a highly accurate aperture can be set without any residual deposits and unaffected by deformation of the resist film.
この開口に対し下層と同金属にて電解メッキを実行する
ことにより、微細ハンプ電極に要求された寸法に対し精
度の良いメッキ層が微細バンブ電極として製造され、こ
のメッキ層は、下層のメッキ層と同金属であることによ
り強固に接着され、また精度良く製造されるため、下層
のメッキ層との接続部の面積の減少がないため、剥離の
少ない微細バンブ電極となる。By performing electrolytic plating on this opening using the same metal as the lower layer, a fine bump electrode is manufactured with a plated layer with high precision for the dimensions required for the fine hump electrode. Since it is made of the same metal, it is strongly bonded and manufactured with high precision, so there is no reduction in the area of the connection with the underlying plating layer, resulting in a fine bump electrode with less peeling.
次に、本発明の実施例を添付図面に基づいて説明する。 Next, embodiments of the present invention will be described based on the accompanying drawings.
第１図は本発明の実施例による２層の金メッキ層を有す
る微細バンブ電極の製造における各々の工程の断面図を
示す。FIG. 1 shows cross-sectional views of each step in manufacturing a fine bump electrode having two gold plating layers according to an embodiment of the present invention.
第１図（ａ）に示すように、基板１上のアルミニウム電
極３にプラズマＣＶＤ法等によりシリコン窒化膜２を保
護膜として形成後、選択エツチングを行い開口を設定し
、下地金属層として接着バリアメタル（Ｔ ｉ ）層４
および拡散バリアメタル（Ｐｄ）層５をスパッタリング
にて形成する。As shown in FIG. 1(a), a silicon nitride film 2 is formed as a protective film on an aluminum electrode 3 on a substrate 1 by plasma CVD method, etc., and then selective etching is performed to set an opening, and an adhesive barrier is formed as a base metal layer. Metal (T i ) layer 4
Then, a diffusion barrier metal (Pd) layer 5 is formed by sputtering.
次に第１図（ｂ）に示すように、拡散バリアメタル層５
を選択エツチングにより電極形成部に設定した後、下地
金属層（接着バリアメタル層４および拡散バリアメタル
層５）上に厚さ１．５〜２．０μｍの原型レジスト膜６
を最下層のフォトレジスト層として塗布する。この原型
レジスト膜６により下地金属膜端部等の段差部は電解メ
ッキの際に完全に保護され、余分なメッキ金属の付着は
防止される。次いで通常原型レジスト膜に設定されてい
たと同等の約５０μｍの開口をフォトリソグラフィ技法
により設定する。Next, as shown in FIG. 1(b), a diffusion barrier metal layer 5
is set in the electrode forming part by selective etching, and then a master resist film 6 with a thickness of 1.5 to 2.0 μm is formed on the base metal layer (adhesion barrier metal layer 4 and diffusion barrier metal layer 5).
is applied as the bottom photoresist layer. This prototype resist film 6 completely protects stepped portions such as the edges of the base metal film during electrolytic plating, and prevents excess plating metal from adhering. Next, an opening of approximately 50 μm, which is equivalent to that normally set in the original resist film, is set by photolithography.
次に第１図（Ｃ）に示すように、原型レジスト膜６に開
口された微細バンプ電極形成部に接着バリアメタル４を
陰極として電解メッキ法により金メッキを施し、１．０
〜１．４μｍの最下層の金メッキ層７を製造する。この
金メッキ層の厚みは第２層目の形成を可能とするため、
原型レジスト膜の厚み以内となるようにメッキ時間を調
整する。Next, as shown in FIG. 1(C), gold plating is applied to the fine bump electrode formation portion opened in the original resist film 6 by electrolytic plating using the adhesive barrier metal 4 as a cathode.
Produce a bottom gold plating layer 7 of ~1.4 μm. The thickness of this gold plating layer allows for the formation of a second layer, so
Adjust the plating time so that the thickness is within the thickness of the original resist film.
また、剥離面の減少を図るため、第１図（Ｃ”）に示す
ように、原型レジスト膜６の開口寸法を拡散バリアメタ
ル５に比べ若干広く設定することにより、最下層のメッ
キ層７にて拡散バリアメタル５を覆い、メッキ層端部を
接着バリアメタルに接合させる場合もある。In addition, in order to reduce the number of peeled surfaces, the opening size of the original resist film 6 is set slightly wider than that of the diffusion barrier metal 5, as shown in FIG. In some cases, the diffusion barrier metal 5 is covered with a plating layer, and the end portion of the plating layer is bonded to the adhesive barrier metal.
次に第１図（ｄ）に示すように、原型レジスト膜６およ
び下層の金メッキ層７上に厚さ０．５〜０．９μｍの薄
型レジスト膜８を最上層のフォトレジスト膜として塗布
する。この薄型レジスト膜８にフォトリソグラフィ技法
により微細バンブ電極用の開口を設定するが、要求され
る開口寸法である約１０μｍに対し薄型レジスト膜の厚
みは、０．５〜０．９μｍであり、原型レジスト膜の厚
み１．５〜２．０μｍに比べ薄く、精度の良いかつ残留
付着物のない開口が設定される。Next, as shown in FIG. 1(d), a thin resist film 8 having a thickness of 0.5 to 0.9 μm is coated on the original resist film 6 and the lower gold plating layer 7 as the uppermost photoresist film. Openings for fine bump electrodes are set in this thin resist film 8 by photolithography, but the thickness of the thin resist film is 0.5 to 0.9 μm compared to the required opening size of about 10 μm. The opening is thinner than the resist film thickness of 1.5 to 2.0 μm, has high precision, and has no residual deposits.
次いで第１図（ｅ）に示すように、薄型レジスト膜８に
設置された微細バンプ電極用開口に電解メッキ法により
金メッキを施し、厚さ８〜１２μｍの最上層の金メッキ
層９が微細バンブ電極として製造される。Next, as shown in FIG. 1(e), the openings for the fine bump electrodes set in the thin resist film 8 are plated with gold by electrolytic plating, and the top gold plating layer 9 with a thickness of 8 to 12 μm forms the fine bump electrodes. Manufactured as.
次に第１図（ｆ）に示すように、厚型レジスト膜６およ
び薄型レジスト膜８をレジスト剥離液により除去し、つ
ぎに接着バリヤメタル４の不要部分をウェットエツチン
グにより除去する。Next, as shown in FIG. 1(f), the thick resist film 6 and the thin resist film 8 are removed using a resist stripping solution, and then unnecessary portions of the adhesive barrier metal 4 are removed by wet etching.
以上により下地金属膜（接着バリアメタル４および拡散
バリアメタル５）上に精度の良いかつ剥離の少ない微細
バンブ電極が製造される。As described above, a fine bump electrode with high precision and less peeling is manufactured on the base metal film (adhesion barrier metal 4 and diffusion barrier metal 5).
本実施例は最下層のメッキ層７と最上層のメッキ層９の
２層により微細バンブ電極を構成したが、この最下層と
最上層のメッキ層の間に、１層または多層のメッキ層を
中間層として形成することにより、任意の高さの微細バ
ンブ電極が製造可能である。この中間層は薄型レジスト
膜または深型レジスト膜を使用し、最下層のメッキ°層
と同等の工程にて形成される。In this example, a fine bump electrode is constructed of two layers, the bottom plating layer 7 and the top plating layer 9, but one or multiple plating layers are provided between the bottom plating layer and the top plating layer. By forming it as an intermediate layer, a fine bump electrode of any height can be manufactured. This intermediate layer uses a thin resist film or a deep resist film, and is formed in the same process as the bottom plating layer.
以上説明したように、本発明は、微細バンブ電極をメッ
キ法による多層構造にて製造する際、少な（とも深型レ
ジスト膜を使用して最下層のメッキ層を形成した後、薄
型レジスト膜を使用して最上層のメッキ層を形成する点
に特徴があり、以下の効果を奏す。As explained above, the present invention enables the production of fine bump electrodes with a multilayer structure using a plating method. It is characterized in that it is used to form the topmost plating layer, and has the following effects.
最下層のメッキ層用として深型レジスト膜を使用するこ
とにより、余分なメッキ金属の付着を防止可能とした。By using a deep resist film for the bottom plating layer, it is possible to prevent excess plating metal from adhering.
これと同時に、微細バンブ電極を最上層のメッキ層にて
形成することにより、深型レジスト膜には残留付着物が
なく、また端部の変形の影響が少ない開口を設定可能と
し、剥離の少ないメッキ層の形成を可能とした。At the same time, by forming a fine bump electrode on the top plating layer, there is no residual deposit on the deep resist film, and it is possible to set an opening that is less affected by edge deformation, resulting in less peeling. This made it possible to form a plating layer.
さらに、微細バンブ電極を形成する最上層に薄型レジス
ト膜を使用することにより、精度の良い微細バンブ電極
の製造を可能とした。また、下地金属膜との接着面積の
確保された最下層のメッキ層と、精度の良い接続部の面
積が確保された微細バンブ電極の最上層のメッキ層とを
含む、同種金属の多層メッキ層にて構成するため、強固
な微細バンブ電極となる。Furthermore, by using a thin resist film as the top layer that forms the fine bump electrodes, it has become possible to manufacture fine bump electrodes with high precision. In addition, a multi-layer plating layer of the same metal, including a bottom plating layer with a guaranteed bonding area with the underlying metal film and a top plating layer of the fine bump electrode with a precise connection area. , it becomes a strong fine bump electrode.
以上のように多層のメッキ層にて微細バンブ電極を構成
し、深型レジスト膜と薄型レジスト膜を組み合わせるこ
とにより、従来の製造方法では不可能であった、精度が
良くかつ剥離の少ない微細ハンプ電極の製造が可能とし
、同時に薄型レジスト膜の欠点である余分なメッキ金属
の付着を防止した。As described above, by configuring a fine bump electrode with multiple plating layers and combining a deep resist film and a thin resist film, we have created a fine bump electrode with high precision and less peeling, which was impossible with conventional manufacturing methods. This makes it possible to manufacture electrodes, and at the same time prevents the adhesion of excess plating metal, which is a disadvantage of thin resist films.
第１図（ａ）〜（ｆ）は本発明の実施例による微細バン
ブ電極の製造における各々の工程の断面図である。
第２図（ａ）〜（ｅ）は深型レジスト膜を使用した従来
のハンプ電極の製造における各々の工程の断面図である
。
第３図は薄型レジスト膜を使用した従来のバンブ電極の
製造工程であって、第２図（ｄ）に対応する工程を示す
断面図である。
〔符号の説明〕
１− 半導体基板
２・−シリコン窒化膜
３・−アルミニウム電極
４− 接着バリアメタル
５− 拡散バリアメタル
６− 深型レジスト膜
７−・−最下層メッキ層
８−・・薄型レジスト膜
９−・−最上層メッキ層（微細ハンプ電極）１０・−バ
ンブ電極
１１・・−フォトレジスト端部の変形
１２−・−バンブ電極の接続部
１３−・・一端部に付着したメッキ金属。
第 １ 図
第１図
第２区
第３図
手続補正書 （方式）
平成 ３年 ２月 １５日
１、事件の 表示 平成 ２年特許願第３０９０７
５号２、発 明 の 名 称 微細バンプ電極を
有する半導体装置の製造方法者 称 （５２３）
富士電機株式会社５、補 正 命令の日付
平成 ３年 ２月１２日（全送日）６、補 正 の 対
象 明細書・図面（第１図訂正）７、補 正
の 内 容 （１）明細書第１６頁第５行目に「（
ａ）〜（ｆ）」とあるを「（ａ）〜（ｇｌ」 と補正す
る。
第 １ 図FIGS. 1(a) to 1(f) are cross-sectional views of each step in manufacturing a fine bump electrode according to an embodiment of the present invention. FIGS. 2(a) to 2(e) are cross-sectional views of each step in manufacturing a conventional hump electrode using a deep resist film. FIG. 3 is a cross-sectional view showing a process for manufacturing a conventional bump electrode using a thin resist film, corresponding to FIG. 2(d). [Explanation of symbols] 1- Semiconductor substrate 2 - Silicon nitride film 3 - Aluminum electrode 4 - Adhesion barrier metal 5 - Diffusion barrier metal 6 - Deep resist film 7 - Bottom plating layer 8 - Thin resist Film 9 - Uppermost plating layer (fine hump electrode) 10 - Bump electrode 11 - Deformation of photoresist end 12 - Bump electrode connection 13 - Plated metal attached to one end. Figure 1 Figure 1 District 2 Figure 3 Procedural amendment (method) February 15, 1991 1, Indication of case 1990 Patent Application No. 30907
No. 5 No. 2, Name of the invention: Method for manufacturing a semiconductor device having fine bump electrodes Name of the person (523)
Fuji Electric Co., Ltd. 5. Date of amendment order
February 12, 1991 (all date of delivery) 6. Subject of amendment Description/Drawings (correction of Figure 1) 7. Amendment
Contents (1) On page 16, line 5 of the specification, “(
Correct the text “a) to (f)” to “(a) to (gl)”. Figure 1
Claims (4)
による多層のメッキ層にて構成される微細バンプ電極を
製造する方法であって、少なくとも該半導体基板上にお
ける下地金属膜上に形成される最下層のメッキ層用のフ
ォトレジスト膜として厚型レジスト膜を塗布し開口を設
定する工程と、該開口に電解メッキにより最下層のメッ
キ層を製造する工程と、最上層のメッキ層用のフォトレ
ジスト膜として薄型レジスト膜を塗布し微細バンプ電極
用の開口を設定する工程と、該開口に電解メッキにより
最上層のメッキ層として微細バンプ電極を製造する工程
と、を有することを特徴とする微細バンプ電極を有する
半導体装置の製造方法。(1) A method for manufacturing a fine bump electrode composed of multiple plating layers of the same type of electrolytic plating metal on a semiconductor substrate, the method comprising: forming a fine bump electrode on a base metal film on the semiconductor substrate; A process of applying a thick resist film as a photoresist film for the lower plating layer and setting an opening, a process of manufacturing the bottom plating layer by electrolytic plating in the opening, and a photoresist for the top plating layer. A fine bump characterized by comprising the steps of applying a thin resist film as a film and setting an opening for a fine bump electrode, and manufacturing a fine bump electrode as the uppermost plating layer in the opening by electrolytic plating. A method for manufacturing a semiconductor device having electrodes.
第１層目のメッキ層とし、前記薄型レジスト膜を用いた
最上層のメッキ層を第２層目のメッキ層とすることを特
徴とする請求項第（１）項に記載の微細バンプ電極を有
する半導体装置の製造方法。(2) The bottom plating layer using the thick resist film is the first plating layer, and the top plating layer using the thin resist film is the second plating layer. A method for manufacturing a semiconductor device having a fine bump electrode according to claim (1).
であり、薄型レジスト膜の厚みが０．５〜０．９μｍで
あることを特徴とする請求項第（１）項、又は第（２）
項に記載の微細バンプ電極を有する半導体装置の製造方
法。(3) The thickness of the thick resist film is 1.5 to 2.0 μm
Claim (1) or (2), wherein the thin resist film has a thickness of 0.5 to 0.9 μm.
A method for manufacturing a semiconductor device having a fine bump electrode according to 2.
のメッキ層の厚みを１．０〜１．４μｍとし、微細バン
プ電極である２層目のメッキ層の厚みを８〜１２μｍと
して形成することを特徴とする請求項第（１）項乃至第
（３）項のいずれか１項に記載の微細バンプ電極を有す
る半導体装置の製造方法。(4) Gold is used as the electrolytic plating metal, the thickness of the first plating layer is 1.0 to 1.4 μm, and the thickness of the second plating layer, which is the fine bump electrode, is 8 to 12 μm. A method for manufacturing a semiconductor device having a fine bump electrode according to any one of claims (1) to (3).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30907590A JPH04180231A (en) | 1990-11-15 | 1990-11-15 | Manufacture of semiconductor device provided with fine bump electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30907590A JPH04180231A (en) | 1990-11-15 | 1990-11-15 | Manufacture of semiconductor device provided with fine bump electrode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04180231A true JPH04180231A (en) | 1992-06-26 |
Family
ID=17988581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30907590A Pending JPH04180231A (en) | 1990-11-15 | 1990-11-15 | Manufacture of semiconductor device provided with fine bump electrode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04180231A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224200A (en) * | 1992-01-27 | 1994-08-12 | Gennum Corp | Integrated semiconductor device and formation of bump structure on integrated semiconductor device |
| JP2005109014A (en) * | 2003-09-29 | 2005-04-21 | Sony Corp | Element formation method and interconnection formation method |
| JP2008218505A (en) * | 2007-02-28 | 2008-09-18 | Sony Corp | Substrate and method for manufacturing the same, semiconductor package and method for manufacuting the same, and semiconductor device and method for manufacturing the same |
-
1990
- 1990-11-15 JP JP30907590A patent/JPH04180231A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224200A (en) * | 1992-01-27 | 1994-08-12 | Gennum Corp | Integrated semiconductor device and formation of bump structure on integrated semiconductor device |
| JP2005109014A (en) * | 2003-09-29 | 2005-04-21 | Sony Corp | Element formation method and interconnection formation method |
| JP2008218505A (en) * | 2007-02-28 | 2008-09-18 | Sony Corp | Substrate and method for manufacturing the same, semiconductor package and method for manufacuting the same, and semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201642398A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| CN114937614A (en) | Preparation method of wiring layer structure | |
| JPH04180231A (en) | Manufacture of semiconductor device provided with fine bump electrode | |
| JPH02253628A (en) | Manufacture of semiconductor device | |
| US20020038721A1 (en) | Wiring circuit board having bumps and method of producing same | |
| JPH02224336A (en) | Manufacture of semiconductor device | |
| JPH0312933A (en) | Manufacture of semiconductor device | |
| JPH06342796A (en) | Forming method of bump electrode | |
| JP2570835B2 (en) | Method for manufacturing semiconductor device | |
| JPH01266746A (en) | Semiconductor device | |
| JPH04278542A (en) | Semiconductor device and manufacture thereof | |
| JP2529448B2 (en) | Metal projection forming substrate and method of forming metal projection | |
| JPS58161346A (en) | Formation of metallic projected electrode | |
| JPS6341050A (en) | Manufacture of semiconductor device | |
| JPS6028246A (en) | Manufacture of semiconductor multilayer interconnection | |
| JPH01286333A (en) | Semiconductor device | |
| KR100252757B1 (en) | Method of forming metal pattern | |
| JPS6072249A (en) | Manufacture of integrated circuit | |
| JP3438197B2 (en) | Metal wiring film and method of manufacturing the same | |
| JPS58118117A (en) | Formation of thick film pattern | |
| JPS5911647A (en) | Semiconductor device and manufacture thereof | |
| JPS5955038A (en) | Formation of multilayer wiring | |
| JPS62120046A (en) | Manufacture of semiconductor device | |
| JPH05136142A (en) | Substrate for forming transfer bump plating | |
| JPH01312855A (en) | Method of manufacturing crossover separated by gap and crossover manufactured by the method |