JPH04169799A - Electronic time delay detonator - Google Patents
Electronic time delay detonatorInfo
- Publication number
- JPH04169799A JPH04169799A JP29529190A JP29529190A JPH04169799A JP H04169799 A JPH04169799 A JP H04169799A JP 29529190 A JP29529190 A JP 29529190A JP 29529190 A JP29529190 A JP 29529190A JP H04169799 A JPH04169799 A JP H04169799A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- electronic
- tube
- static electricity
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005611 electricity Effects 0.000 abstract description 29
- 230000003068 static effect Effects 0.000 abstract description 29
- 239000003990 capacitor Substances 0.000 description 13
- 238000005422 blasting Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005065 mining Methods 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
Landscapes
- Elimination Of Static Electricity (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、岩石の破砕、鉱石の採掘、建造物の破壊等を
する場合に使用する電子式延時***に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an electronic time delay detonator used for crushing rocks, mining ores, destroying buildings, etc.
(従来の技術)
従来より延時***に使用されてきた延時薬は、酸化剤と
還元剤とを主成分とした粉体のペレットより成っている
ため、その薬量、密度および各成分の分散、純度、表面
状態など全て均一であることはありえず、設定秒時から
の誤差が存在していた。しかしながら、近年発破現場と
人間の居住区域とが近接するに及び、発破が発生する振
動、騒音および飛び石などの制御が厳しく要求されるよ
うになってきた。(Prior art) The time-delaying agent conventionally used in time-delaying detonators is made of powder pellets whose main components are an oxidizing agent and a reducing agent. It is impossible for purity, surface condition, etc. to be uniform, and there is an error from the set time. However, in recent years, as blasting sites have come closer to human habitation areas, there has been a strict requirement to control vibrations, noise, flying stones, etc. generated by blasting.
このような要求に応えるために、種々の電子式延時回路
を有する電子式延時***が開発され、精巧な延時秒時の
下で振動等を抑制した発破が行われるようになってきた
。この電子式延時***の主たる構成要素は、電子式延時
回路、点火部、***部であり、***部は起爆薬及び添装
薬を有している。In order to meet such demands, electronic time-delaying detonators having various electronic time-delay circuits have been developed, and blasting has come to be carried out while suppressing vibrations and the like under sophisticated time-delaying circuits. The main components of this electronic time delay detonator are an electronic time delay circuit, an ignition section, and a detonator section, and the detonator section has an explosive and an additive.
電子式延時***には、そこに組み込まれている電子回路
の構成によって、複数の電子式延時***が発破器に対し
電気的に直列に接続されているものと、並列に接続され
ているものとの2種類に大別できる。こうした電子式延
時***、電気***では装置内の静電気対策が課題である
。静電気が印加される個所は大別すると脚線間、管体と
脚線間であり後者の場合はその脚線が短絡された状態で
管体と両脚線の間に静電気が印加される場合と、脚線の
短絡が解かれた状態で脚線の単線と管体の間に静電気が
印加される場合とがある。Depending on the configuration of the electronic circuit built into the electronic time delay detonator, multiple electronic time delay detonators may be electrically connected to the blaster in series or in parallel. It can be roughly divided into two types. With these electronic time delay detonators and electric detonators, countermeasures against static electricity within the device are an issue. The locations where static electricity is applied can be roughly divided into between the leg wires and between the tube body and the leg wires.In the latter case, static electricity is applied between the tube body and both leg wires with the leg wires short-circuited. There are cases where static electricity is applied between the single wire of the leg wire and the pipe body when the short-circuit of the leg wire is released.
(発明が解決しようとする課題)
このように装置内の電子回路に静電気が印加されて、電
子回路が静電気の高電圧で破壊されると、電子式延時雷
管は使用時に不発あるいは誤動作を起こしてしまい、保
安上の重大な問題となっている。(Problem to be Solved by the Invention) If static electricity is applied to the electronic circuit in the device and the electronic circuit is destroyed by the high voltage of static electricity, the electronic time delay detonator may fail to explode or malfunction during use. This poses a serious security problem.
この問題を解決するために実開昭64−46697号公
報では、対静電気対策が提案されている。これは入力端
子間に微小な空隙を形成することにより、火花放電を起
こし電子回路を破壊することなく静電気を処理するよう
にしたものである。しかし、これは管体と脚線間に静電
気が印加された場合には効果的でない。In order to solve this problem, countermeasures against static electricity are proposed in Japanese Utility Model Application Publication No. 64-46697. This is designed to handle static electricity without causing spark discharge and destroying the electronic circuit by forming a minute gap between the input terminals. However, this is not effective when static electricity is applied between the tube and the leg wire.
本発明は上記不具合を解決すべく提案されるもので、電
子式延時***の管体と脚線間に静電気が印加された場合
にも電子回路が破壊されない電子式延時***を提供する
ことを目的としたものである。The present invention has been proposed to solve the above-mentioned problems, and an object of the present invention is to provide an electronic time delay detonator whose electronic circuit is not destroyed even when static electricity is applied between the tube body and the legs of the electronic time delay detonator. That is.
(課題を解決するための手段及び作用)本発明は、上記
目的を達成するために、発破器に対し並列に結線され、
かつ電気極性が固定された脚線を有する電子式延時***
において、脚線と電子回路基板上の配線との接続部を形
成するプラス端子とマイナス端子との間に微小な空隙部
を形成するとともに、マイナス端子と導電性管体間を1
00Ω以下の抵抗体で接続してなる電子式延時***とし
たものである。(Means and effects for solving the problem) In order to achieve the above object, the present invention is provided with a wire connected in parallel to the blaster,
In an electronic time delay detonator having a leg wire with fixed electrical polarity, a minute gap is formed between the positive terminal and the negative terminal that form the connection between the leg wire and the wiring on the electronic circuit board. , 1 between the negative terminal and the conductive tube
This is an electronic time delay detonator connected with a resistor of 00Ω or less.
このように構成することにより、特別の電子部品や電子
回路の追加を必要とすることなく、耐静電気性能を有す
る電子式延時***とすることができる。With this configuration, an electronic time delay detonator having static electricity resistance can be obtained without requiring the addition of special electronic components or electronic circuits.
(実施例)
以下、図面を参照しながら本発明の詳細な説明していく
。本発明は発破器に対して並列に接続されて動作し、か
つ脚線の電気的極性が固定されている電子式延時***で
ある。第3図は、電子式***を含めた装置全体の概要図
であり、発破器lの正、負の出力端子に複数の電子式雷
管を並列に接続するもので、各電子式***2には充放電
コンデンサ3と、電気的に遅延時間を設定し、所定の時
刻に点火用抵抗2Aに点火電流を流す電子回路4とが設
けられている。(Example) Hereinafter, the present invention will be described in detail with reference to the drawings. The present invention is an electronic time delay detonator that operates in parallel with the blaster and has fixed electrical polarity of the leg wires. FIG. 3 is a schematic diagram of the entire device including the electronic detonator. A plurality of electronic detonators are connected in parallel to the positive and negative output terminals of the blaster 1, and each electronic detonator 2 has a A charging/discharging capacitor 3 and an electronic circuit 4 that electrically sets a delay time and causes an ignition current to flow through the ignition resistor 2A at a predetermined time are provided.
本発明ではこのコンデンサ3の両端子に第1のリード線
絵5a、5bを接続するとともに、第2のリード線絵6
a、6bを接続する。また、第1のリード線絵5a、5
bの道端には第1のコネクタ7を接続し第2のリード線
絵6a、6bの遊端には第1のコネクタと選択的に連続
し得る第2のコネクタ8を接続する。また、発破器1の
正、負の出力端子は発破母線1a、1bに接続し、この
発破母線1a、1bの遊端には第1および第2のコネク
タ7および8の少なくとも一方と結合し得る第3のコネ
クタ9と接続する。In the present invention, first lead wire pictures 5a and 5b are connected to both terminals of this capacitor 3, and a second lead wire picture 6 is connected to both terminals of the capacitor 3.
Connect a and 6b. Also, the first lead line pictures 5a, 5
A first connector 7 is connected to the road end of b, and a second connector 8 which can be selectively connected to the first connector is connected to the free ends of the second lead wire pictures 6a and 6b. Further, the positive and negative output terminals of the blaster 1 are connected to the blasting buses 1a and 1b, and the free ends of the blasting buses 1a and 1b can be coupled to at least one of the first and second connectors 7 and 8. Connect with the third connector 9.
複数の電子式***2を結線するにあたっては、第1の電
子式***の第2のコネクタ8を第2の電子式***の第1
のコネクタ7に結合し、この第2の電子式***の第2の
コネクタ8を第3の電子式***の第1のコネクタ7に結
合し、以下同様に第1のコネクタ7と第2のコネクタ8
とを順次に結合していく。When connecting a plurality of electronic detonators 2, the second connector 8 of the first electronic detonator is connected to the first connector 8 of the second electronic detonator.
The second connector 8 of the second electronic detonator is connected to the first connector 7 of the third electronic detonator, and the first connector 7 and the second connector are connected in the same manner. 8
and are sequentially combined.
本発明では、このような直列結線と同様の接続作業によ
って並列接続された電子式***列が得られ、その両端に
は第1の電子式***の第1のコネクタ7と、最後の電子
式***の第2のコネクタ8とがどこにも接続されずに残
されることになる。In the present invention, a parallel-connected electronic detonator array is obtained by a connection operation similar to the series connection, and the first connector 7 of the first electronic detonator and the last electronic detonator are connected at both ends of the array. The second connector 8 will be left unconnected anywhere.
この第1の電子式***の第1のコネクタ7に発破母線1
a、■bに接続された第3のコネクタ9を結合すると、
全ての電子式***は発破母線1a、■bに対してすべて
並列に接続されることになる。この場合、最後の電子式
***の第2のコネクタ8はそのまま放置しておいてもよ
いが、第3図において仮想線で示すように第4のコネク
タ9sおよび補助母線1as、1bsを介して発破器1
の正、負の出力端子に接続してもよい。このような補助
母線を用いる場合には、何らかの原因によって第1およ
び第2のコネクタ7および8の結合が外れたり、不完全
であったりした場合でも、各電子式***2に設けたコン
デンサ3を確実に充電することができ、不発が生じない
という効果を得られる。The blasting bus 1 is connected to the first connector 7 of this first electronic detonator.
When the third connector 9 connected to a and b is connected,
All electronic detonators are connected in parallel to the blasting buses 1a and 1b. In this case, the second connector 8 of the last electronic detonator may be left as is, but as shown by the imaginary line in FIG. Vessel 1
It may be connected to the positive and negative output terminals of the When using such an auxiliary bus bar, even if the connection between the first and second connectors 7 and 8 is disconnected or incomplete for some reason, the capacitor 3 provided on each electronic detonator 2 can be It is possible to charge the battery reliably and to avoid misfires.
第4図は電子式***の回路部の構成を示すブロック図で
あり、第5図はその詳細な構成を示す回路図である。第
1のコネクタの一対のピン15a、15bを有する第1
のリード線絵13a 、 13bと第2のコネクタの一
対のピン18a 、18bを有する第2のリード線絵1
6a、16bに接続しである回路部は点火のためのエネ
ルギーと、***に設けた種々の回路のための電源エネル
ギーを供給する発破器からの電気エネルギーを蓄積する
コンデンサ21と、発破器からのエネルギーの供給の終
了を検出して起動信号の出力する起動回路22と、コン
デンサ21に蓄積されたエネルギーによって付勢され、
コンデンサ21の端子電圧が規定の値を超えるときに発
振を開始してクロックパルスを発生するクロックパルス
発生回路23と、このクロックパルスを計数する計数回
路24とを設けている。このタロツクパルスを計数する
計数回路24は、前記起動回路22から起動信号が出力
されない間は計数動作は行わず、起動信号が供給されて
リセット状態が解除されてからクロックパルスの計数を
開始するようになっている。また、計数回路24は外部
から設定することができる計数値に達した時に点火信号
を出力するように構成されており、この計数値を任意に
選択することによって遅延時間を任意に設定することが
できる。また、計数回路24の出力点火信号を受け、コ
ンデンサ21の電荷を点火用抵抗25を経て放電するス
イッチング回路26を設ける。FIG. 4 is a block diagram showing the configuration of the circuit section of the electronic detonator, and FIG. 5 is a circuit diagram showing the detailed configuration. A first connector having a pair of pins 15a, 15b.
A second lead picture 1 having lead pictures 13a, 13b and a pair of pins 18a, 18b of the second connector.
The circuit section connected to 6a and 16b includes a capacitor 21 for storing electrical energy from the blaster, which supplies energy for ignition and power supply energy for various circuits installed in the detonator; A starting circuit 22 detects the end of energy supply and outputs a starting signal, and is energized by the energy stored in the capacitor 21.
A clock pulse generation circuit 23 that starts oscillation to generate clock pulses when the terminal voltage of the capacitor 21 exceeds a specified value, and a counting circuit 24 that counts the clock pulses are provided. The counting circuit 24 that counts the clock pulses does not perform a counting operation while the starting signal is not output from the starting circuit 22, and starts counting clock pulses after the starting signal is supplied and the reset state is released. It has become. Further, the counting circuit 24 is configured to output an ignition signal when a count value that can be set from the outside is reached, and by arbitrarily selecting this count value, the delay time can be arbitrarily set. can. Further, a switching circuit 26 is provided which receives an output ignition signal from the counting circuit 24 and discharges the charge in the capacitor 21 via an ignition resistor 25.
発破器からの電気エネルギーによりコンデンサ21が放
電され、その端子電圧が規定の値を越えるとクロックパ
ルス発生回路23はクロックパルスを発生し始めるが、
計数回路24には起動信号が供給されていないので計数
は行われない。したがってクロックパルス発生回路23
に、水晶発振子やセラミック発振子のような発振子を有
する高精度発振器を用いた場合、その立ち上がりの不安
定さがあっても、設定時間にはまったく影響を及ぼすこ
とはない。発破器からのエネルギーの供給の終了が起動
回路22で検知され、起動信号が発生されると計数回路
24のリセット状態が解除され、計数回路24はクロッ
クパルスを計数するようになる。計数回路24が外部か
ら設定された計数値まで計数すると点火信号が出力され
、これによってスイッチング回路26は導通し、コンデ
ンサ21に蓄積されている電荷はスイッチング回路26
および点火用抵抗25を経て放電し、点火用抵抗25の
温度を上昇させて点火玉を点火させ、引き続いて添装薬
を起爆するのである。このようにして計数回路24にお
ける計数値を選択することにより遅延時間を任意にかつ
正確に設定することができる。When the capacitor 21 is discharged by the electrical energy from the blaster and the voltage at its terminal exceeds a specified value, the clock pulse generation circuit 23 starts generating clock pulses.
Since the starting signal is not supplied to the counting circuit 24, no counting is performed. Therefore, the clock pulse generation circuit 23
Furthermore, when a high-precision oscillator having an oscillator such as a crystal oscillator or a ceramic oscillator is used, even if the start-up is unstable, the setting time is not affected at all. When the end of the supply of energy from the blaster is detected by the starting circuit 22 and a starting signal is generated, the reset state of the counting circuit 24 is released and the counting circuit 24 starts counting clock pulses. When the counting circuit 24 counts up to the externally set count value, an ignition signal is output, which makes the switching circuit 26 conductive and the charge accumulated in the capacitor 21 is transferred to the switching circuit 26.
Then, it is discharged through the ignition resistor 25, raising the temperature of the ignition resistor 25, igniting the ignition ball, and subsequently detonating the additive. By selecting the count value in the counting circuit 24 in this manner, the delay time can be arbitrarily and accurately set.
次に第5図に示すように、第1図および第2のリード線
絵13a 、13bおよび16a 、 16bは正およ
び負の入力端子31Aおよび31Bに接続し、これら入
力端子を幹線32A 、32Bにそれぞれ接続する。Next, as shown in FIG. 5, the lead wire pictures 13a, 13b and 16a, 16b of FIG. Connect each.
発破器からのエネルギーの供給を検出する起動回路22
は、幹線32Aに直列に接続した抵抗33およびダイオ
ード34と、幹線32Aと32Bとの間に接続した分圧
抵抗35.36と、これらの分圧抵抗の接続点にベース
を接続し、コレクタを抵抗37を経て幹線32Aに接続
し、エミッタを幹線32Bに接続した第1のトランジス
タ38と、ベースを第1のトランジスタのコレクタに接
続し、コレクタを抵抗39を経て幹線32Aに接続し、
エミッタを幹線32Bに接続した第2のトランジスタ4
0とを具えている。Start-up circuit 22 for detecting the supply of energy from the blaster
connects the resistor 33 and diode 34 connected in series to the main line 32A, the voltage dividing resistors 35 and 36 connected between the main lines 32A and 32B, the base to the connection point of these voltage dividing resistors, and the collector. A first transistor 38 is connected to the main line 32A through a resistor 37, and has its emitter connected to the main line 32B, and a base is connected to the collector of the first transistor, and the collector is connected to the main line 32A through a resistor 39.
A second transistor 4 whose emitter is connected to the main line 32B
0.
今発破器が起動され、発破母線、リード線絵13a 、
13bまたは16a 、 16bおよび入力端子31A
および31Bを介して幹線32Aおよび32Bに電圧が
印加されると、分圧抵抗35.36に電流が流れ、第1
トランジスタ38のベース電位はエミッタ電位よりも高
くなり、導通ずる。したがって、第2トランジスタ40
のベース電位はエミッタ電位とほぼ等しくなり、第2ト
ランジスタは遮断状態となり、そのコレクタに接続され
た出力点Pの電位は幹線32Aの電位にほぼ等しくなる
。一方、幹線32A132B間にはクロックパルス発生
回路23および計数回路24が接続されており、これら
の回路はコンデンサ21の端子電圧が動作電圧となると
起動され、クロックパルス発生回路23は、クロックパ
ルスを発生し始める。本例ではクロックパルス発生回路
23は、水晶発振子41を有する水晶発振器42をもっ
て構成する。この水晶発振器42の発振周波数の精度は
非常に高いものであるが、動作開始時の動作は不安定で
あり、動作開始後約1000m秒の間は出力電圧がラン
ダムに変動し極めて不安定な状態となっている。したが
って、このように不安定な状態での発振出力パルスを次
段の計数回路24に供給して計数を行うと、設定時間に
極めて大きな誤差が生ずることになる。本例ではこのよ
うな問題点を解決するために、計数回路24に設けたカ
ウンタ43のリセット端子43aを起動回路22の出力
点Pに接続し、この出力点の電位が高電位の時には。カ
ウンタ43をリセットし、計数動作開始を禁止するよう
にする。Now the blaster is started, the blasting bus, lead wire picture 13a,
13b or 16a, 16b and input terminal 31A
When a voltage is applied to the main lines 32A and 32B through the main lines 32A and 31B, a current flows through the voltage dividing resistor 35.36, and the first
The base potential of transistor 38 becomes higher than the emitter potential and becomes conductive. Therefore, the second transistor 40
The base potential of becomes approximately equal to the emitter potential, the second transistor is in a cutoff state, and the potential of the output point P connected to its collector becomes approximately equal to the potential of the main line 32A. On the other hand, a clock pulse generation circuit 23 and a counting circuit 24 are connected between the main lines 32A and 132B, and these circuits are activated when the terminal voltage of the capacitor 21 reaches the operating voltage, and the clock pulse generation circuit 23 generates clock pulses. Begin to. In this example, the clock pulse generation circuit 23 includes a crystal oscillator 42 having a crystal oscillator 41 . Although the accuracy of the oscillation frequency of this crystal oscillator 42 is very high, the operation is unstable at the start of operation, and the output voltage fluctuates randomly for about 1000 msec after the start of operation, resulting in an extremely unstable state. It becomes. Therefore, if the oscillation output pulse in such an unstable state is supplied to the next-stage counting circuit 24 for counting, an extremely large error will occur in the set time. In this example, in order to solve this problem, the reset terminal 43a of the counter 43 provided in the counting circuit 24 is connected to the output point P of the starting circuit 22, and when the potential of this output point is high. The counter 43 is reset and the start of counting operation is prohibited.
発振器からのエネルギーの供給が終了すると、起動回路
22に設けたダイオード34のため、第1トランジスタ
38のベース電位は低下し、この第1トランジスタは遮
断状態となる。したがって、第2トランジスタ40のベ
ース電位は正電位となり、この第2トランジスタは導通
し、出力点Pは幹線32Bの負電位となる。このため、
カウンタ43のリセット状態は解除され、入力端子43
Bに受信するクロックパルスを計数し始める。したがっ
て、発破器からのエネルギーの供給を、水晶発振器42
の立ち上がり時の不安定動作期間を越えて行うことによ
り不安定さによる誤動作を完全に回避することができる
。When the supply of energy from the oscillator ends, the base potential of the first transistor 38 decreases due to the diode 34 provided in the starting circuit 22, and the first transistor enters the cut-off state. Therefore, the base potential of the second transistor 40 becomes a positive potential, this second transistor becomes conductive, and the output point P becomes a negative potential of the main line 32B. For this reason,
The reset state of the counter 43 is released, and the input terminal 43
Start counting the clock pulses received at B. Therefore, the supply of energy from the blaster is transferred to the crystal oscillator 42.
By performing this operation beyond the period of unstable operation at the rise of , malfunctions due to instability can be completely avoided.
カウンタ43には複数のスイッチSWI ・・・SW
nを接続し、これらのスイッチの内の1っSWiを外部
から閉成することによりカウンタ43のフルカウント値
を任意に設定することができるように構成する。カウン
タ43は、このフルカウンタ値までタロツクパルスを計
数すると出力端子43cに点火パルスを出力する。The counter 43 includes a plurality of switches SWI...SW
The configuration is such that the full count value of the counter 43 can be arbitrarily set by connecting one switch SWi of these switches and closing one switch SWi from the outside. The counter 43 outputs an ignition pulse to the output terminal 43c after counting the tarok pulses up to this full counter value.
上述したようにして発生させた点火パルスは、スイッチ
ング回路26に供給されるが、このスイッチング回路に
は抵抗44.45、トランジスタ46およびサイリスタ
47を設ける。カウンタ43の出力端子43cから出力
される点火パルスを抵抗44を経てトランジスタ46の
ベースに印加するとこのトランジスタは導通し、サイリ
スタ47のゲート電位はアノード電位よりも低くなりサ
イリスタは導通する。The ignition pulse generated as described above is supplied to a switching circuit 26 which is provided with a resistor 44, 45, a transistor 46 and a thyristor 47. When the ignition pulse output from the output terminal 43c of the counter 43 is applied to the base of the transistor 46 through the resistor 44, this transistor becomes conductive, and the gate potential of the thyristor 47 becomes lower than the anode potential, making the thyristor conductive.
したがって、コンデンサ21に蓄積されていた電荷はサ
イリスタ47および点火用抵抗25を経て放電し点火用
抵抗を加熱するようになる。その結果、点火薬が点火し
、引き続いて添装薬が爆発することになる。Therefore, the charge accumulated in the capacitor 21 is discharged through the thyristor 47 and the ignition resistor 25, and heats the ignition resistor. As a result, the igniter will ignite and the charge will subsequently explode.
第1図A、Bは本発明の第1実施例を示したもので、電
子式***の縦断面図とそのX−X断面図である。管体1
0の内部に設けである回路基板ll上の配線12のプラ
ス端子12aとマイナス端子12bとの間に、微小な間
隙14を形成する。また、管体1oの内壁を一周するO
リング17をマイナス端子12bの延在部と接続するよ
うに設ける。この0リング17は、100Ωの低抵抗を
有するゴム製のものである。FIGS. 1A and 1B show a first embodiment of the present invention, and are a longitudinal sectional view of an electronic detonator and a XX sectional view thereof. Tube 1
A minute gap 14 is formed between the positive terminal 12a and the negative terminal 12b of the wiring 12 on the circuit board 11 provided inside the circuit board 12. In addition, O which goes around the inner wall of the pipe body 1o
A ring 17 is provided so as to be connected to the extension of the negative terminal 12b. This O-ring 17 is made of rubber and has a low resistance of 100Ω.
また、回路基板11上の各端子にはそれぞれ脚線19を
接続している。Further, leg wires 19 are connected to each terminal on the circuit board 11, respectively.
このように構成しているので間隙14では、印加された
静電気が火花放電により処理されるとともに、管体10
とマイナス端子12b間で静電気が優先放電されること
となる。つまり、例えば脚線19のマイナス端子12b
と管体10間に印加された静電気による電圧は、電子回
路内に流入することなく電子回路入口において、マイナ
ス端子12bからOリング17を介して管体10に向け
てアースされるか、逆に管体10からOリング17を介
して脚線19にアースされる。With this configuration, in the gap 14, the applied static electricity is disposed of by spark discharge, and the tube body 10
Static electricity is preferentially discharged between the negative terminal 12b and the negative terminal 12b. That is, for example, the negative terminal 12b of the leg wire 19
The voltage due to static electricity applied between the and tube body 10 is either grounded from the negative terminal 12b to the tube body 10 via the O-ring 17 at the entrance of the electronic circuit without flowing into the electronic circuit, or vice versa. The pipe body 10 is grounded to the leg wire 19 via the O-ring 17.
次に脚線19のプラス端子12aと管体10間に印加さ
れた静電気による電圧も、電子回路内に流入することな
くプラス端子12aから火花放電によりマイナス端子1
2bの配線に流入し、マイナス端子12bからOリング
17を介して管体10に向けてアースされるか、逆に管
体10から0リング17を介してマイナス端子12bに
そしてマイナス端子12bから火花放電によりプラス端
子12bを介してプラスの脚線に向けてアースされる。Next, the voltage due to static electricity applied between the positive terminal 12a of the leg wire 19 and the tube body 10 is also caused by a spark discharge from the positive terminal 12a without flowing into the electronic circuit.
2b and is grounded from the negative terminal 12b through the O-ring 17 to the tube body 10, or conversely from the tube body 10 through the O-ring 17 to the negative terminal 12b and from the negative terminal 12b. Due to the discharge, the positive leg wire is grounded through the positive terminal 12b.
さらに脚線が短絡状態にあり、複数の脚線と管体10間
に静電気が印加された場合は、マイナスの脚線からOリ
ング17を介して管体10にアースされる。Furthermore, when the leg wires are in a short-circuited state and static electricity is applied between the plurality of leg wires and the tube body 10, the negative leg wire is grounded to the tube body 10 via the O-ring 17.
第2図A、Bは、本発明の第2実施例を示したもので電
子式***の横断面図および縦断面図であり、前記実施例
におけるOリングに代えて銅板20をマイナス端子1.
2bの延在部と管体10との間に設けたものである。本
実施例の他の構成については前記実施例と同様であり、
同様の効果を得ることができる。2A and 2B show a second embodiment of the present invention, which is a cross-sectional view and a vertical cross-sectional view of an electronic detonator, in which a copper plate 20 is used in place of the O-ring in the previous embodiment at the negative terminal 1.
It is provided between the extension part of 2b and the tube body 10. The other configurations of this example are the same as those of the previous example,
A similar effect can be obtained.
なお、本実施例は発破器に対し直列接続した電子式***
に適用することはできない。なぜなら、直列結線の場合
にはマイナス端子から電圧が管体を介してアースされた
場合、その電圧が不測の個所から他の電子式***に流入
して電気的な漏洩を起こし、一部の電子式***を不発に
至らしめるおそれがあるからである。Note that this embodiment cannot be applied to an electronic detonator connected in series to a blaster. This is because in the case of series connection, if the voltage from the negative terminal is grounded through the tube body, that voltage will flow into other electronic detonators from unexpected places, causing electrical leakage, and some electronic detonators will This is because there is a risk that the detonator may fail to explode.
次に、本発明に係る実験例と比較例による耐静電気性能
を第1表に示す。Next, Table 1 shows the static electricity resistance performance of experimental examples and comparative examples according to the present invention.
第 1 表
試料の仕様は、電子回路基板上にプラス端子およびマイ
ナス端子の微小間隔を0.5mm以下とした場合の静電
気効果は既に実証されているので、実験例、比較例とも
上記微小間隔を0.5mmに設定する。そしてマイナス
端子と導電性の管体間の低抵抗体の抵抗値を変えて静電
気の印加試験をおこなった。また、容量2000pFの
コンデンサに所定の電圧をチャージし、種々の印加位置
で試験を行い各々について10個の試料全てが静電気印
加後に発火もせず、電子回路の不具合もなかったときの
電圧を耐静電気性能として表示した。The specifications of the samples in Table 1 are based on the fact that the electrostatic effect has already been demonstrated when the minute spacing between the positive and negative terminals is 0.5 mm or less on the electronic circuit board, so the above minute spacing was kept in both the experimental and comparative examples. Set to 0.5mm. Then, static electricity application tests were conducted by changing the resistance value of the low-resistance element between the negative terminal and the conductive tube. In addition, a capacitor with a capacitance of 2000 pF was charged with a predetermined voltage, tests were conducted at various application positions, and the voltage when all 10 samples did not ignite after static electricity was applied and there were no problems with the electronic circuit was determined as static electricity resistance. Displayed as performance.
これによると管体と脚線間に静電気が印加された場合、
マイナス端子と導電性の抵抗値が1Ω以下の場合には耐
静電気性能は40KVA越えるものとなり、100Ω以
下の場合には耐静電気性能は25KVを越え、IKΩ以
上の場合には耐静電気性能は極端に低下して9KV以下
になることが判明した。このように抵抗値100ΩとI
KΩとの間には、大きな性能の隔たりがある。According to this, when static electricity is applied between the pipe body and the leg wire,
If the resistance value between the negative terminal and the conductive material is 1Ω or less, the static electricity resistance will exceed 40KVA, if it is 100Ω or less, the static electricity resistance will exceed 25KV, and if it is more than IKΩ, the static electricity resistance will be extremely high. It was found that the voltage had decreased to below 9KV. In this way, the resistance value 100Ω and I
There is a large gap in performance between KΩ and KΩ.
(発明の効果)
以上のごとく、本発明によれば電子式***に特別の電子
部品や電子回路を設けることなく、簡素な構成の耐静電
気性能を付与する手段を設けているので、管体と脚線間
に静電気が印加されても電子回路が破壊されるおそれは
なく、電子式***の不発或いは誤動作を引き起こすこと
を防止できることとなった。(Effects of the Invention) As described above, according to the present invention, a means for imparting static electricity resistance with a simple structure is provided without providing special electronic parts or electronic circuits to the electronic detonator. Even if static electricity is applied between the leg wires, there is no risk of destroying the electronic circuit, making it possible to prevent the electronic detonator from misfiring or malfunctioning.
第1図A、Bは、本発明の第1実施例に係る電子式***
の縦断面図およびX−X断面図、第2図A、Bは、本発
明の第2実施例に係る電子式***の横断面図、縦断面図
、
第3図は、本発明に係る並列接続の方法を示した概要図
、
第4図は、本発明の電子式***の回路部の構成を示すブ
ロック図、
第5図は、同その回路部の詳細な構成を示す回路図であ
る。
10・・・管体
11・・・回路基板
12・・・配線
12a・・・プラス端子
12b・・・マイナス端子
14・・・微小間隙
17・・・0リング
19・・・脚線
A
Xコ
■
−i
第:
2図FIGS. 1A and B are longitudinal cross-sectional views and XX cross-sectional views of an electronic detonator according to a first embodiment of the present invention, and FIGS. 2A and B are electronic detonators according to a second embodiment of the present invention. 3 is a schematic diagram showing the parallel connection method according to the present invention; FIG. 4 is a block diagram showing the configuration of the circuit section of the electronic detonator of the present invention; FIG. 5 is a circuit diagram showing the detailed configuration of the same circuit section. 10... Tube body 11... Circuit board 12... Wiring 12a... Plus terminal 12b... Minus terminal 14... Minute gap 17... 0 ring 19... Leg line A ■ -i No.: Figure 2
Claims (1)
された脚線を有する電子式延時***において、 脚線と電子回路基板上の配線との接続部を形成するプラ
ス端子とマイナス端子との間に微小な空隙部を形成する
とともに、マイナス端子と導電性管体間を100Ω以下
の抵抗体で接続してなることを特徴とする電子式延時雷
管。[Scope of Claims] 1. In an electronic time delay detonator having a leg wire connected in parallel to the blaster and having a fixed electrical polarity, a connecting portion is formed between the leg wire and the wiring on the electronic circuit board. An electronic time delay detonator characterized by forming a minute gap between a positive terminal and a negative terminal, and connecting the negative terminal and a conductive tube with a resistor of 100Ω or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29529190A JPH04169799A (en) | 1990-11-02 | 1990-11-02 | Electronic time delay detonator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29529190A JPH04169799A (en) | 1990-11-02 | 1990-11-02 | Electronic time delay detonator |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04169799A true JPH04169799A (en) | 1992-06-17 |
Family
ID=17818705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29529190A Pending JPH04169799A (en) | 1990-11-02 | 1990-11-02 | Electronic time delay detonator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04169799A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999060329A1 (en) * | 1998-05-19 | 1999-11-25 | Asahi Kasei Kogyo Kabushiki Kaisha | Electronic delay detonator |
CN104165556A (en) * | 2013-05-19 | 2014-11-26 | 北京北方邦杰科技发展有限公司 | Detonator plug for electronic detonator |
-
1990
- 1990-11-02 JP JP29529190A patent/JPH04169799A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999060329A1 (en) * | 1998-05-19 | 1999-11-25 | Asahi Kasei Kogyo Kabushiki Kaisha | Electronic delay detonator |
CN104165556A (en) * | 2013-05-19 | 2014-11-26 | 北京北方邦杰科技发展有限公司 | Detonator plug for electronic detonator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US1795972A (en) | Charging device for electrical fuses | |
US5571985A (en) | Sequential blasting system | |
JP2590344B2 (en) | Electronic delay detonator | |
JP2572797B2 (en) | Electric blast delay circuit | |
JP6888961B2 (en) | Solid spark equipment used in aircraft ignition systems | |
CN112361904A (en) | Electric detonator for exciting plasma igniter based on analog circuit delay element | |
US3340811A (en) | Piezoelectric delayed squib initiator | |
US4106074A (en) | Triggering head for devices controlled by an electric power input | |
EP0653046A1 (en) | Device for sequentially firing electrical detonators. | |
JP2634824B2 (en) | Electronic delay primer | |
JPH04169799A (en) | Electronic time delay detonator | |
US2931948A (en) | Flash producing circuit | |
KR102634773B1 (en) | Triggering apparatus controlled by mcu for nonelectric detonator and triggering method and system of nonelectric detonator using thereof | |
CN213932246U (en) | Electric detonator based on plasma igniter excited by analog circuit delay element | |
US3624445A (en) | Electric system for firing a gaseous discharge device | |
US3450940A (en) | Electrical pulse generating apparatus | |
JP3583790B2 (en) | Electronic delay electric detonator | |
JPS61209982A (en) | Detonator with electric time delay device | |
JPH04169798A (en) | Electronic time delay detonator | |
JPS62291474A (en) | Internal combustion engine stop device | |
JPH0429270Y2 (en) | ||
JPH0799319B2 (en) | Electronic detonator connection method and electronic detonator used therefor | |
CN118220034A (en) | Ignition control system and method based on energy pulse | |
JP2710428B2 (en) | Electronic detonator | |
JPH0719799A (en) | Electronic detonator |