JPH0416064A - Picture area identification device - Google Patents
Picture area identification deviceInfo
- Publication number
- JPH0416064A JPH0416064A JP2118628A JP11862890A JPH0416064A JP H0416064 A JPH0416064 A JP H0416064A JP 2118628 A JP2118628 A JP 2118628A JP 11862890 A JP11862890 A JP 11862890A JP H0416064 A JPH0416064 A JP H0416064A
- Authority
- JP
- Japan
- Prior art keywords
- halftone
- signal
- block
- dot
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 146
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 239000000203 mixture Substances 0.000 abstract 1
- 238000012545 processing Methods 0.000 description 35
- 238000010586 diagram Methods 0.000 description 34
- 238000000034 method Methods 0.000 description 22
- 230000015654 memory Effects 0.000 description 20
- 238000012937 correction Methods 0.000 description 12
- 239000011295 pitch Substances 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 101100533652 Homo sapiens SLIRP gene Proteins 0.000 description 2
- 102100025491 SRA stem-loop-interacting RNA-binding protein, mitochondrial Human genes 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000001454 recorded image Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- GFCQDXRBTQVNJC-OTGCZYGJSA-N 2-[[(2s,4as,6ar,6as,6br,8ar,12ar,14br)-10-(2-carboxybenzoyl)oxy-2,4a,6a,6b,9,9,12a-heptamethyl-1,3,4,5,6,6a,7,8,8a,10,11,12,13,14b-tetradecahydropicen-2-yl]methoxycarbonyl]benzoic acid Chemical compound C([C@]1(C)C[C@H]2C=3[C@@]([C@@]4(CC[C@H]5C(C)(C)C(OC(=O)C=6C(=CC=CC=6)C(O)=O)CC[C@]5(C)[C@H]4CC=3)C)(C)CC[C@@]2(C)CC1)OC(=O)C1=CC=CC=C1C(O)=O GFCQDXRBTQVNJC-OTGCZYGJSA-N 0.000 description 1
- 102100028780 AP-1 complex subunit sigma-2 Human genes 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- 101100055680 Homo sapiens AP1S2 gene Proteins 0.000 description 1
- 241000406668 Loxodonta cyclotis Species 0.000 description 1
- 238000003705 background correction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000033458 reproduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Image Analysis (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、デジタル複写機、ファクシミリ、スキャナな
どに適用される画像領域識別装置に係り、特に入力画像
の各領域が網点処理されたものか否かを自動的に識別す
る点に特徴のある画像領域識別装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image area identification device applied to digital copying machines, facsimiles, scanners, etc. The present invention relates to an image area identification device that is characterized in that it automatically identifies whether or not it is an image area.
例えば、デジタル複写機においては、ＣＣＤ（チャージ
・カップルド・デバイス）イメージセンサ等を用いて原
稿像を微小領域、即ち、画素ごとに読み取り、イメージ
センサの出力に得られるアナログ電気信号をＡ／Ｄ （
アナログ／デジタル）変換し、得られるデジタル信号に
各種処理を施した後、その信号を記録装置に与えてコピ
ー画像を得ている。For example, in a digital copying machine, a CCD (charge-coupled device) image sensor or the like is used to read a document image in minute areas, that is, pixel by pixel, and the analog electrical signals obtained from the output of the image sensor are converted into an A/D converter. (
After performing various processing on the resulting digital signal, the signal is sent to a recording device to obtain a copy image.
ところで、この種の装置に用いられる記録装置では、各
記録画素ごとに濃度レベルを変えるのが難しいため、記
録／非記録の二値的または多値的な記録を行うのが一般
的である。しかしながら、原稿には写真等の中間調画像
も含まれることがあるので、中間調画像を再現する必要
がある。二値または多値記録を行う記録装置を用いて中
間調表現を行う方法としては、従来よりデイザ法、濃度
パターン法、サブマトリクス法、誤差拡散法等々が提案
されており、これらの方法を用いれば、中間調画像を再
現できる。By the way, in the printing apparatus used in this type of apparatus, it is difficult to change the density level for each printing pixel, so it is common to perform binary or multi-value printing of printing/non-printing. However, since a document may also include halftone images such as photographs, it is necessary to reproduce halftone images. Conventionally, methods such as the dither method, density pattern method, submatrix method, and error diffusion method have been proposed as methods for expressing halftones using a recording device that performs binary or multivalue recording. For example, halftone images can be reproduced.
ところが、中間調処理を行う場合、原稿像濃度が写真の
ように緩やかに変化する場合には比較的好ましいコピー
像が得られるが、原稿像濃度が文字のように二値的に変
化する場合には、コピー像の輪郭がぼけて文字が読みづ
らくなったり、原稿地肌の汚れがコピー像に現れたりし
て、コピー品質が著しく低下する。However, when halftone processing is performed, a relatively favorable copy image can be obtained when the original image density changes gradually, such as in a photograph, but when the original image density changes in a binary manner, such as with text, a relatively favorable copy image can be obtained. In this case, the outline of the copy image becomes blurred, making it difficult to read characters, and dirt on the background of the original appears on the copy image, resulting in a significant deterioration in copy quality.
文字等の原稿像に対しては、中間調処理を行わずに、単
純な二値または多値処理を行えば、好ましいコピーが得
られる。従って、中間調処理の有無を指定するスイッチ
を設ければ、原稿の種別に応じたオペレータの判断によ
って、好ましいコピーモードが選択できる。For original images such as characters, a preferable copy can be obtained by performing simple binary or multivalue processing without performing halftone processing. Therefore, if a switch is provided to specify whether halftone processing is to be performed or not, a preferred copy mode can be selected based on the operator's judgment depending on the type of document.
ところが、例えばパンフレットのように、１つの原稿中
に、写真のような中間調画像と文字のような二値画像と
が混在する場合もかなりある。このような場合、二値ま
たは多値モードを選択すれば写真の品質が低下するし、
中間調モードを選択すれば文字の品質が低下する。However, there are many cases in which a single document, such as a pamphlet, contains both a half-tone image such as a photograph and a binary image such as text. In such cases, selecting binary or multilevel mode will reduce the quality of the photo,
Selecting halftone mode will reduce the quality of the text.
ところで、この種のデジタル複写装置においてはもう１
つの不都合がある。即ち、ラインセンサ等を用いて画像
を小さな画素単位で読取る場合、原稿上の濃度変化に周
期性があると、その周期（ピッチ）と画像読取センサの
配列ピッチ（サンプリング周期）との干渉によって、記
録画像上にモアレが生じることがある。例えば、原稿に
おいて網点印刷が行われている場合、その画像上の濃度
変化には周期性があるので、この濃度変化の周期と読取
センサのサンプリング周期との干渉によってモアレが生
じる。By the way, there is one more thing about this type of digital copying device.
There are two disadvantages. In other words, when reading an image in small pixel units using a line sensor or the like, if there is periodicity in density changes on the document, interference between the period (pitch) and the array pitch (sampling period) of the image reading sensor causes Moiré may occur on recorded images. For example, when halftone dot printing is performed on a document, the density changes on the image have periodicity, and moiré occurs due to interference between the density change period and the sampling period of the reading sensor.
例えば、画像読取センサの分解能が４００ｄｐｉの場合
であれば、その分解能に近い密度の網点印刷、即ち、１
３３線（約１０．５画素／ｍｍ）〜２００線（約１６画
素／ ｍ ｍ ）の範囲の密度の場合に、読取信号にモ
アレが発生し易い。勿論、他の密度の場合でもモアレが
発生するが、前記密度の場合に特に発生が著しく、それ
による信号の変動幅が大きい。For example, if the resolution of the image reading sensor is 400 dpi, dot printing with a density close to that resolution, that is, 1
When the density is in the range of 33 lines (approximately 10.5 pixels/mm) to 200 lines (approximately 16 pixels/mm), moire is likely to occur in the read signal. Of course, moiré occurs at other densities as well, but at the above-mentioned densities, moiré occurs particularly markedly, and the signal fluctuation range due to it is large.
網点印刷自体は、一種の疑似中間調表現であり、画素単
位の濃度変化は１１０ （記録／非記録）の二値的なも
のである。網点印刷においては、網点のピッチ変化や網
点の大きさの変化によって画素集合の全体を見た場合の
平均濃度を多段に変化させ、これによって中間調濃度を
表現している。従って、モアレの問題を考えなければ、
網点印刷の原稿像をコピーする場合には、信号を二値的
に処理することにより、記録画像に網点画像を再現し、
好ましいコピーを行うことができる。しかし実際には、
特定の密度で網点印刷された原稿像に対しては、上述の
ようにモアレが発生するため、著しくコピー品質が低下
する。Halftone printing itself is a kind of pseudo-halftone expression, and the density change in pixel units is a binary value of 110 (recorded/non-recorded). In halftone printing, the average density of the entire pixel set is changed in multiple steps by changing the pitch of the halftone dots and the size of the halftone dots, thereby expressing halftone density. Therefore, if we do not consider the moiré problem,
When copying a halftone printed original image, the halftone image is reproduced on the recorded image by binary processing the signal,
A preferred copy can be made. But in reality,
As described above, moiré occurs in a document image printed with halftone dots at a specific density, resulting in a significant deterioration in copy quality.
一方、画像読取信号を中間調処理して二値または多値信
号に変換する場合、処理の過程工複数画素の濃度の平均
化、しきい値レベルの変更等々を行うため、結果的にコ
ピー画像にモアレが発生しないか、または影響が小さく
なる。この場合、コピー画像の濃度は網点によって疑似
中間調表現されるが、コピー上の網点は原稿上の網点を
直接再現したものではなく、複写機特有の中間調処理に
よって生成される網点である。On the other hand, when converting an image reading signal into a binary or multivalued signal through halftone processing, the processing process involves averaging the density of multiple pixels, changing the threshold level, etc., resulting in a copied image. Moiré does not occur or its effect is reduced. In this case, the density of the copied image is represented by halftone dots, but the halftone dots on the copy are not direct reproductions of the halftone dots on the original, but are generated by halftone processing unique to copying machines. It is a point.
従って、網点印刷された画像あるいはデジタル複写機に
よって網点処理でコピーされた画像が原稿である場合に
は、画素単位では二値記録であるが、中間調処理を行う
複写モードを選択する方が好ましい。Therefore, if the original is a halftone-printed image or an image copied using halftone processing by a digital copying machine, it is better to select a copy mode that performs halftone processing, although it is binary recording in pixel units. is preferred.
また前述のように、文字部は単純二値または多値、網点
部はデイザ法等の中間調処理を行えばよく、そのため、
領域分割を行う方法も考えれられる。例えば、特開昭６
３−２７９６６５号公報に示されたように、網点領域を
検出し、網点領域は中間調処理、その他は単純二値化を
おこなえば、文字と網点写真部を良好な画像として出力
させることができる。Furthermore, as mentioned above, it is sufficient to perform simple binary or multi-value processing for the text area, and halftone processing such as dithering for the halftone area.
A method of performing area division may also be considered. For example, JP-A-6
As shown in Publication No. 3-279665, by detecting halftone dot areas, performing halftone processing on the halftone dot areas, and performing simple binarization on the rest, the text and halftone photographic areas can be output as good images. be able to.
特開昭６３−２７９６６５号公報で示された網点領域検
出方式では、入力画像情報の二次元配列パターンを予め
定めたパターンと比較して、記録ドツトおよび非記録ド
ツトの検出を行い、その検出結果に基づいて入力画像情
報が網点パターンか否かを識別する。In the halftone dot area detection method disclosed in Japanese Patent Laid-Open No. 63-279665, recorded dots and non-recorded dots are detected by comparing a two-dimensional array pattern of input image information with a predetermined pattern. Based on the result, it is determined whether the input image information is a halftone pattern.
網点処理された画像においては、記録ドツト（例えば黒
画素）と非記録ドツト（例えば白画素）とが所定のピッ
チおよび間隔で交互に繰り返し配列されている。従っで
ある位置に存在する記録画素と、その周囲に存在する非
記録画素とが所定の配列パターンである状態、またはあ
る位置に存在する非記録画素と、その周囲に存在する記
録画素とが所定の配列パターンである状態が繰り返し現
れる場合には、その画素が網点処理されたものと見做し
得る。つまり、注目画素を順次移動し、各々の注目画素
について、それとその周囲の画素とでなる二次元領域の
画像情報を、予め定めた記録ドツト検出パターンおよび
非記録ドツト検出パターンと比較することにより、入力
画像力ξ網点パターンか否かを識別し得る。In a halftone-processed image, recorded dots (for example, black pixels) and non-recorded dots (for example, white pixels) are alternately and repeatedly arranged at predetermined pitches and intervals. Therefore, a state in which a recording pixel existing at a certain position and non-recording pixels existing around it are in a predetermined arrangement pattern, or a state in which a non-recording pixel existing at a certain position and a recording pixel existing around it are in a predetermined arrangement pattern. If a state with an arrangement pattern of . In other words, by sequentially moving the pixel of interest and comparing the image information of a two-dimensional area consisting of it and its surrounding pixels for each pixel of interest with a predetermined recorded dot detection pattern and non-recorded dot detection pattern, It is possible to identify whether the input image power ξ is a halftone pattern or not.
しかしながら、網点処理された画像をイメージスキャナ
で実際に読み取ると、画像の濃度に応じて、読み取られ
た信号の画像パターンが大きく変わり、網点の識別に誤
りを生じることが多い。即ち、網点印刷においては、濃
度を所定小領域内の網点状記録ドツトの面積の大小で表
現しているので、画像濃度が変わると、網点の形状が大
きく変わる。特に網点濃度が５０％の近傍にあると、網
点を構成する記録ドツト（例えば黒画素）または非記録
ドツト（例えば白画素）が隣同士つながって連続的にな
ることがあるので、このような場合には、黒ドツトと白
ドツトのいずれも検出できないことが多い。However, when an image subjected to halftone dot processing is actually read by an image scanner, the image pattern of the read signal changes greatly depending on the density of the image, often resulting in errors in halftone dot identification. That is, in halftone printing, the density is expressed by the size of the area of halftone recording dots within a predetermined small area, so when the image density changes, the shape of the halftone dots changes significantly. In particular, when the halftone density is around 50%, recorded dots (for example, black pixels) or non-recorded dots (for example, white pixels) that make up the halftone dots may be connected to each other and become continuous. In many cases, neither black dots nor white dots can be detected.
画像情報を記録画素レベルと非記録画素レベルとに二値
化する際のしきい値レベルを調整すると、網点濃度が５
０％の場合の識別エラーを減少できる。しかしその場合
、網点濃度が５０％より高い場合または低い場合に識別
エラーが増加する。If you adjust the threshold level for binarizing image information into recorded pixel level and non-recorded pixel level, the halftone density will be 5.
Identification errors in the case of 0% can be reduced. However, in that case, identification errors increase when the halftone density is higher or lower than 50%.
そこで、少なくとも２種類のしきい値を設定し、記録ド
ツトを検出する回路と非記録ドツトを検出する回路とで
、互いに異なるしきい値で二値化された画像情報を参照
し、記録ドツトの検出結果と非記録ドツトの検出結果の
両者に基づいて網点パターンを識別する。Therefore, at least two types of threshold values are set, and a circuit for detecting recorded dots and a circuit for detecting non-recorded dots refer to the binarized image information with different threshold values, and detect recorded dots. The halftone dot pattern is identified based on both the detection result and the detection result of non-recorded dots.
網点画像の場合、イメージスキャナで読み取られた信号
は、一般に第１４図に示すようになる。In the case of a halftone image, the signals read by the image scanner are generally as shown in FIG.
これをみると、信号の山の高さ、谷の深さおよびデユー
ティが、濃度に応じて変化しているのが分かる。Looking at this, it can be seen that the height of the peaks, the depth of the valleys, and the duty of the signal change depending on the concentration.
ここで、濃度レベルが５０％の信号に着目すると、画像
の位置によって、信号の山の高さおよび谷の深さが変化
しているのが分かる。Here, when focusing on the signal with a density level of 50%, it can be seen that the height of the peaks and the depth of the valleys of the signal change depending on the position of the image.
濃度５０％の信号をしきい値ＴＨ，で二値化する場合、
最初の部分Ｐａでは、山がＴＨ，より大きく谷がＴＨ，
より小さいので、二値化された信号には、山が記録画素
、谷が非記録画素として現れ、後の部分ｐｂでは、山と
谷のいずれもＴＨ。When a signal with a concentration of 50% is binarized using a threshold value TH,
In the first part Pa, the peak is TH, the larger valley is TH,
Therefore, in the binarized signal, peaks appear as recorded pixels and valleys appear as non-recorded pixels, and in the latter part pb, both peaks and valleys are TH.
より大きいので、二値化された信号には、非記録画素は
現れない。即ち、Ｔ Ｈ＋で二値化す生と、最初の部分
Ｐａでは、記録画素と非記録画素の配列パターンから網
点（記録ドツト）を検出可能であるが、後の部分ｐｂか
らは網点が検出できない。Since it is larger, non-recorded pixels do not appear in the binarized signal. In other words, halftone dots (recorded dots) can be detected from the array pattern of recorded pixels and non-recorded pixels in the raw image to be binarized with T H+ and in the first portion Pa, but from the later portion PB, halftone dots cannot be detected. Can not.
また、この信号をしきい値ＴＨ，で二値化する場合、最
初の部分Ｐａでは、山と谷のいずれもＴＨ２より小さい
ので、二値化された信号には記録画素が現れず、後の部
分ｐｂでは、山がＴＨ，より大きく谷がＴＨ，より小さ
いので、二値化された信号に、山が記録画素、谷が非記
録画素として現れる。従って、ＴＨ２で二値化すると、
最初の部分Ｐａからは網点を検出できないが、後の部分
Ｐｂでは、記録画素と非記録画素との配列パターンから
網点（非記録ドツト）を検比し得る。In addition, when this signal is binarized using the threshold value TH, in the first part Pa, both the peaks and valleys are smaller than TH2, so no recording pixels appear in the binarized signal, and the subsequent In the portion pb, the peaks are larger than TH and the valleys are smaller than TH, so the peaks appear as recorded pixels and the valleys appear as non-recorded pixels in the binarized signal. Therefore, when binarized with TH2,
Although halftone dots cannot be detected from the first portion Pa, halftone dots (non-recorded dots) can be detected from the arrangement pattern of recorded pixels and non-recorded pixels in the later portion Pb.
つまり、記録ドツトで構成される網点を検出する場合に
しきい値ＴＨ，を利用し、非記録ドツトで構成される網
点を検出する場合にしきい値ＴＨ２を利用すれば、濃度
が５０％の網点画像であっても、記録ドツトと非記録ド
ツトのいずれか一方の網点は検出される。濃度が２０％
のように低い場合には、しきい値ＴＨ，により記録ドツ
トの網点が検出されるし、濃度が８０％のように高い場
合には、しきい値ＴＨ２により非記録ドツトの網点が検
出される。In other words, if the threshold value TH is used to detect halftone dots made up of recorded dots, and the threshold value TH2 is used to detect halftone dots made up of non-recorded dots, then the density is 50%. Even in a halftone image, halftone dots, either recorded dots or non-recorded dots, are detected. Concentration is 20%
When the density is low, such as TH2, the halftone dots of recorded dots are detected by the threshold value TH, and when the density is high, such as 80%, the halftone dots of non-recorded dots are detected by the threshold value TH2. be done.
［発明が解決しようとする課題〕
しかしながら上記従来技術では、網点のモアレのため、
網点部の記録ドツト部と非記録ドツト部がドツトとして
出ない場合等、網点と見做すことはできなく、さらにノ
イズ等にも弱い。例えば、濃度の低い孤立点ノイズ等で
も網点として見做しやすくなるため、誤検出が多いとい
う欠点があった。[Problem to be solved by the invention] However, in the above-mentioned conventional technology, due to moiré of halftone dots,
If the recorded dots and non-recorded dots of a halftone dot do not appear as dots, they cannot be regarded as halftone dots, and are also susceptible to noise. For example, even low-density isolated point noise can easily be regarded as a halftone dot, so there is a drawback that there are many false detections.
また、所定領域ｎＸｍのマトリクス領域内に１個以上の
網点が存在していれば、ｎｘｍのマトリクス内を網点ブ
ロックと見做していたが、ｎｘｍのマトリクス内に１個
以上とした場合、例えば文字の一部分や地肌の汚れを一
つのドツトとして検出し、それを網点領域とし誤判定す
ることが多い。In addition, if there is one or more halftone dots within the matrix area of a predetermined area nXm, the inside of the nxm matrix is regarded as a halftone dot block, but if there is one or more halftone dots within the nxm matrix For example, a part of a character or dirt on the background is often detected as a single dot and erroneously determined as a halftone area.
さらに、網点ブロック（１個以上の網点が存在していた
場合）の単位ごとに主走査２個、副走査２個の、２×２
の網点ブロック領域で３個以上網点とした場合、２×２
の網点ブロックを網点エリアとしていたが、上述のごと
く文字の一部分や地肌の汚れを一つのドツトとして検出
してしまい、それを網点領域に誤判定する場合があり、
改良すべき点があった。Furthermore, for each unit of halftone dot block (if there is one or more halftone dots), 2 x 2
If there are 3 or more halftone dots in the halftone block area, 2×2
The halftone dot block was used as the halftone dot area, but as mentioned above, a part of the character or dirt on the background may be detected as a single dot, and it may be mistakenly judged as the halftone dot area.
There were things that needed improvement.
また、従来技術では、網点のモアレのため網点部の記録
ドツト部と非記録ドツト部がドツトとして出ない場合等
、網点と見做すことはできなく、さらにノイズ等にも非
常に弱い。例えば、濃度の低い孤立点ノイズ等でも網点
と見做しやすくなるため誤検出が多いという欠点があっ
た。In addition, with the conventional technology, when the recorded dots and non-recorded dots of a halftone dot do not appear as dots due to moiré of the halftone dot, they cannot be regarded as halftone dots, and furthermore, they are extremely susceptible to noise, etc. weak. For example, even low-density isolated point noise can easily be regarded as a halftone dot, resulting in many erroneous detections.
また従来、主、副走査方向に同一のピッチ、大きさの網
点原稿を読み取った際、そのシステムの読み取り手法や
読み取り特性にもよるが、主走査方向と副走査方向の読
取り濃度振幅（ＭＴＦ）は−船釣に異なってくる。また
網点識別パターンの形状にもよるが、４５°方向のライ
ン等を含んだ領域を誤認識しやすい等の不具合を発生す
る。Conventionally, when reading a dot original with the same pitch and size in the main and sub-scanning directions, depending on the reading method and reading characteristics of the system, the reading density amplitude (MTF) in the main-scanning and sub-scanning directions is ) is different for boat fishing. Further, although it depends on the shape of the halftone dot identification pattern, problems may occur, such as a tendency to misrecognize areas including lines in the 45° direction.
本発明は上記従来技術の欠点を解消し、網点領域の検出
率の向上と、網点領域外の誤検出の低減を図ることを目
的とする。It is an object of the present invention to eliminate the drawbacks of the above-mentioned conventional techniques, improve the detection rate of halftone dot areas, and reduce erroneous detection outside the halftone dot areas.
上記目的は、入力画像情報のうち、注目画素濃度情報と
周辺画素濃度情報との濃度情報の差が、予め定められた
値以上であるか否かを判別する複数の濃度差検出手段と
、この複数の濃度検出手段により得られた検出信号を所
定のタイミングで選択する選択手段と、この選択手段に
より選択された選択信号を参照し、この選択信号の二次
元配列パターンと予め定められた記録ドツトおよび非記
録ドツト検出パターンとを比較し、その結果を出力する
記録ドツトおよび非記録ドツトの検出手段と、この検出
手段の出力に基づいて入力画像情報が網点パターンか否
かを識別する網点パターン識別手段とを備えることによ
り達成される。The above object is to provide a plurality of density difference detection means for determining whether or not a difference in density information between focused pixel density information and surrounding pixel density information among input image information is greater than or equal to a predetermined value; selection means for selecting detection signals obtained by a plurality of concentration detection means at a predetermined timing; recording dot and non-recording dot detection means for comparing the detected dots and non-recording dot detection patterns and outputting the results; and a halftone dot for identifying whether or not the input image information is a halftone dot pattern based on the output of the detection means. This is achieved by comprising a pattern identification means.
注目画素濃度情報と周辺画素濃度情報との濃度情報の差
が予め定められた値以上かどうかを判別し、所定のタイ
ミングで選択された信号の二次元配列パターンと記録ド
ツトおよび非記録ド、ット検出パターンとの比較結果に
基づいて入力画像情報が網点パターンか否かを識別する
。It is determined whether the difference in density information between the target pixel density information and surrounding pixel density information is greater than or equal to a predetermined value, and the two-dimensional array pattern of the selected signal and recorded dots, non-recorded dots, and dots are determined at a predetermined timing. Based on the comparison result with the halftone dot detection pattern, it is determined whether the input image information is a halftone dot pattern or not.
（実施例〕 以下、本発明の実施例を図面を参照して説明する。(Example〕 Embodiments of the present invention will be described below with reference to the drawings.
第２図に、本発明を実施する一形弐のデジタル複写機の
機構部の構成を示す。第２図を参照すると、この複写機
は、装置上方に配置されたスキャナ１と装置下方に配置
されたプリンタ２で構成されている。FIG. 2 shows the structure of a mechanical section of a type 2 digital copying machine that embodies the present invention. Referring to FIG. 2, this copying machine is comprised of a scanner 1 placed above the apparatus and a printer 2 placed below the apparatus.
２６が、原稿を載置するコンタクトガラスである。スキ
ャナ１は、コンタクトガラス２６上に載置される原稿の
像を走査しながら読み取る。副走査は機械的であり、電
気モータＭＴの駆動によって、スキャナに備わったキャ
リッジが第２図の左右方間に移動する。原稿からの反射
光が、各種ミラーおよびレンズを介して、固定された像
読取センサ１０に結像される。像読取センサ１０は、Ｃ
ＣＤラインセンサであり、第２図においては紙面に垂直
な方向に、５０００個の読取セルが１列に配列されてい
る。この例では、コピー倍率が１．０のときに原稿像の
１ｍｍあたり１６画素の分解能になる。主走査は、この
像読取センサ１０の内部に備わるＣＯＤシフトレジスタ
によって電気的に行われる。主走査の方向は、読取セル
の配列方向、即ち、第２図においては紙面に垂直な方向
である。26 is a contact glass on which the original is placed. The scanner 1 scans and reads an image of a document placed on a contact glass 26 . The sub-scanning is mechanical, and a carriage provided in the scanner moves to the left and right in FIG. 2 by driving the electric motor MT. Reflected light from the original is imaged on a fixed image reading sensor 10 via various mirrors and lenses. The image reading sensor 10 is C
This is a CD line sensor, and in FIG. 2, 5000 reading cells are arranged in a row in the direction perpendicular to the paper surface. In this example, when the copy magnification is 1.0, the resolution is 16 pixels per 1 mm of the original image. Main scanning is electrically performed by a COD shift register provided inside the image reading sensor 10. The main scanning direction is the direction in which the reading cells are arranged, that is, the direction perpendicular to the plane of the paper in FIG.
原稿像をスキャナ１で読み取って得られる信号は、各種
処理を施された後、プリンタ２に送られる。A signal obtained by reading an original image with a scanner 1 is sent to a printer 2 after being subjected to various processing.
プリンタ２では、その信号に応じて二値的に記録を行う
。The printer 2 performs binary printing in accordance with the signal.
プリンタ２には、レーザ書込ユニット２５、感光体ドラ
ム３、帯電チャージャ２４、現像器１２、転写チャージ
ャ１４、分離チャージャ１５、定着器２３等々が備わっ
ている。このプリンタ２は、従来より知られている一般
のレーザプリンタと比べて格別に異なる部分はないので
、動作だけ簡単に説明する。The printer 2 includes a laser writing unit 25, a photosensitive drum 3, a charger 24, a developing device 12, a transfer charger 14, a separation charger 15, a fixing device 23, and the like. Since this printer 2 has no particular differences from conventionally known general laser printers, only the operation will be briefly described.
感光体ドラム３は、第２図においては時計方向に回転す
る。そしてその表面が、帯電チャージャ２４の付勢によ
って一様に高電位に帯電亥る。この帯電した面に、記録
する画像に応じた二値信号によって変調されたレーザ光
が照射される。レーザ光は、機械的な走査によって、感
光体ドラム３上を主走査方向に繰り返し走査する。感光
体ドラム３の帯電した面は、レーザ光の照射を受けると
電位が変化する。従って、レーザ光の変化、即ち、記録
する像に応じた電位分布が、感光体ドラム３の表面に生
じる。この電位分布が静電潜像である。The photosensitive drum 3 rotates clockwise in FIG. Then, the surface thereof is uniformly charged to a high potential by the energization of the electrification charger 24. This charged surface is irradiated with laser light modulated by a binary signal corresponding to the image to be recorded. The laser beam repeatedly scans the photosensitive drum 3 in the main scanning direction by mechanical scanning. The electrical potential of the charged surface of the photosensitive drum 3 changes when it is irradiated with laser light. Therefore, a change in the laser beam, that is, a potential distribution depending on the image to be recorded is generated on the surface of the photosensitive drum 3. This potential distribution is an electrostatic latent image.
この静電潜像が形成された部分が、現像器１２を通ると
、その電位に応じてトナーが付着し、静電潜像がトナー
像、即ち、可視像に現像される。この可視像は、給紙カ
セット４または５から感光体ドラム３に送り込まれる転
写紙に重なり、転写チャージャ１４の付勢によって転写
紙に転写する。When the portion on which the electrostatic latent image is formed passes through the developing device 12, toner is attached depending on the potential thereof, and the electrostatic latent image is developed into a toner image, that is, a visible image. This visible image overlaps the transfer paper fed from the paper feed cassette 4 or 5 to the photosensitive drum 3, and is transferred onto the transfer paper by the bias of the transfer charger 14.
像が転写された転写紙は、定着器２３を通って排紙トレ
ー２２に排紙される。The transfer paper on which the image has been transferred passes through the fixing device 23 and is discharged onto the paper discharge tray 22 .
第３図に、第２図のデジタル複写機の電気回路の構成を
示す。第３図を参照すると、スキャナ１には、像読取セ
ンサ１０、走査制御部２０、増幅器３０、Ａ／Ｄ （ア
ナログ／デジタル）変換器４０、中間調処理部５５．２
Ｍ化処理部６５、領域判定部７０、操作制御部８０、出
力制御部９０、モータドライバＭＤ等々が備わっている
。FIG. 3 shows the configuration of the electric circuit of the digital copying machine shown in FIG. 2. Referring to FIG. 3, the scanner 1 includes an image reading sensor 10, a scanning control section 20, an amplifier 30, an A/D (analog/digital) converter 40, and a halftone processing section 55.2.
It includes an M conversion processing section 65, an area determination section 70, an operation control section 80, an output control section 90, a motor driver MD, and the like.
走査制御部２０は、プリンタ２との信号のやりとり、主
走査制御、副走査制御および各種タイミング信号の生成
を行う。各種タイミング信号は、走査タイミングに同期
するように生成される。各種状態信号、プリントスター
ト信号、コピー倍率信号等々が、プリンタ２から走査制
御部２ｏに送られる。走査制御部２０は、走査同期信号
、状態信号等々をプリンタ２に送出する。モータＭＴを
駆動することにより、スキャナ１を機械的に走査し副走
査を行う。The scanning control unit 20 performs signal exchange with the printer 2, main scanning control, sub-scanning control, and generation of various timing signals. Various timing signals are generated in synchronization with the scanning timing. Various status signals, print start signals, copy magnification signals, etc. are sent from the printer 2 to the scan control section 2o. The scan control unit 20 sends a scan synchronization signal, a status signal, etc. to the printer 2. By driving the motor MT, the scanner 1 mechanically scans and performs sub-scanning.
像読取センサ１０は、−ｇのＣＣＤラインセンサと同様
に、多数の読取セル、ＣＯＤシフトレジスタ等々を備え
ている。走査制御部２０が副走査同期信号を出力すると
、像読取センサ１０の多数の読取セルに蓄積された信号
が、ＣＯＤシフトレジスタの各ビットに一気に転送され
る。その後、主走査パルス信号に同期して、ＣＯＤシフ
トレジスタの信号シフトが行われ、該レジスタに保持さ
れた画像信号が、シリアル信号として、１画素分ずつそ
の出力端子に現れる（第３図のａ：以下、画像信号から
生成される信号は括弧でくくって示す）。The image reading sensor 10 includes a large number of reading cells, a COD shift register, etc., like the -g CCD line sensor. When the scan control section 20 outputs the sub-scanning synchronization signal, the signals accumulated in a large number of reading cells of the image reading sensor 10 are transferred to each bit of the COD shift register at once. Thereafter, the signal of the COD shift register is shifted in synchronization with the main scanning pulse signal, and the image signal held in the register appears as a serial signal at its output terminal one pixel at a time (a in Figure 3). (Hereinafter, signals generated from image signals are shown in parentheses).
増幅器３０は、画像信号（ａ）の増幅、ノイズ除去等々
を行う。Ａ／Ｄ変換器４０は、アナログ画像信号を６ビ
ツトのデジタル信号に変換する。The amplifier 30 amplifies the image signal (a), removes noise, etc. A/D converter 40 converts the analog image signal into a 6-bit digital signal.
なお、図面には示されていないが、Ａ／Ｄ変換器４０で
得られたデジタル信号は、シェーディング補正、地肌除
去、白黒変換等々の従来より知られている各種画像処理
を受けた後で６ビツト、即ち、６４階調のデジタル画像
信号（ｂ）として出力される。このデジタル画像信号（
ｂ）は、メデイアンフィルタ５０、ＭＴＦ補正部６０に
印加される。Although not shown in the drawings, the digital signal obtained by the A/D converter 40 is subjected to various conventional image processing such as shading correction, background removal, black and white conversion, etc. It is output as a digital image signal (b) of bits, that is, 64 gradations. This digital image signal (
b) is applied to the median filter 50 and the MTF correction section 60.
メデイアンフィルタ５０で処理されたデジタル画像信号
（ｃ）は、中間調処理部５５へ印加される。この中間調
処理部５５は、６ビツトのデジタル画像信号（ｃ）をサ
ブマトリクス法によって中間調情報を含む二値信号（ｅ
）に変換する回路である。The digital image signal (c) processed by the median filter 50 is applied to the halftone processing section 55. The halftone processing unit 55 converts the 6-bit digital image signal (c) into a binary signal (e) containing halftone information by a submatrix method.
).
サブマトリクス法による中間調処理を行う回路は公知で
あり、この実施例においては特別な回路を用いていない
ので、具体的な構成および動作は省略する。なお、サブ
マトリクス法以外に、デイザ法、濃度パターン法による
中間調処理を行ってもよい。A circuit that performs halftone processing using the submatrix method is well known, and since no special circuit is used in this embodiment, the specific configuration and operation will be omitted. Note that, in addition to the submatrix method, halftone processing may be performed using a dither method or a density pattern method.
また、メデイアンフィルタ５０は、ｎｘｍのマトリクス
内の画像情報を平滑化させ、前述したような網点画像の
モアレを低減する効果を持つため必要となる。またメデ
イアンフィルタ５０に関する回路も公知であり、この実
施例においては特別な回路を用いていないので、具体的
な構成および動作は省略する。Furthermore, the median filter 50 is necessary because it has the effect of smoothing the image information in the nxm matrix and reducing the moiré of the halftone dot image as described above. Further, the circuit related to the median filter 50 is well known, and since no special circuit is used in this embodiment, the specific configuration and operation will be omitted.
さらに、ＭＴＦ補正補正部外０理されたデジタル画像信
号（ｄ）は、二値化処理部６５、領域判定部７０へ印加
される。二値化処理部６５では、ＭＴＦ補正された入力
画像信号を予め定められた画定しきい値レベルと比較し
、それらの大小に応じた二値信号（ｆ）を出力する。従
って、ここで行う処理は単純な二値化処理であり、信号
（ｆ）には、原稿像の中間濃度の情報は含まれない。Further, the digital image signal (d) processed by the MTF correction section is applied to the binarization processing section 65 and the area determination section 70. The binarization processing unit 65 compares the MTF-corrected input image signal with a predetermined definition threshold level and outputs a binary signal (f) according to the magnitude thereof. Therefore, the processing performed here is simple binarization processing, and the signal (f) does not include information on the intermediate density of the original image.
また、ここで中間調処理部５５および二値化処理部６５
において、プリンタ出力か白／黒二値の場合を想定して
いるため、前述のような説明となったが、プリンタ２が
三値または四個等の多値プリンタであれは、中間調処理
部５５では多値デイザ法、二値化処理部６５では多段の
スレッシュレベルを持つ単純多値化による多値出力とな
る。なお、多値デイザ法および単純多値化等は、本発明
において重要なポイントではなく、さらに公知技術を以
て実施できるため、具体的な構成および動作は省略する
。Also, here, the halftone processing section 55 and the binarization processing section 65
The explanation above was given because it is assumed that the printer output is binary white/black, but if the printer 2 is a multi-level printer such as a three-level or four-level printer, the halftone processing section 55 is a multi-value dither method, and a binarization processing unit 65 is a multi-value output using simple multi-value conversion with multiple threshold levels. Note that the multi-level dither method, simple multi-level conversion, etc. are not important points in the present invention, and can be implemented using known techniques, so their specific configuration and operation will be omitted.
領域判定部７０は、後述するように、原稿画像が網点情
報を含むか否かを判定する回路であり、その判定結果に
応じた二値信号（ｇ）を出力制御部９０に出力する。As will be described later, the area determination unit 70 is a circuit that determines whether or not the original image includes halftone dot information, and outputs a binary signal (g) according to the determination result to the output control unit 90.
操作制御部８０は、操作ボード上のモードキーの操作に
応じたモード信号（ｉ）を出力制御部９０に与える。The operation control section 80 provides the output control section 90 with a mode signal (i) according to the operation of the mode key on the operation board.
出力制御部９０は、操作制御部８０から与えられるモー
ド信号（ｉ）と領域判定部７０から与えられる二値信号
（ｇ）とに応じて、中間調処理部５５が出力する二値画
像信号（ｅ）、二値化処理部６５が出力する二値画像信
号（ｆ）または所定レベルの信号（白レベル）を、選択
的に出力する。The output control unit 90 outputs a binary image signal ( e) Selectively output the binary image signal (f) or a signal at a predetermined level (white level) output by the binarization processing unit 65.
この信号（ａ）がプリンタ２に記録信号として与えられ
る。プリンタ２は、この二値信号に応じてレーザ光を変
調し、記録を行う。This signal (a) is given to the printer 2 as a recording signal. The printer 2 modulates the laser beam according to this binary signal and performs recording.
第１図に、第３図に示す領域判定部７０の構成を示す。FIG. 1 shows the configuration of the area determination section 70 shown in FIG. 3.
なお、この図は網点領域検出ブロック図でもある。Note that this figure is also a block diagram for detecting a halftone dot area.
第１図の入力画像データＤａは、前述した第３図のＭＴ
Ｆ補正補正部外０の補正データ（ｄ）と同じである。The input image data Da in FIG. 1 is the MT in FIG.
This is the same as the correction data (d) of the F correction section 0.
領域判定部７０へＭＴＦ補正信号を入力させるのは、第
４図に示すごとく入力データのままではＣＣＤピッチと
網点とのピッチの位相差で網点を解像しない場合がある
からである。The reason why the MTF correction signal is inputted to the area determination section 70 is because, as shown in FIG. 4, if the input data is unchanged, the halftone dots may not be resolved due to the phase difference between the CCD pitch and the pitch of the halftone dots.
つまり、第４図の１度２０％では、入力原稿網点濃度で
濃度の高い網点と濃度の低い網点かあり、濃度５０％で
は中間濃度部に網点の濃淡が現れるが、ここでも網点の
濃淡の比が大きい場合と小さい場合があり、さらに濃度
８０％では、網点の白の核の部分の濃度が薄い場合また
は濃い場合もある。In other words, at 1 degree and 20% in Fig. 4, there are halftone dots with high density and halftone dots with low density in the input document halftone density, and at 50% density, the shading of the halftone dots appears in the middle density area, but here too. The ratio of the shading of a halftone dot may be large or small, and furthermore, at a density of 80%, the density of the white core portion of the halftone dot may be light or deep.
後述するように、本実施例では、網点かどうかの判定基
準を設けるうえで、この網点の黒の核または白の核が存
在しているか否かにより判定しているため、網点の濃度
情報が非常に重要なポイントとなっている。As will be described later, in this embodiment, in establishing a criterion for determining whether or not a halftone dot exists, the determination is made based on whether or not the black core or white core of this halftone dot exists. Concentration information is a very important point.
そのため本実施例では、入力データに、予め定められた
ＭＴＦの補正を行うことを第１の特徴とする。Therefore, the first feature of this embodiment is to perform a predetermined MTF correction on input data.
つまり、前述したように、入力網点ピッチとＣＣＤｌ０
の読取ピッチの位相差によって生しる、網点の核濃度と
周辺濃度の差が余りない場合も想定し、ＭＴＦの補正を
かけ、第４図（ｂ）のＭＴＦ後のデータに示すように、
網点の核濃度と周辺濃度の濃度差を拡げることにより、
後述の網点検出をし易くし、検出精度の向上を図る。In other words, as mentioned above, the input halftone dot pitch and CCD10
Assuming that there is not much difference between the core density and the peripheral density of the halftone dot caused by the phase difference in the reading pitch of ,
By widening the density difference between the core density and peripheral density of the halftone dot,
This makes it easier to detect halftone dots, which will be described later, and improves detection accuracy.
また、第５図はＭＴＦの補正の一例であり、主、副走査
時、３×３のマトリクス内に対応する画素に対し、図に
示すような重み係数により補正を行う。FIG. 5 shows an example of MTF correction, in which pixels corresponding in a 3×3 matrix are corrected using weighting coefficients as shown in the figure during main and sub-scanning.
なお、この係数は一例であり、他の係数でもよく、また
モード倍率等により変更可能なものとする。Note that this coefficient is just an example, and other coefficients may be used, and it can be changed depending on the mode magnification or the like.
第５図に示されたＭＴＦ係数を設定するためのブロック
図を第６図に示す。図におし）て、６１ａ。A block diagram for setting the MTF coefficients shown in FIG. 5 is shown in FIG. (shown in the figure), 61a.
６１ｃは、ＦＩＦＯ（ファーストイン・ファーストアウ
ト）メモリであり、主走査方向、１ライン遅延用であり
、２個使用しているため、２ラインの遅延を実現させ、
現ラインと合わせ、３ラインデータを同一時間軸上に存
在させる。また、Ｆ／Ｆ（フリップ・フロップ）６１ｂ
、６１ｄ、６１ｅ、６１ｆにより各ラインの主走査方向
遅延を実現させている。61c is a FIFO (first-in, first-out) memory for one line delay in the main scanning direction, and since two are used, two lines of delay can be realized.
Together with the current line, three lines of data are made to exist on the same time axis. Also, F/F (flip flop) 61b
, 61d, 61e, and 61f realize a delay in the main scanning direction for each line.
この構成により、第５図に示されたマトリクスの係数に
対応する画像データが、同一時間軸上に存在し得る。With this configuration, image data corresponding to the coefficients of the matrix shown in FIG. 5 can exist on the same time axis.
つまり、第５図のＭｌに対応する画像データ番ま第６図
すであり、Ｍ２に対応する画像データ番よ第６図ａであ
り、Ｍ３に対応する画像データは第６図Ｃであり、Ｍ４
に対応する画像データは第６図ｅであり、Ｍ５に対応す
る画像データは第６図ｄである。That is, the image data number corresponding to Ml in FIG. 5 is shown in FIG. 6, the image data number corresponding to M2 is shown in FIG. 6 a, and the image data corresponding to M3 is shown in FIG. 6 C. M4
The image data corresponding to M5 is shown in FIG. 6e, and the image data corresponding to M5 is shown in FIG. 6d.
また、論理回路６１ｇでａとｂのデータの和ａ＋ｂ、論
理回路６１ｈでｄとｅのデータの和ｄ＋ｅ、論理回路６
１ｉで（ａ＋ｂ）と（ｄ＋ｅ）の和（ａ＋ｂ＋ｄ＋ｅ）
を実現し、論理回路６１にでＣと１ビツトシフト入力し
て２倍にした２ｃとの和３Ｘｃを実現し、さらに、（ａ
＋ｂ＋ｄ＋ｅ）を反転回路６１ｊを通し、論理回路６１
にで−（ａ十り＋ｄ＋ｅ）を１ビツトシトフ入力して−
（ａ＋ｂ十ｄ＋ｅ）／２と３ＸＣの和を取ることで３Ｘ
Ｃ−（ａ＋ｂ＋ｄ＋ｅ）／２を得て（論理回路６１１り
、第５図の係数による、ＭＴＦの補正を実現している。Also, in the logic circuit 61g, the sum a+b of the data of a and b, and in the logic circuit 61h, the sum d+e of the data of d and e, the logic circuit 6
1i, the sum of (a+b) and (d+e) (a+b+d+e)
Then, the sum 3Xc of C and 2c, which is doubled by inputting C and 1 bit shift input to the logic circuit 61, is realized, and furthermore, (a
+b+d+e) through the inversion circuit 61j and the logic circuit 61
Input - (a + d + e) by 1 bit and -
3X by taking the sum of (a + b + d + e)/2 and 3XC
By obtaining C-(a+b+d+e)/2 (logic circuit 611), MTF correction is realized using the coefficients shown in FIG.
この３Ｘｃ−（ａ＋ｌ）＋ｄ十ｅ）／２が、第３図のＭ
ＴＦ補正部６０のｄ出力となり、領域判定部７０へ入力
される。This 3Xc-(a+l)+d10e)/2 is M in Figure 3.
This becomes the d output of the TF correction section 60 and is input to the area determination section 70.
後述する領域判定部７０では、ＭＴＦ補正補正信号基づ
き注目画素の濃度と、周辺画素の濃度の濃度差による濃
度パターンマツチング法を述べているが、特開昭６３−
２７９６６５号公報のように、入力画像情報を、あるし
きい値で二値化し、二値化後の信号による入力画像情報
でも、ＭＴＦの補正信号を入力させることにより、前述
のごとく網点の濃度振幅は広がり、濃度差を検出しやす
い。また２値化する上でも、黒ドツト、白ドツトを出力
しやすくなる効果がある。In the area determining section 70, which will be described later, a density pattern matching method is described based on the density difference between the density of the pixel of interest and the density of surrounding pixels based on the MTF correction signal.
As described in Japanese Patent No. 279665, input image information is binarized using a certain threshold value, and even if the input image information is a signal after binarization, the density of halftone dots can be adjusted as described above by inputting an MTF correction signal. The amplitude is widened, making it easy to detect concentration differences. Also, in binarization, it has the effect of making it easier to output black dots and white dots.
第１図に基づき網点領域検出について述べる。Halftone dot area detection will be described based on FIG.
各ブロックの詳細説明は後述するため、ここでは概略を
説明する。A detailed explanation of each block will be given later, so an outline will be explained here.
まず、網点かどうかを判定するため、画像データのある
エリアを同一時間軸上に存在させることが必要となる。First, in order to determine whether it is a halftone dot or not, it is necessary to have certain areas of image data exist on the same time axis.
なお、ここでスキャナ２の主走査方向を示すためにＸの
信号を用い、副走査方向を示すためにＹの信号を用いる
。よって、Ｙ方向遅延回路７１およびＸ方向遅延回路７
２により、あるエリアを同一時間軸上に存在させる。Here, an X signal is used to indicate the main scanning direction of the scanner 2, and a Y signal is used to indicate the sub-scanning direction. Therefore, the Y-direction delay circuit 71 and the X-direction delay circuit 7
2 allows certain areas to exist on the same time axis.
また、次段の白レベル検出回路７３ａ、７３ｂ、黒レベ
ル検出回路７４ａ、７４ｂは、網点の白の核または黒の
核を検出するもので、注目画素が網点の核かどうかを判
定するため、周辺画素との１度差を検出し、ある一定以
上の濃度差があれば、白または黒の網点の核とする。こ
こで、白レベル検出回路７３、黒レベル検出回路７４は
複数存在し、白または黒の網点の核へのし易さが各々異
なっている通常網点画像領域は、一定以上の領域の広さ
を持っていることより、−度網点エリアとしたら、次か
らは白または黒の網点の核と検出し易くすることで網点
エリアの検出をし易くし、誤検出の防止を図っている。Further, the next-stage white level detection circuits 73a, 73b and black level detection circuits 74a, 74b detect the white core or black core of the halftone dot, and determine whether the pixel of interest is the core of the halftone dot. Therefore, a 1 degree difference from surrounding pixels is detected, and if there is a density difference of a certain value or more, it is determined as a nucleus of a white or black halftone dot. Here, there are a plurality of white level detection circuits 73 and black level detection circuits 74, and the normal halftone image area in which the ease with which white or black halftone dots form a nucleus is different from each other, has a wide area exceeding a certain level. In order to prevent misdetection, we will make it easier to detect the halftone dot area by making it easier to detect it as the nucleus of white or black halftone dots from now on. ing.
これは、第１．第２の白レベル検出、第１．第２の黒レ
ベル検出の各々の出力をセレクタ７９．８０に入力し、
上記タイミングでその出力を切換えることにより達成さ
れる。This is the first. Second white level detection, first. inputting each output of the second black level detection to selectors 79 and 80;
This is achieved by switching the output at the above timing.
次に、セレクタ７９．８０の出力を基に定められた規定
のパターンと一致しているかどうかの判定をパターンマ
ツチング回路７５で行い、網点の検出を行う。Next, the pattern matching circuit 75 determines whether or not the pattern matches a predetermined pattern based on the outputs of the selectors 79 and 80, thereby detecting halftone dots.
そして、定められたｎｘｍのエリアに網点が１個以上存
在する場合、ｎＸｍのエリアを網点ブロックとする網点
ブロック検出回路（１） ７６と、ｎＸｍのエリアに網
点が２個以上存在する場合、ｎＸｍのエリアを網点ブロ
ックとする網点ブロック検出回路＋２） ７７とを設け
、さらに網点ブロックの複数ブロックのうちで２点以上
網点検出ブロック、１点以上網点検出ブロック、網点が
存在しないブロックが、ある一定の割合で存在している
とき、前述の複数網点ブロックを網点エリアにする網点
エリア検出回路７８を設ける。If one or more halftone dots exist in the predetermined area of nxm, a halftone block detection circuit (1) 76 that uses the area of nXm as a halftone block, and two or more halftone dots exist in the area of nXm. In this case, a halftone block detection circuit +2) 77 is provided which uses an area of nXm as a halftone block, and a halftone dot detection block for two or more points among the plurality of halftone dot blocks, a halftone dot detection block for one or more points, A halftone dot area detection circuit 78 is provided which turns the aforementioned plural halftone dot blocks into a halftone dot area when blocks with no halftone dots exist at a certain rate.
Ｘ方向遅延回路７１について説明する。The X-direction delay circuit 71 will be explained.
Ｘ方向遅延回路７１は第７図に示すように、メモリ１０
１〜１０４にて構成される。なお、この回路は一例であ
り、パターン・マツチングに使用するパターンの最大サ
イズにより回路は異なる。As shown in FIG.
1 to 104. Note that this circuit is just an example, and the circuit differs depending on the maximum size of the pattern used for pattern matching.
また第８図にはタイミングを示す。以下これらを用いて
Ｘ方向遅延回路７１について説明する。Further, FIG. 8 shows the timing. The X-direction delay circuit 71 will be explained below using these.
まず、第９図を用いてタイミング関係を制御する制御信
号について説明する。図中Ａは原稿を表しており、制御
信号は副走査方向（Ｙ方向）の有効原稿幅を表す信号Ｆ
ＧＡＴＥ、主走査方向くＸ方向）の有効原稿幅を表す信
号ＬＧＡＴＥ、主走査方向の読み取りの同期を取る信号
ＬＳＹＮＣ１および図には示していないが、システム全
体の基準信号ＣＬＫからなる。つまり図において原稿情
報はＬＳＹＮＣに同期して主走査方向に１ラインずつ読
み取られ、ＦＧＡＴＥ、ＬＧＡＴＥがともに“Ｈ”のと
き有効データとなる。そして読み取られた画像データは
ＣＬＫに同期して１画素ずっＣＣＤｌ０から出力される
。First, control signals for controlling timing relationships will be explained using FIG. 9. In the figure, A represents the original, and the control signal is a signal F representing the effective original width in the sub-scanning direction (Y direction).
GATE, a signal LGATE representing the effective document width in the main scanning direction (X direction), a signal LSYNC1 for synchronizing reading in the main scanning direction, and a reference signal CLK for the entire system, although not shown in the figure. That is, in the figure, the original information is read line by line in the main scanning direction in synchronization with LSYNC, and becomes valid data when both FGATE and LGATE are "H". The read image data is output pixel by pixel from the CCD 10 in synchronization with CLK.
第８図において、ＦＧＡＴＥが”Ｈ″になった後、最初
のＬＳＹＮＣに同期して読み取られた画像データは、Ｌ
ＧＡＴＥが”Ｈ”の期間を１ライン目の有効画像データ
Ｄ１ としてＣＬＫに同期して１画素ずつメモリ１０１
に記憶される。そして次のＬＳＹＮＣに同期して得られ
た２ライン目の画像データＤｔは、やはりメモリ１０１
に記憶されるが、その際に、既にメモリ１０１に記憶さ
れていた１ライン目の画像データＤ、はＣＬＫに同期し
て、１画素ずつメモリ１０２に１ライン分遅延された画
像データとして記憶される。In FIG. 8, after FGATE becomes "H", the image data read in synchronization with the first LSYNC is
The period when GATE is "H" is treated as the first line of effective image data D1, and the memory 101 is stored pixel by pixel in synchronization with CLK.
is memorized. The second line of image data Dt obtained in synchronization with the next LSYNC is also stored in the memory 101.
At this time, the first line of image data D, which had already been stored in the memory 101, is stored pixel by pixel in the memory 102 as image data delayed by one line in synchronization with CLK. Ru.
以下３ライン目、４ライン目−・−・・・・と走査して
画像データＤｓ 、 Ｄ＜−’−’−を得ると、／−
［−１Ｊ１０３゜１０４で遅延していき、５ライン目を
読み取ったときに、メモリ１０１〜１０４の各出力は、
メモリ１０４の出力がＤＩ、メモリ１０３の出力がＤ２
、メモリ１０２の出力がＤ３、メモリ１０１の出力がＤ
４となり、これと現在読み取った５ライン目の画像デー
タＤ、と合わせて５ライン分の画像データが同一時間に
得られる。If the image data Ds, D<-'-'- is obtained by scanning the 3rd line, 4th line, etc., /-
[-1J103° When the 5th line is read with a delay of 104, each output of the memories 101 to 104 is
The output of memory 104 is DI, and the output of memory 103 is D2.
, the output of memory 102 is D3, and the output of memory 101 is D
4, and together with this and the currently read image data D of the 5th line, 5 lines worth of image data can be obtained at the same time.
次にＸ方向遅延回路７２について説明する。Next, the X-direction delay circuit 72 will be explained.
Ｘ方向遅延回路７２は第１０図に示すように５つのブロ
ックからなり、各ブロックがそれぞれ５個のフリップ・
フロップ群（１１１〜１１５．１１ε〜１２０．１２１
〜１２５．１２６〜１３０１３１〜１３５）にて構成さ
れる。なお、この回路は一例であり、パターン・マツチ
ングＪこ使用す′るパターンの最大サイズにより回路は
異なる。各ブロックは、それぞれＸ方向遅延回路７１に
より得られた５ライン分の画像データＤ１〜Ｉ）ｂｓを
処理するものであり、同じ動作をするので画像データＤ
ｂ＋を処理するブロックについてのみ説明する。The X-direction delay circuit 72 consists of five blocks as shown in FIG. 10, and each block has five flips.
Flop group (111~115.11ε~120.121
~125.126~130131~135). Note that this circuit is just an example, and the circuit differs depending on the maximum size of the pattern used for pattern matching. Each block processes 5 lines of image data D1 to I)bs obtained by the X-direction delay circuit 71, and performs the same operation, so the image data D
Only the block that processes b+ will be described.
また第１１図には回路の動作のタイミングを示す。Further, FIG. 11 shows the timing of the operation of the circuit.
以下これらの図を用いてＸ方向遅延回路７２について説
明する。The X-direction delay circuit 72 will be explained below using these figures.
第１１図において、５ライン目の画像データを読み取る
と、メモリ１０４からＣＬＫに同期して、１画素ずつ１
ライン目の画像データＤ、が出力される。そして、１ラ
イン目の１画素目の画像データＤＩ−１がフリップ・フ
ロップ１１１に入力されると、フリップ・フロップ１１
１にラッチされ、その値が記憶される。そして２画素目
の画像データＤＩ−２が入力されると、フリップ・フロ
ップ１１１はその値を記憶するが、その際既に記憶して
いたユ画素目の画像データＤ、−５はＣＬＫに同期して
、１画素分遅延されたデータとしてフリップ・フロップ
１１２に記憶される。In FIG. 11, when the fifth line of image data is read, one pixel at a time is read from the memory 104 in synchronization with CLK.
The image data D for the line is output. Then, when the image data DI-1 of the first pixel of the first line is input to the flip-flop 111, the flip-flop 11
It is latched to 1 and its value is stored. Then, when the second pixel image data DI-2 is input, the flip-flop 111 stores that value, but at that time, the already stored image data D, -5 of the second pixel is synchronized with CLK. The data is then stored in the flip-flop 112 as data delayed by one pixel.
以下、３画素目、４画素目−の画像データＤ Ｉ −３
Ｄ１−−−が入力されると、フリップ・フロップ１１３
〜１１５で遅延していき、６画素目の画像データが入力
されると、フリップ・フロップ１１１〜１１５の各出力
は、フリップ・フロップ１１５の出力がＤＩ−１、フリ
ップ・フロップ１１４の出力がＤトｚ、フリップ・フロ
ップ１１３の出力がＤＩ−３、フリップ・フロップ１１
２の出力がＤＩ−４、フリップ・フロップ１１１の出力
がり、−３となり、これと現在入力されてきた６画素目
の画像データＤ Ｉ−６と合わせて、同一ライン内の６
画素分の画像データが同一時間に得られる。Below, the image data of the third and fourth pixels DI-3
When D1--- is input, the flip-flop 113
~115, and when the sixth pixel image data is input, the outputs of flip-flops 111 to 115 are such that the output of flip-flop 115 is DI-1, and the output of flip-flop 114 is D. z, the output of flip-flop 113 is DI-3, and the output of flip-flop 113 is
The output of pixel 2 is DI-4, and the output of flip-flop 111 is -3, which, together with the currently input image data DI-6 of the 6th pixel, is the 6th pixel in the same line.
Image data for pixels can be obtained at the same time.
従って、５つのブロックを合わせると第１２図に示すよ
うに５ライン×６画素、合計３０画素分の画像データＤ
ｃ＋−Ｄｃｆｆ。が同一時間に得られる。Therefore, when the five blocks are combined, the image data D is 5 lines x 6 pixels, a total of 30 pixels, as shown in Figure 12.
c+-Dcff. are obtained at the same time.
Ｘ方向遅延回路７２より５ライン×６画素、合計３０画
素の画像データＤＣ，”−Ｄｃ３゜が得られるが、この
うちの数画素を用いてパターン・マツチングを行い、網
点を検出する。Image data DC, "-Dc3°" of 5 lines x 6 pixels, a total of 30 pixels, is obtained from the X-direction delay circuit 72, and several pixels of these are used for pattern matching to detect halftone dots.
第１３図ｔａ＋〜（ｅ）は、パターン・マツチングに使
用するパターンの例であり、それぞれ丸印を付けた画素
Ｄ ＣＩＳが現在注目している注目画素であり、実線の
四角形で囲まれた画素が周辺画素となる。Figure 13 ta+ to (e) are examples of patterns used for pattern matching, and the pixel D marked with a circle is the pixel of interest that CIS is currently focusing on, and the pixel surrounded by a solid rectangle is are the surrounding pixels.
例えば、同図（ａ）のパターンにおいては、注目画素は
Ｄ ｃ 、ｓであり、周辺画素はＤ Ｃ２〜Ｄ、、、Ｄ
、。For example, in the pattern shown in FIG. 3(a), the pixel of interest is D c , s, and the surrounding pixels are D C2 to D, , D
,.
Ｄｅｌｌ、 Ｄｅ１３＋ ＤＣＩＬ Ｄｃ＋ｗ、 ＤＣ
２４１ＤＣ２６〜Ｄｃ２９の１４画素である。そしてパ
ターン・マツチングは注目画素と周辺画素の関係が、
（ｉ）注目画素の濃度が全ての周辺画素の濃度よりもあ
る一定の１変以上高い場合、
（ｉｉ）注目画素の濃度が全ての周辺画素の濃度よりも
ある一定の濃度以上低い場合、
をパターンにマツチしていると見做して、その注目画素
を網点として検出する。なお、上述のある一定の濃度を
以下重みと呼ぶ。Dell, De13+ DCIL Dc+w, DC
There are 14 pixels of 241 DC26 to DC29. In pattern matching, the relationship between the pixel of interest and surrounding pixels is such that (i) the density of the pixel of interest is higher than the density of all surrounding pixels by a certain amount or more, (ii) the density of the pixel of interest is higher than the density of all surrounding pixels. If the density is lower than the pixel density by a certain value or more, it is assumed that matches the pattern, and the pixel of interest is detected as a halftone dot. Note that the above-mentioned certain density is hereinafter referred to as a weight.
第１６図に２０％、８０％の濃度の網点と各網点を簡単
にするためへの部分で一次元的に見た場合の濃度分布を
示す。そして上記（１）の場合には第１６図中■の部分
、つまり網点そのものを網点として検出し、上記（ｉｉ
）の場合には第１６図中■の部分、つまり網点と網点
て囲まれた部分を網点として検出する。FIG. 16 shows the density distribution when viewed one-dimensionally using halftone dots of 20% and 80% density and a portion for simplifying each halftone dot. In the case of (1) above, the part marked ■ in Fig. 16, that is, the halftone dot itself, is detected as a halftone dot, and the above (ii
), the part marked ■ in FIG. 16, that is, the part surrounded by halftone dots, is detected as a halftone dot.
上記のごとく網点は、濃度の高い、つまり一定面積の黒
の面積比率が高い場合、白の核が存在しており、濃度の
低い、つまり白の面積比率が高い場合、黒の核が存在し
得る。As mentioned above, when the density of a halftone dot is high, that is, the area ratio of black in a certain area is high, there is a white nucleus, and when the density is low, that is, the area ratio of white is high, there is a black nucleus. It is possible.
ここで、網点検出を行う上で第１４図に示すごとく網点
画像の入力データを、複数のスレッシュレベルで二値化
し、その各々の二値化パターンが、網点パターンとマツ
チングしているか否かにより、網点の検出を行うパター
ンマツチングでは第１５図に示すごと（、二値化スレッ
シュレベル周辺の文字、線画情報は、画像自体の濃度ム
ラ、搬送ムラ等による機械的ノイズ、照明および前述し
たＣＣＤｌ０のピッチムラ等により、文字、線画濃度情
報は均一ではなく、入力画像の濃度のムラが生じ、二値
化後のデータは黒の途切れが発生してしまう。この黒の
途切れが網点パターンとマツチングすれば、誤検出とな
る。In performing halftone dot detection, the input data of the halftone dot image is binarized at multiple threshold levels as shown in Figure 14, and each binarized pattern is checked to see if it matches the halftone dot pattern. Depending on whether or not the pattern matching detects the halftone dots, as shown in Figure 15, the characters and line drawing information around the binarization threshold level are affected by uneven density of the image itself, mechanical noise due to uneven transportation, etc., and illumination. Also, due to the pitch unevenness of the CCD10 mentioned above, the character and line drawing density information is not uniform, and the density of the input image becomes uneven, resulting in black discontinuities in the data after binarization.These black discontinuities are If it matches the point pattern, it will be a false detection.
つまり本実施例においては、上記欠点を補正するもので
あり、多少の濃度ムラが生じても、濃度差レベルは網点
に比較し、十分小さいものであるため、ある程度の濃度
差を、注目画素と周辺画素に持たせた濃度差パターンマ
ツチングにより、上記欠点を補い、誤検出を低減できる
。In other words, in this embodiment, the above-mentioned defect is corrected, and even if some density unevenness occurs, the density difference level is sufficiently small compared to halftone dots, so that a certain amount of density difference can be corrected for the pixel of interest. By performing density difference pattern matching on surrounding pixels, the above drawback can be compensated for and false detections can be reduced.
また、この濃度差は、網点の濃度（面積率）によって変
化させることもないため、回路自体の構成も比較的容易
となる効果を奏する。Further, since this density difference does not change depending on the density (area ratio) of the halftone dots, the configuration of the circuit itself becomes relatively easy.
以下第１３図（ａｌに示すパターンの場合を、白レベル
検出回路７３および黒レベル検出回路７４について説明
する。In the case of the pattern shown in FIG. 13 (al), the white level detection circuit 73 and the black level detection circuit 74 will be described below.
黒レベル検出回路７４では前記い）の場合について、白
レベル検出回路７３では前記（１１）の場合について、
それぞれ周辺画素に対する注目画素の重み付けを行い、
重み付けをした注目画素（重み付き注目画素）と周辺画
素との大小関係を判定する。The black level detection circuit 74 performs the above-mentioned case (2), and the white level detection circuit 73 performs the above-mentioned case (11).
Each pixel of interest is weighted relative to surrounding pixels,
The magnitude relationship between the weighted pixel of interest (weighted pixel of interest) and surrounding pixels is determined.
第１３図ｔａ）のパターンを用いた場合の第１の黒レベ
ル検出回路７４ａを第１７図（ａｌに示す。第１の黒レ
ベル検出回路７４ａは、減算器１６１および比較器１６
２〜１７５にて構成される。なお、この回路は一例であ
り、パターン等により構成は変わる。減算器１６１では
、注目画素の周辺画素に対する重み付けを行う、つまり
、注目画素データＤ１３．から重みデータＤ０５．を引
いて重み付き注目画素データＤ、。５、を生成し、比較
器１６２〜１７５へ出力する。なお、重みデータＤ ｏ
ｈｍは任意に設定できる。そして比較器１６２〜１７５
では重み付き注目画素データＤｃｏｂ＋ｓと周辺画素デ
ータ（この場合Ｄｃ２〜Ｄｅｓ＋ ＤＣ？ｌ ＤＣＩ
Ｌ ｐｃ＋３゜ＤＣＩＩＩ、 Ｄｅ１９． ＤＣ！４１
Ｄｃｔｂ 〜Ｄｃｔ＊の１４ｉ！素の濃度の大小関係
に応じて、信号Ｄ０１．〜Ｄ□４．を得る。The first black level detection circuit 74a when using the pattern shown in FIG. 13(ta) is shown in FIG. 17(al).
Consists of 2 to 175. Note that this circuit is just an example, and the configuration may vary depending on the pattern, etc. The subtracter 161 weights the surrounding pixels of the pixel of interest, that is, the pixel of interest data D13. Weight data D05. Subtract the weighted pixel data of interest D,. 5 is generated and output to the comparators 162 to 175. Note that the weight data D o
hm can be set arbitrarily. and comparators 162-175
Then, weighted pixel data of interest Dcob+s and surrounding pixel data (in this case Dc2~Des+ DC?l DCI
L pc+3゜DCIII, De19. DC! 41
Dctb ~ 14i of Dct*! The signal D01. ~D□4. get.
ここで信号Ｄ １１１ ｍ〜Ｄ ＊＋４ｍはく重み付き
注目画素データ）〉（周辺画素データ）のとき“Ｈ″と
なり、それ以外のときは“Ｌ”となる。Here, when the signal D 111 m to D *+4m (weighted pixel data of interest)>(peripheral pixel data), it becomes "H", and otherwise it becomes "L".
第２の黒レベル検出回路７４ｂのブロック図を第１７図
（ｂ）に示す。回路構成は同図（ａ）と同様のため省略
する。ここで、第１と第２の黒レベル検出回路７４（ａ
）、 ７４（ｂ）では重み信号Ｄｏｂｓ＊Ｄｏｂｂの
設定値が異なるだけである。Ｄｏｂａ ＞ Ｄｏｂｂと
設定されていることで、第２の黒レベル検出回路７４ｂ
の方が黒の網点の核を検出し易い訳である。A block diagram of the second black level detection circuit 74b is shown in FIG. 17(b). The circuit configuration is the same as that shown in FIG. Here, the first and second black level detection circuits 74 (a
) and 74(b), the only difference is the setting value of the weighting signal Dobs*Dobb. By setting Doba>Dobb, the second black level detection circuit 74b
This means that it is easier to detect the nucleus of the black halftone dot.
次に第１３図１．ａ）のパターンを用いた場合の第１の
白レベル検出回ＩＩＢ７３ ａを第１８図（ａ）に示す
。Next, Figure 13 1. The first white level detection cycle IIB73a when using the pattern a) is shown in FIG. 18(a).
第１の白レベル検出回路？３ａは、加算器１４１および
比較器１４２〜１５５にて構成される。なお、この回路
は一例であり、パターン等により構成は変わる。加算器
１４１では注目画素の周辺画素に対する重み付けを行う
が、白レベル検出回路７３では黒レベル検出回路７４と
は逆に注目画素データＤｅｌに重みデータＤ。Ｗ、を加
えて重み付き注目画素データＤｃＯＷＩ６を住成し、比
較器１４２〜１５５へ出力する。なおこの重みデータＤ
。ｌ、ｌ。First white level detection circuit? 3a includes an adder 141 and comparators 142-155. Note that this circuit is just an example, and the configuration may vary depending on the pattern, etc. The adder 141 weights the peripheral pixels of the pixel of interest, but the white level detection circuit 73 assigns weighting data D to the pixel of interest Del, contrary to the black level detection circuit 74. W, to form weighted pixel data of interest DcOWI6, which is output to comparators 142-155. Note that this weight data D
. l, l.
は任意に設定できる。そして比較器１４２〜１５５では
、黒レベル検出回路７４と同様に、重み付き注目画素と
周辺画素の濃度の大小関係に応じて、信号Ｄｄｌａ〜Ｄ
ｄ１４ｍを得る。ここで信号り、１．〜Ｄ□０は黒レベ
ル検出回路７４とは逆に（重み付き注画素データ）〈（
周辺画素データ）のとき“Ｈ”となり、それ以外のとき
は“Ｌ”となる。can be set arbitrarily. Similarly to the black level detection circuit 74, the comparators 142 to 155 use signals Ddla to D according to the relationship in density between the weighted pixel of interest and surrounding pixels.
Obtain d14m. Signal here, 1. ~D□0 is the opposite of the black level detection circuit 74 (weighted pixel data)
It becomes "H" when peripheral pixel data), and becomes "L" at other times.
同様に第２の白レベル検出回路７３ｂの構成を第１８図
（ｂ）に示す。これはり。ｗａ 〉［）ＯＷｂで第２の
白レベル検出回路７３ｂの方が白の網点の核を検出し易
い。Similarly, the configuration of the second white level detection circuit 73b is shown in FIG. 18(b). This is true. wa>[)OWb, the second white level detection circuit 73b can more easily detect the nucleus of the white halftone dot.
第１９図に第１と第２の黒レベル検出回路７４ａ、７４
ｂで得られた黒レベル検出信号り、１〜Ｄ ＊ ＋ ａ
ｍ ％ Ｄ ＊ ＋ ｂ〜Ｄ０４．と、第１と第２の
白レベル検出回路７３ａ、７３ｂで得られた白レベル検
出信号Ｄ４５．〜Ｄ４，４いＤ ｄ ｌ ｂ〜Ｄ４□、
を所定のタイミングで切換える回路の構成を示す。図中
４００．４０１はセレクタで、ＳＥＬ信号を切り換え信
号とし、Ａ系列またはＢ系列の入力データを出力する。FIG. 19 shows first and second black level detection circuits 74a and 74.
Black level detection signal obtained in b, 1~D*+a
m% D*+b~D04. and the white level detection signal D45. obtained by the first and second white level detection circuits 73a and 73b. ~D4,4D d l b~D4□,
This shows the configuration of a circuit that switches at a predetermined timing. In the figure, 400 and 401 are selectors that use the SEL signal as a switching signal and output A-series or B-series input data.
ここで前述の所定のタイミングとは初期状態では第１の
黒レベル検出回路７４ａおよび第１の白レベル検出回路
７３ａの出力信号を選択し、網点エリアを検出すると第
２の黒レベル検出回路７４ｂおよび第２の白レベル検出
回路７３ｂの出力信号に切換えることで網点領域は一定
以上領域を持つという特性を利用し、網点エリアを検出
し易くしていることで、誤検出の低減を達成している。Here, the above-mentioned predetermined timing means that in the initial state, the output signals of the first black level detection circuit 74a and the first white level detection circuit 73a are selected, and when the halftone dot area is detected, the output signals of the second black level detection circuit 74b are selected. By switching to the output signal of the second white level detection circuit 73b, the halftone dot area is made easier to detect by utilizing the characteristic that the halftone dot area has a certain area or more, thereby reducing false detection. are doing.
なお、パターン・マツチングは単一パターンのみでなく
複数パターンを用いてもよく、その際は各パターンに応
じた第１７図、第１８図に類似した黒レベル検出回路７
４および白レベル検８回路７３を並列に配置することに
より実現できる。Note that pattern matching may use not only a single pattern but also multiple patterns, in which case a black level detection circuit 7 similar to that shown in FIGS. 17 and 18 corresponding to each pattern may be used.
This can be realized by arranging 4 and 8 white level detection circuits 73 in parallel.
次にパターン・マツチング回路について説明する。Next, the pattern matching circuit will be explained.
第１３図ｔａ＋のパターンを用いた場合のパターン・マ
ツチング回路の一例を第２０図に示す。パターン・マツ
チング回路７５は、ＡＮＤゲート１８１．１８２および
ＯＲゲート１８３にて構成される。なお、この回路は一
例であり、パターン等により構成は変わる。白レベル検
出回路７３より得られた信号ｐａｔ〜Ｄｄ＋４は、（重
み付き注画素データ）〈（周辺画素データ）のとき“Ｈ
″となり、それ以外のときは“Ｌ”となる。従ってＡＮ
Ｄゲ−）１８１に信号Ｄ□〜Ｄ、１．を入力して、信号
Ｄ ｄｌ−Ｄ ａ ｔ ａが全て“Ｈ′のとき、つまり
注目画素が全ての周辺画素に対して、ある重み以上濃度
が低いとき、パターンにマツチしているので、その注目
画素を網点と判定し、信号り。を“Ｈ”とする、逆に信
号Ｄ□〜Ｄｄ、４のうち１つでも“Ｌ”のときはパター
ンにマツチしていないので、その注目画素を非網点と判
定し、信号Ｄ ｍｗを“Ｌ”とする、同様にして黒レベ
ル検出回路７４より得られた信号Ｄ１〜Ｄ１１４をＡＮ
Ｄゲート１８２に入力し、信号Ｄ□〜Ｄ１４が全て“Ｈ
”のときは注目画素が、全ての周辺画素に対しである重
み以上濃度が高いので、パターンにマツチしていること
になる。したがって、その注目画素を網点と判定し、信
号り。を“Ｈ”とする。また逆に信号り、１〜Ｄ□４の
うち、１つでも“Ｌ”のときはパターンにマツチしてい
ないので、その注目画素を非網点と判定し、信号り。を
“Ｌ”とする。そして信号Ｄ工、Ｄ、、はＯＲゲート１
Ｂ３に入力され、信号Ｄ ｍ ＠＋ Ｄ ＊ ｂのう
ちのいずれか一方が“Ｈ”のとき、つまりいずれか一方
のパターンとマツチし、その注目画素が網点と検出され
たときは、その注目画素を最終的に網点とし、信号Ｄｆ
を“Ｈ”とする。また信号Ｄ ａＷ＋ Ｄａｂが両方と
も“Ｌ”のときは、その注目画素は最終的に非網点とし
、信号Ｄｔを“Ｌ”とする。FIG. 20 shows an example of a pattern matching circuit when the pattern ta+ in FIG. 13 is used. The pattern matching circuit 75 is composed of AND gates 181 and 182 and an OR gate 183. Note that this circuit is just an example, and the configuration may vary depending on the pattern, etc. The signal pat~Dd+4 obtained from the white level detection circuit 73 is “H” when (weighted pixel data) <(peripheral pixel data).
”, otherwise it becomes “L”. Therefore, AN
D game) 181 receives signals D□~D, 1. When the signal D dl-D a is all “H”, that is, when the density of the pixel of interest is lower than a certain weight with respect to all surrounding pixels, it matches the pattern. The pixel of interest is determined to be a halftone dot, and the signal is set to "H". Conversely, if any one of the signals D□ to Dd, 4 is "L", it does not match the pattern, so the pixel of interest is is determined to be a non-halftone dot, and the signal Dmw is set to "L". Similarly, the signals D1 to D114 obtained from the black level detection circuit 74 are
Input to D gate 182, and all signals D□ to D14 are “H”
”, the pixel of interest has a higher density than all surrounding pixels, so it matches the pattern. Therefore, the pixel of interest is determined to be a halftone dot, and the signal is set to “ Conversely, if even one of signals 1 to D□4 is "L", it does not match the pattern, so the pixel of interest is determined to be a non-halftone dot, and the signal is returned. is set to "L".Then, the signal D, D, is OR gate 1.
B3, and when one of the signals D m @ + D * b is "H", that is, when it matches one of the patterns and the pixel of interest is detected as a halftone dot, the pixel of interest is detected as a halftone dot. The pixel of interest is finally made into a halftone dot, and the signal Df
is set to “H”. Further, when both the signals D aW+Dab are "L", the pixel of interest is finally determined to be a non-halftone dot, and the signal Dt is set to "L".
なお、パターンを複数使用してパターン・マツチングを
行う場合は、−例として第１９図に示すように複数の黒
レベル検出回路７４ａ〜７４ｃおよび白レベル検出回路
７３ａ〜？３ｃに対応したＡＮＩ）’ｙ’−トヲ設け、
パターンにマツチしているかどうか（注目画素が網点か
非網点か）を判定し、その出力をＯＲゲートに入力して
、各パターンのうち１つでもその注目画素を網点と判定
した場合には、その注目画素を最終的に網点と判定し、
いずれのパターンでもその注目画素を非網点と検出した
場合には、その注目画素を最終的に非網点と判定するよ
うにすれば実現できる。When performing pattern matching using a plurality of patterns, for example, as shown in FIG. 19, a plurality of black level detection circuits 74a-74c and white level detection circuits 73a-? ANI corresponding to 3c) 'y'-Towo is provided,
Determine whether the pixel of interest matches a pattern (whether the pixel of interest is a halftone dot or a non-halftone dot), input the output to the OR gate, and if at least one of the pixel of interest is determined to be a halftone dot in each pattern. In this case, the pixel of interest is finally determined to be a halftone dot, and
This can be achieved by ultimately determining that the pixel of interest is a non-halftone dot when the pixel of interest is detected as a non-halftone dot in any pattern.
網点ブロック検出回路（１）７６および網点ブロック検
出回路（２）７７について説明する。The halftone block detection circuit (1) 76 and the halftone block detection circuit (2) 77 will be explained.
網点ブロック検出回路（１）７６および網点ブロック検
出回路（２）７７では、複数画素からなるブロック中に
網点画素が１画素存在するブロック（網点ブロック１）
、同じく複数画素存在するブロック（ｗＩ点ブロック２
）をそれぞれ検出する。The halftone block detection circuit (1) 76 and the halftone block detection circuit (2) 77 detect a block (halftone block 1) in which one halftone pixel exists in a block consisting of a plurality of pixels.
, a block with multiple pixels (wI point block 2
) are detected respectively.
従来の技術では、このような網点ブロック化を行う際に
、そのブロック中に１画素でも網点画素が存在する場合
、そのブロックを網点ブロックとして領域化を行ってき
たが、この場合、ノイズ等により１画素でも非網点画素
を網点画素と誤認識すると、そのブロック全体を網点ブ
ロックとして誤認識してしまう欠点が存在したことは前
述の通りである。In conventional technology, when creating such a halftone block, if there is even one halftone pixel in the block, the block is treated as a halftone block and the area is divided into regions. As mentioned above, there is a drawback that if even one non-halftone pixel is mistakenly recognized as a halftone pixel due to noise or the like, the entire block is mistakenly recognized as a halftone block.
第２１図に、１００線、濃度５０％の網点画像を前述の
４００ｄｐｉで読み取った場合の画像データを示す。図
中ハツチングしたところが網点てあり、画像データの上
および左の１〜１６の数字は各画素に対応する。この図
より明らかなように、適当な大きさのサイズのブロック
、例えば８×８画素をブロックとすると、４〜５個の網
点が存在しているので、ブロック中に複数の網点画素が
存在する場合に、そのブロックを網点ブロックとすると
、前述のような欠点を防ぐことができる。但し、モアレ
等の影響により網点画素が検出しすらくなっている場合
、ブロック中に複数画素存在する場合に、そのブロック
を網点ブロックとすると、逆に網点画像部を非網点画像
部と誤認識してしまう欠点が生じるので、本実施例にお
いては、ブロック中に１画素でも網点画素が存在する場
合と、ブロック中に複数網点画素が存在する場合をそれ
ぞれ網点ブロック１、網点ブロック２として検出し、以
後の処理に使用する。FIG. 21 shows image data when a halftone dot image with 100 lines and a density of 50% is read at the aforementioned 400 dpi. The hatched areas in the figure are halftone dots, and the numbers 1 to 16 on the top and left side of the image data correspond to each pixel. As is clear from this figure, if a block of an appropriate size, for example 8 x 8 pixels, is used, there are 4 to 5 halftone dots, so there are multiple halftone dots in the block. If such a block exists, the above-mentioned drawbacks can be avoided by making the block a halftone block. However, if halftone pixels are difficult to detect due to moiré, etc., or if there are multiple pixels in a block, if that block is set as a halftone block, the halftone image area will be converted into a non-halftone image. Therefore, in this embodiment, when there is even one halftone pixel in a block, and when there are multiple halftone pixels in a block, the halftone block 1 is used. , and is detected as halftone block 2 and used for subsequent processing.
第２２図に、網点ブロック検出回１ＳＣ１）７６および
網点ブロック検出回路（２＋７７の構成を示す。網点ブ
ロック検出回路（１＋７６は、主走査方向網点ブロック
検出回路＋１１２０１でブロックの主走査方向に網点画
素が存在するかしないかを検出し、副走査方向網点ブロ
ック検出回路（１） ２０３により、ブロックの副走査
方向に網点画素が存在するラインが１ラインでも存在す
るときに、そのブロックを網点ブロック１として検出す
る。FIG. 22 shows the configuration of the halftone block detection circuit 1SC1) 76 and the halftone block detection circuit (2+77).The halftone block detection circuit (1+76 is the main scanning direction halftone block detection circuit +11201). The sub-scanning direction halftone block detection circuit (1) 203 detects whether there is a halftone pixel in the sub-scanning direction of the block. The block is detected as halftone block 1.
網点ブロック検出回路ｆ２） ７７は、主走査方向網点
ブロック検出回路（１） ２０１により、ブロックの主
走査方向に網点画素が存在するかしないかを検出し、副
走査方向網点ブロック検出回路（２１２０４により、網
点画素の存在するラインが所定の複数ライン存在すると
き、そのブロックを網点ブロック２として検出する。ま
た、主走査方向網点ブロック検出回路！２） ２０２に
より、ブロックの主走査中に網点画素が所定の複数画素
存在するがしないかを検出し、副走査方向網点ブロック
検出回路（１）２０５により、ブロックの副走査方向に
網点画素が所定の複数画素存在するラインが１ラインで
も存在するとき、そのブロックを網点ブロック２として
検出する。そしていずれか一方で、そのブロックが網点
ブロック２として検出された場合に、そのブロックを網
点ブロック２として検出する。The halftone block detection circuit f2) 77 is a main scanning direction halftone block detection circuit (1) 201 that detects whether or not halftone pixels exist in the main scanning direction of the block, and detects the halftone block in the sub scanning direction. When a predetermined plurality of lines in which halftone dot pixels exist, the circuit (21204) detects the block as halftone block 2. Also, the main scanning direction halftone block detection circuit!2) 202 detects the block as halftone block 2. During main scanning, it is detected whether a predetermined plurality of halftone pixels exist or not, and the sub-scanning direction halftone block detection circuit (1) 205 detects whether a predetermined plurality of halftone pixels exist in the sub-scanning direction of the block. If even one line exists, that block is detected as halftone block 2. If that block is detected as halftone block 2 on either side, that block is detected as halftone block 2.
以下各部の詳細を、ブロックのサイズを主走査方向８画
素×副走査方向８ラインとし、ブロック中２画素以上網
点画素が存在するときに、網点ブロック２とする場合に
ついて説明する。The details of each part will be described below in the case where the block size is 8 pixels in the main scanning direction x 8 lines in the sub-scanning direction, and when there are two or more halftone dot pixels in the block, halftone block 2 is defined.
主走査方向網点ブロック検出回路（１） ２０１につい
て説明する。The main scanning direction halftone block detection circuit (1) 201 will be explained.
主走査方向網点ブロック検出回路＋１） ２０１は、第
２３図に示すように、８進カウンタ２１０、フリップ・
フロップ２１１〜２１３、ＡＮＤゲート２１４．２１５
、ＯＲゲート２１６およびＮＡＮＤゲート２１７にて構
成される。なお、この回路は一例であり、ブロックのサ
イズにより回路は異なる。Main scanning direction halftone block detection circuit +1) 201 is an octal counter 210, a flip counter 210,
Flops 211-213, AND gates 214.215
, an OR gate 216, and a NAND gate 217. Note that this circuit is just an example, and the circuit differs depending on the size of the block.
また、第２５図にはこの回路の動作のタイミングの一例
を示す。なお、図中の■〜■の信号は、第２３図中の■
〜■の各位１に対応する。また第２５図のＣＬＫＯ上の
数字は画素に対応する。Further, FIG. 25 shows an example of the timing of the operation of this circuit. In addition, the signals marked with ■ to ■ in the figure correspond to the signals marked with ■ in Fig. 23.
Corresponds to 1 of ~■. Further, the numbers above CLKO in FIG. 25 correspond to pixels.
以下、これらの図を用いて、主走査方向網点ブロック検
出回路（１） ２０１について説明する。The main scanning direction halftone block detection circuit (1) 201 will be explained below using these figures.
主走査方向網点ブロック検出回路［１） ２０１では、
ブロックの主走査方向８画素中に網点画素が存在するか
しないかを検出する。８進カウンタ２１０のＱ＾〜Ｑｃ
の各出力は、基準信号ＣＬＫが入力される度に第２５図
のように順次出力を変えていくので、これをＡＮＤゲー
ト２１４に入力することにより、フリップ・フロップ２
１１の出力■■は８クロツク毎に“Ｈ″またはＬ”にな
る。In the main scanning direction halftone block detection circuit [1] 201,
It is detected whether a halftone dot pixel exists in the eight pixels in the main scanning direction of the block. Q^~Qc of octal counter 210
Each time the reference signal CLK is input, each output of the flip-flop 2 changes its output sequentially as shown in FIG.
The output 11 becomes "H" or L every 8 clocks.
ここで例えば、２画素目が網点と判定され、信号Ｄｒが
“Ｈ”になっている場合、ＡＮＤゲート２１５の出力■
の状態にかかわらず、ＯＲゲート２１６の出力■が１Ｈ
″となるので、次のＣＬＫの立上がりでこの信号がラッ
チされ、フリップ・フロップ２１２の出力■が“Ｈ”と
なる。そして信号■と■をＡＮＤゲート２１５に入力す
ることにより、ＡＮＤゲート２１５の出力■は′Ｈ”と
なり、この信号■がＯＲゲート２１６に入力されるので
、以下信号Ｄｔの状態にかかわらず、信号■は′Ｈ１と
なり、信号■も“Ｈ”となる。そして９画素目にくると
信号■がＬ”になるので、信号Ｄｆが“Ｌ”のとき信号
■は“Ｌ”となり、次のＣＬＫの立上がりでこの信号が
ラッチされ、信号■が“Ｌ″となる。信号■とＣＬＫを
ＮＡＮＤゲート２１７に入力することにより、ＮＡＮＤ
ゲ−）２１７の出力■は第２５図のようになり、この信
号■をフリップ・フロップ２１３のクロックに入力する
ことにより、信号■の立上がりで信号■がラッチされる
ので、フリップ・フロップ２１３の出力■は信号■が“
Ｈ”のとき、つまり８画素中に網点が存在したときは“
Ｈ”となり、逆に信号■が“Ｌ”、つまり８画素中に網
点が存在しなかったとき“Ｌ”となる。For example, if the second pixel is determined to be a halftone dot and the signal Dr is "H", the output of the AND gate 215 is
The output ■ of the OR gate 216 is 1H regardless of the state of
'', this signal is latched at the next rising edge of CLK, and the output ■ of the flip-flop 212 becomes "H". Then, by inputting the signals ■ and ■ to the AND gate 215, the output of the AND gate 215 becomes "H". The output (2) becomes 'H' and this signal (2) is input to the OR gate 216, so that regardless of the state of the signal Dt, the signal (2) becomes 'H1' and the signal (2) also becomes 'H'. Then, when the ninth pixel arrives, the signal ■ becomes L, so when the signal Df is “L”, the signal ■ becomes “L”, this signal is latched at the next rise of CLK, and the signal ■ becomes “L” By inputting the signal ■ and CLK to the NAND gate 217, the NAND
The output (■) of the game) 217 becomes as shown in FIG. The output ■ is when the signal ■ is “
H”, that is, when there are halftone dots in 8 pixels, “
Conversely, when the signal (2) is "L", that is, there is no halftone dot in the eight pixels, it becomes "L".
以下、９画素目〜１６画素目まで８画素中には網点画素
が２個存在する場合を、また１７画素目から２４画素目
までは網点画素が存在しない場合のタイミングの例を示
す。Below, examples of timing will be shown in which there are two halftone dot pixels among the 8 pixels from the 9th pixel to the 16th pixel, and when there are no halftone dot pixels from the 17th pixel to the 24th pixel.
主走査方向網点ブロック検出回路（２＋ ２０２につい
て説明する。The main scanning direction halftone block detection circuit (2+ 202) will be explained.
主走査方向網点ブロック検出回路（２）２０２は、第２
４図に示すように、８進カウンタ２２０．２２１、フリ
ップフロップ２２２〜２２４、デイレイ２２５，２２６
、ＡＮＤゲート２２７，２２８、○Ｒゲー１−２２９，
２３０およびＮＡＮＤゲート２３１にて構成される。な
お、この回路は一例であり、ブロックのサイズにより回
路は異なる。The main scanning direction halftone block detection circuit (2) 202
As shown in Figure 4, octal counters 220 and 221, flip-flops 222 to 224, and delays 225 and 226
, AND gate 227, 228, ○R game 1-229,
230 and a NAND gate 231. Note that this circuit is just an example, and the circuit differs depending on the size of the block.
また、第２６図には、この回路の動作のタイミングの一
例を示す。なお、第２６図中の■〜＠の信号は第２４図
中の■〜［相］の各位置に対応する。また、第２６図の
ＣＬＫＯ上の数字は画素に対応する。Further, FIG. 26 shows an example of the timing of the operation of this circuit. Incidentally, the signals from ■ to @ in FIG. 26 correspond to the positions from ■ to [phase] in FIG. 24. Further, the numbers on CLKO in FIG. 26 correspond to pixels.
以下、これらの図を用いて主走査方向網点ブロック（２
＋ ２０２について説明する。Below, we will use these figures to create halftone blocks in the main scanning direction (2
+202 will be explained.
主走査方向網点ブロック検出回路（２１２０２では、ブ
ロックの主走査方向８画素中に網点画素が２画素以上存
在するかしないかを検出する。８進カウンタ２２０のＱ
ａ ＝ Ｑ ｃの各出力は、基準信号ＣＬＫが入力さ
れる度に第２６図のように順次出力が変わるので、これ
らをＡＮＤゲート２２７に入力することにより、フリッ
プ・フロップ２２２の出力■、■は８クロツク毎に“Ｈ
゛または“Ｌ”になる。ここで例えば、３画素目と６画
素目が網点と判定され、信号り、がＨ”になっている場
合、信号ＤｆとＣＬＫの反転信号をＡＮＤゲート２２８
に入力することにより、ＡＮＤゲート２２８の出力■は
信号り、が“Ｈ″のときにＣＬＫの反転信号が出力され
る。そしてこの信号■を８進カウンタ２２１のクロック
に入力すると、最初の信号■が６Ｈ″となったときは、
８進カウンタ２２１のＱ＋＋ 、Ｑｃ出力はともに“Ｌ
”なので、この２つの信号をＯＲゲート２３０に入力し
て得られたＯＲゲート２３０の出力■も“Ｌ”となるが
、信号■が２回目に“Ｈ″となったときは、８進カウン
タ２２１のＱｌ比出力“Ｈ”となるので、信号■力びＨ
”となる。そしてこの次のＣＬＫの立上がりでこの信号
■がラッチされるので、フリップ・フロップ２２３の出
力■も“Ｈ”となる。これ以後８進カウンタ２２１がク
リアされるまではＱ、出力が“Ｈ”の状態を保つので、
信号■も“Ｈ″の状態を保つ。そして信号■とＣＬＫを
ＮＡＮＤゲート２３１に入力することにより、ＮＡＮＤ
ゲート２３１の出力■は第２６図のようになり、この信
号■をフリップ・フロップ２２４のクロックに入力する
ことにより、信号■の立上がりで信号■がラッチされる
ので、フリップ・フロップ２２４の出力［相］は信号■
が“Ｈ”のとき、つまり８画素中網点画素が２画素以上
存在したときは“Ｈ”となり、信号■が“Ｌ″のとき、
っまり８画素中網点画素が１画素しか存在しながったと
き、または網点画素が存在しなかったときは“Ｌ”とな
る。８進カウンタ２２１のクリアは信号■をデイレイ２
２５に入力して、得られた信号■と信号■をＯＲゲート
２２９に入力して得られる。ＯＲゲート２２９の出力■
をさらにデイレイ２２６に入力し、遅延させた信号■を
８進カウンタ２２１のクリア端子（ＣＲ）に入力するこ
とにより行う。The main scanning direction halftone block detection circuit (21202 detects whether two or more halftone pixels exist in the 8 pixels in the main scanning direction of the block.The Q of the octal counter 220
Each output of a = Q c changes sequentially as shown in FIG. 26 every time the reference signal CLK is input, so by inputting these to the AND gate 227, the outputs of the flip-flop 222 ■, ■ is “H” every 8 clocks.
゛ or becomes “L”. For example, if the 3rd and 6th pixels are determined to be halftone dots and the signal Df is H'', the inverted signal of the signal Df and CLK is sent to the AND gate 228.
By inputting the signal to the signal CLK, the output (2) of the AND gate 228 outputs an inverted signal of CLK when the signal (1) is "H". Then, when this signal ■ is input to the clock of the octal counter 221, when the first signal ■ becomes 6H'',
The Q++ and Qc outputs of the octal counter 221 are both “L”.
” Therefore, the output ■ of the OR gate 230 obtained by inputting these two signals to the OR gate 230 also becomes “L”, but when the signal ■ becomes “H” for the second time, the octal counter Since the Ql ratio output of 221 becomes “H”, the signal
”. Then, at the next rising edge of CLK, this signal ■ is latched, so the output ■ of the flip-flop 223 also becomes “H”. From then on, until the octal counter 221 is cleared, the Q, output maintains the “H” state, so
The signal ■ also maintains the "H" state. Then, by inputting the signal ■ and CLK to the NAND gate 231, the NAND
The output ■ of the gate 231 becomes as shown in FIG. [phase] is a signal■
When is "H", that is, when there are two or more halftone dot pixels among the 8 pixels, it becomes "H", and when the signal ■ is "L",
When there is only one halftone dot pixel out of eight pixels, or when there is no halftone dot pixel, it becomes "L". To clear the octal counter 221, use the signal ■ as delay 2.
25 and the obtained signal (2) and signal (2) are input to the OR gate 229 and obtained. OR gate 229 output■
is further input to the delay 226, and the delayed signal (2) is input to the clear terminal (CR) of the octal counter 221.
以下、９画素目〜１６画素目は、網点画素が１画素存在
する場合を、また１７画素目から２４画素目までは網点
画素が存在しない場合のタイミングの例を示す。Hereinafter, timing examples will be shown in which the 9th pixel to the 16th pixel are the case where one halftone dot pixel exists, and the 17th pixel to the 24th pixel are the case where there is no halftone dot pixel.
副走査方向網点ブロック検８回路（１）（符号２０３ま
たは２０５；以下２０３として表示する）について説明
する。The sub-scanning halftone block detection circuit (1) (numeral 203 or 205; hereinafter referred to as 203) will be described.
副走査方向網点ブロック検出回路（１） ２０３は、第
２７図に示すように、８進カウンタ２４０、メモリ２４
１、ＯＲゲート２４２、ＡＮＤゲート２４３およびＮＡ
ＮＤゲート２４４にて構成される。As shown in FIG. 27, the sub-scanning halftone block detection circuit (1) 203 includes an octal counter 240 and a memory 24.
1, OR gate 242, AND gate 243 and NA
It is composed of an ND gate 244.
なお、この回路は一例であり、ブロックのサイズにより
回路は異なる。Note that this circuit is just an example, and the circuit differs depending on the size of the block.
また第２８図には、この回路の動作のタイミングの一例
を示す。なお、第２８図中の■〜■の信号は第２７図中
の■〜■の各位置での信号と対応する。また第２８図の
１／８ＣＬＫの上の数字はブロックに対応する。以下こ
れらの図を用いて副走査方向網点ブロック検出回路！１
１２０３について説明する。Further, FIG. 28 shows an example of the timing of the operation of this circuit. It should be noted that the signals ``■'' to ``■'' in FIG. 28 correspond to the signals at the positions ``■'' to ``■'' in FIG. 27. Further, the numbers above 1/8 CLK in FIG. 28 correspond to blocks. The sub-scanning direction halftone block detection circuit will be explained below using these diagrams! 1
1203 will be explained.
副走査方向網点ブロック検出回路ｉｌ＋ ２０３では、
主走査方向網点ブロック検出回路ｆｌ） ２０１または
主走査方向網点ブロックキ★出回路［２１２０２により
、フロックの主走査８画素中に網点画素が存在するかし
ないか、または網点画素が２画素以上存在するかしない
かを検出した後に、ブロックの副走査８ライン中１ライ
ンでも網点画素が存在するという検出結果が存在したと
きに、そのブロックを網点ブロック１として検出し、ま
た８ライン中１ラインでも網点画素が２画素以上存在す
るという検出結果が存在したときに、そのブロックを網
点ブロック２として検出する。In the sub-scanning direction halftone block detection circuit il+ 203,
The main scanning direction halftone block detection circuit fl) 201 or the main scanning direction halftone block detection circuit [21202 determines whether or not there is a halftone pixel among the eight main scanning pixels of the block, or if there are two halftone pixels. After detecting whether there are pixels or more, if there is a detection result that a halftone dot pixel exists in even one of the eight sub-scanning lines of the block, that block is detected as halftone block 1, and When there is a detection result that there are two or more halftone dot pixels in one of the lines, that block is detected as halftone block 2.
まず網点ブロック１の検出について説明する。First, detection of halftone block 1 will be explained.
８進カウンタ２４０は、ＬＳＹＮＣが入力される度に順
次カウント・アップしていく。そして、このＱ＾〜Ｑｃ
出力をＮＡＮＤゲート２４４に入力することにより、信
号■を得る。まず、８進カウンタ２４０の出力が７の場
合、Ｑ ａ ”’ Ｑ ｃの各出力は“Ｈ”となるので
、信号■は“Ｌ”となる。The octal counter 240 sequentially counts up each time LSYNC is input. And this Q^~Qc
By inputting the output to the NAND gate 244, a signal ■ is obtained. First, when the output of the octal counter 240 is 7, each output of Q a "' Q c becomes "H", so the signal ■ becomes "L".
そして主走査方向網点ブロック検出回路（１） ２０３
の検出結果の信号■（−Ｄ、＋）が、今１ブロック目と
４ブロツク目に網点画素が存在し“Ｈ”となったとする
と、メモリ２４１の出力■がどのような状態であっても
、信号■が“Ｌ”なので、ＡＮＤゲート２４３の出力■
は“Ｌ”となる。そして信号■と信号■をＯＲゲート２
４２に入力し、信号■を得る。次に次のラインに進み、
カウンタ２４０の出力が０の場合、信号■は“Ｈ”とな
る。And main scanning direction halftone block detection circuit (1) 203
Suppose that the signal ■ (-D, +) of the detection result becomes "H" because halftone pixels are present in the 1st and 4th blocks, then what is the state of the output ■ of the memory 241? Also, since the signal ■ is “L”, the output of the AND gate 243 ■
becomes “L”. Then, signal ■ and signal ■ are OR gate 2
42 and obtain the signal ■. Then move on to the next line,
When the output of the counter 240 is 0, the signal ■ becomes "H".
そして信号■が今２プロ゛ンク目と４ブロツク目が′Ｈ
”になったとすると、メモリ２４１の出力■は、前ライ
ンでＯＲゲート２４２の出力信Ｊ■を１／８ＣＬＫでラ
ッチした信号であり、前ラインの信号■で１フ゛ロツク
目と４フ゛ロツク目が“Ｈ″であった信号が保持されて
いる。そして信号■が“Ｈ″なので、信号■は信号■が
そのまま出力された信号となり、従ってＯＲゲート２４
２からの出力■は１，２．４ブロツク目が“Ｈ”の信号
となる。And the signal ■ is now 'H' on the 2nd block and the 4th block.
”, the output ■ of the memory 241 is a signal obtained by latching the output signal J■ of the OR gate 242 on the previous line with 1/8 CLK, and the 1st and 4th blocks of the signal ■ on the previous line are “ The signal that was at "H" is held. Since the signal (2) is "H", the signal (2) becomes the signal that is output as is from the signal (2), and therefore the OR gate 24
The output (2) from block 2 becomes an "H" signal in the 1st, 2.4th block.
以下同様に進み、カウンタの出力が６の場合、信号■は
“Ｈ″となる。そして信号■が今３ブロック目が前の７
ラインも含めて初めて“Ｈ”になったとすると、信号■
が“Ｈ″なので、信号■はメモリ２４１で保持していた
信号■がその、まま出力された信号となり、従って信号
■は、１〜４ブロツク目が“Ｈｌの信号となる。そして
この信号■が１／８ＣＬＫでラッチされ、次のラインで
のメモリ２４１からの出力■となるので、結局ブロック
の副走査方向８ライン中１ラインでも信号■が“Ｈ”、
すなわち、ブロックの主走査８画素中に網点画素が存在
するという検出結果になると、それを保持し続けて、そ
のブロックを網点ブロック１として検出し、“Ｈ”の信
号を出力する。The process proceeds in the same manner, and when the output of the counter is 6, the signal (2) becomes "H". And the traffic light ■ is now 3rd block ahead of 7.
If it becomes “H” for the first time including the line, then the signal ■
Since the signal (2) is "H", the signal (2) held in the memory 241 becomes the signal that is output as is, and therefore, the signal (2) becomes the "H1" signal in the 1st to 4th blocks. is latched at 1/8 CLK and becomes the output ■ from the memory 241 in the next line, so the signal ■ becomes “H” even in one line out of the eight lines in the sub-scanning direction of the block.
That is, when the detection result indicates that a halftone dot pixel exists in the eight main scanning pixels of a block, it continues to hold it, detects that block as halftone block 1, and outputs an "H" signal.
逆に８ライン中全ての信号が°Ｌ”、すなわち、網点画
素が存在しないという検出結果になると、それを保持し
続けそのブロックを非網点ブロックとしてＬ”の信号を
出力する。そして次のラインに進み、カウンタ２４０の
出力が再び７になると、信号■が１Ｌ”になるので、メ
モリ２４１の出力■は保持されなくなり、クリアされる
。On the other hand, when all the signals in the 8 lines are 'L'', that is, the detection result is that there are no halftone pixels, this is held and the block is regarded as a non-halftone block and an L'' signal is output. Then, when the process advances to the next line and the output of the counter 240 becomes 7 again, the signal ■ becomes 1L'', so the output ■ of the memory 241 is no longer held and is cleared.
網点ブロック２の検出については、信号のをＤｋｌにす
るだけで、動作は網点ブロック１の検出と同様である。Regarding the detection of the halftone dot block 2, the operation is the same as that for the detection of the halftone block 1, except that the signal is set to Dkl.
副走査方間網点ブロック検出回路（２）２０４について
説明する。The sub-scanning halftone dot block detection circuit (2) 204 will be explained.
副走査方向網点ブロック検出回ｆｉｆ２）２０４は第２
９図に示すように、メモリ２５０、ＡＮＤゲートブロッ
ク２５１およびＯＲゲート２５２にて構成される。さら
にＡＮＤゲートブロック２５１は、第３１図に示すよう
に複数のＡＮＤゲート２６０〜２８７にて構成される。The sub-scanning direction halftone block detection time fif2) 204 is the second
As shown in FIG. 9, it is composed of a memory 250, an AND gate block 251, and an OR gate 252. Furthermore, the AND gate block 251 is composed of a plurality of AND gates 260 to 287, as shown in FIG.
なお、これらの回路は一例であり、他の構成にしてもよ
い。Note that these circuits are merely examples, and other configurations may be used.
また第３０図には、この回路のメモリ２５０の出力まで
の動作のタイミングを、また第３２図には、ＡＮＤゲー
トブロック２５１からＯＲゲート２５２の出力までの動
作の一例を示す。Further, FIG. 30 shows the timing of the operation of this circuit up to the output of the memory 250, and FIG. 32 shows an example of the operation from the AND gate block 251 to the output of the OR gate 252.
以下、これらの図を用いて副走査方向網点ブロック検出
回路ｆ２） ２０４について説明する。The sub-scanning direction halftone block detection circuit f2) 204 will be explained below using these figures.
主走査方向網点ブロック検出回路［１） ２０１により
ブロックの主走査方向８画素中に網点画素が存在するか
どうかを検出した信号り、ｌをメモリ２５０のＤ ＩＮ
Ｉに入力し、Ｄｏｕｒ＋の出力をり２．２にフィードバ
ックして入力し、以下同様にり。Ｈｌア、の出力をＤｔ
ｒｒｓの入力に、Ｄｏｖｒ３の出力をＤ ＩＮＪの入力
に、というように出力を次の入力にフィードバックして
やると、主走査方向網点ブロック検出回路ｆｌ） ２０
１からの１ライン目の検出信号Ｄｅ＋−＋をまずＤＩ□
に入力し、次に２ライン目の検出信号Ｄ ｅ ＋ −２
を入力すると、Ｉ）ｏｕア、の出力をＤＩＮ□に入力し
ているので、ＤＯＵＯの出力からはり、、−、が１ライ
ン分遅延して出力される。Main scanning direction halftone block detection circuit [1] A signal detected by the main scanning direction halftone block detection circuit 201 as to whether or not a halftone dot pixel exists among the eight pixels in the main scanning direction of the block is sent to D IN of the memory 250.
I, feed back the output of Dour+ to 2.2, and so on. The output of HlA, Dt
If the output is fed back to the next input, such as to the input of rrs, the output of Dovr3 to the input of DINJ, etc., the main scanning direction halftone block detection circuit fl) 20
First, the detection signal De+-+ of the first line from 1 is DI□
and then the second line detection signal D e + -2
When inputting, since the output of I)ouA is inputted to DIN□, the output of DOUO is delayed by one line and is output.
以下、３ライン目、４ライン目、−の検出信号Ｄ ＩＩ
−Ｉ Ｄ＊＋−ａ＋−−−を順次入力し、８ライン目
の検出信号り１８．、ｓを入力すると、ＤＯＵ？ｔ〜８
の各出力信号り、、、〜Ｄ□、は１ライン目〜８ライン
目の検出信号Ｄ ＊ ｒ −ｌ−Ｄ 、＋ −ａとなり
、ブロックの副走査方向８ライン分の信号が得られるこ
とになる。Below, 3rd line, 4th line, - detection signal D II
-I D*+-a+--- are input in sequence, and the detection signal of the 8th line is 18. , s, DOU? t~8
Each output signal , , ~D□ becomes the detection signal D * r −l−D , + −a for the 1st line to the 8th line, and signals for 8 lines in the sub-scanning direction of the block are obtained. become.
次に信号Ｄｅ１１ ”’Ｄ＠＋＠をＡＮＤゲートブロッ
ク２５１に入力すると、ＡＮＤゲートブロック２５１で
は第３１図に示すように、信号Ｄｅｌｌ〜Ｄ、、ｌｌの
各２つの信号の入力のＡＮＤを取っているので、第３２
図に示すように、信号Ｄ□、が１，３．４゜７．１１．
１２ブロツク目で、信号り、１□が２゜３．４．６．８
，９．１２ブロツク目で、主走査８画素中網点画素が存
在して“Ｈ”になり、信号ＤｇＩ、ｌ−ＤｇＩ１１には
網点画素が存在せず常に“Ｌ”だったとすると、ＡＮＤ
ゲートブロック２５１からの出力信号Ｄ ｈＩＩ−Ｄ
ｈｓ＠は、信号Ｄ１！が信号Ｄ−＋ｌ、Ｄ□２と３．
４． １２ブロツク目でともに”Ｈ”ということは、３
．４．１２ブロツク中に少なくとも２ｍ素以上網点画素
が存在していることを示しているので、３．４．１２ブ
、ロック目を網点ブロック２として検出し”Ｈ″とする
。Next, when the signal De11 ``'D@+@ is input to the AND gate block 251, the AND gate block 251 performs an AND operation of the input signals of each of the two signals Dell to D, , ll, as shown in FIG. Therefore, the 32nd
As shown in the figure, the signal D□ is 1,3.4°7.11.
At the 12th block, there is a signal, 1□ is 2°3.4.6.8
, 9. In the 12th block, there is a halftone dot pixel among the eight pixels in the main scan and the signal becomes "H", and there is no halftone pixel in the signals DgI and l-DgI11 and the signal is always "L".
Output signal D hII-D from gate block 251
hs@ is signal D1! are the signals D-+l, D□2 and 3.
4. Both “H” in the 12th block means 3
．． Since this indicates that there are at least 2 m or more halftone dot pixels in the 4.12 block, the block 3.4.12 is detected as the halftone block 2 and set to "H".
その他の信号は２ラインでともに“Ｈ”となるブロック
が存在しないので、網点ブロック２として検出できず、
“Ｌ”となる。そして信号Ｄｋｌｌ〜Ｄｂｓ＋＋をＯＲ
ゲート２５２に入力すると、信号Ｄ１□の３．４．１２
フ゛ロツク目が′Ｈ″なので、３．４．１２ブロツク目
を網点ブロック２として検出して“Ｈ”を出力する。Other signals cannot be detected as halftone block 2 because there is no block in which both lines are "H".
It becomes “L”. Then, OR the signals Dkll~Dbs++
When input to gate 252, 3.4.12 of signal D1□
Since the block number is 'H', the 3.4.12 block is detected as halftone block 2 and 'H' is output.
第３３図ないし第３６図は、前述の回路より得られた１
点網点ブロック情報ＤＧ、２点網点ブロック情報ＤＨを
基に、第３７図に示す計６つのブロック（以下エリアと
言う）のＤＣ；、ＤＨにより、網点エリアであるかを判
定する回路の具体的な一例を示すブロック図である。ま
た、第３８図、第３９図は上記網点エリアであるかを判
定する回路の動作を示すタイミングチャートである。Figures 33 to 36 show the results obtained from the circuit described above.
A circuit that determines whether it is a halftone dot area based on the dot halftone dot block information DG and the two dot halftone block information DH, based on the DC;, DH of a total of six blocks (hereinafter referred to as areas) shown in FIG. FIG. 2 is a block diagram showing a specific example. Further, FIGS. 38 and 39 are timing charts showing the operation of the circuit for determining whether the area is a halftone dot area.
以下、これらの図を基に説明を行う。The explanation will be given below based on these figures.
第３３図ないし第３６図において、３００．３３０はＰ
ＩＦＯＲＡＭ（ファーストイン・ファーストアウト・ラ
ム）、３０１．３０２は多入力ＤＦ／Ｆ、３０３〜３１
７，３１９〜３２５は多入力ＡＮＤ素子、３１８，３２
６，３２７，３２９．３３３は多入力ＯＲ素子、３２８
．３３５はＡＮＤ素子、３３１はＯＲ素子、３３２はシ
フト・レジスタ、３３４はＤ−Ｆ／Ｆである。In Figures 33 to 36, 300.330 is P
IFORAM (first-in first-out RAM), 301.302 is multi-input DF/F, 303-31
7, 319 to 325 are multi-input AND elements, 318, 32
6,327,329.333 is a multi-input OR element, 328
．． 335 is an AND element, 331 is an OR element, 332 is a shift register, and 334 is a DF/F.
第３８図において、前述の回路より、ＬＧＡＴＥ、１／
８ＬＧＡＴＥ、１／８ＣＬＫ、ＩＮ−ＤＣ，ＩＮ−ＤＨ
（第３３図のＤＧ、ＤＨに入力される１点または２点網
点ブロック情報）が入力される。上段の５つの信号（Ｌ
ＧＡＴＥ、１／８ＬＧＡＴＥ ＩＮ−ＤＧ、ＩＮ−Ｄ
Ｈ，１／８ＣＬＫ）のＩＮ−ＤＧ、ＩＮ−ＤＨのＤＡＴ
Ｇｎ、ＤＡＴＨｎの部分を詳細に示した信号がその下段
の信号である。ＩＮ−ＤＣは１点網点ブロック情報デー
タ、ｎライン目の８ビクセルごとに１． ２３−４０．
１１，１２．１３−ｎ、すなわち、ＤＡＴＧｎ−１，Ｄ
ＡＴＧｎ−２，ＤＡＴＧｎ−３ＤＡＴＧｎ−４，−−−
−ＤＡＴＧｎ−１０，ＤＡＴＯｎ−１１，ＤＡＴＧｎ−
１２，−ｎとする。■Ｎ−ＤＨ（２点網点ブロック情報
データ）を同様にＤＡＴＨｎ−１，ＤＡＴＨｎ−２，Ｄ
ＡＴＨｎ−３，ＤＡＴＨｎ−４，−・・−ＤＡＴＨｎ−
１０゜ＤＡＴＨｎ、−１１，ＤＡＴＨｎ−１２，ＤＡＴ
Ｈｎ−１３とする。Ｆ Ｉ ＦＯＲＡＭ３００はリード
・ライトＣＬＫを１／８ＣＬＫとし、ライト・リセット
信号、リード・リセット信号を１／８ＬＧＡＴＥとして
いる。すなわち、Ｄ Ｉ＞ｌ＋端子から入力されたデー
タをＤＡＴＯｎ−１とすると、同一時間上に１つ前の１
／８ＬＧＡＴＥがＨ”になったとき書き込んだ値、すな
わち、ｎライン目より８ライン目のデータ［ＤＡＴＧ
（ｎ−８）−１〕を１／８ＣＬＫに同期して、読み出し
を；頓次行う。In FIG. 38, from the circuit described above, LGATE, 1/
8LGATE, 1/8CLK, IN-DC, IN-DH
(1-point or 2-point halftone block information input to DG and DH in FIG. 33) is input. The five signals in the upper row (L
GATE, 1/8LGATE IN-DG, IN-D
H, 1/8CLK) IN-DG, IN-DH DAT
The signal showing the Gn and DATHn portions in detail is the lower signal. IN-DC is 1 point halftone block information data, 1. 23-40.
11,12.13-n, i.e. DATGn-1,D
ATGn-2, DATGn-3 DATGn-4, ---
-DATGn-10, DATOn-11, DATGn-
12,-n. ■N-DH (two-dot halftone block information data) in the same way as DATHn-1, DATHn-2, D
ATHn-3, DATHn-4, -...-DATHn-
10゜DATHn, -11, DATHn-12, DAT
Named Hn-13. The FIFORAM 300 has a read/write CLK of 1/8 CLK, and a write/reset signal and a read/reset signal of 1/8 LGATE. In other words, if the data input from the DI>l+ terminal is DATOn-1, the previous one at the same time
/8The value written when LGATE becomes H", that is, the data from the nth line to the 8th line [DATG
(n-8)-1] is read out in synchronization with 1/8 CLK.
よってＤＧ２３．ＤＨ２３，ＤＧｌ３．ＤＨＩ３なるタ
イミングの信号を得られる。またＤＣ２３、ＤＨ２３，
ＤＧｌ３．ＤＨＩ３は多大力ＤＦ／Ｆ ３０１により、
１／８ＣＬＫをクロックとし、ＤＧ２２．ＤＨ２２，Ｄ
Ｇｌ２．ＤＨＩ２なるタイミングの信号を得る。さらに
ＤＣ２２，ＤＨ２２，ＤＧｌ２．ＤＨＩ２は同じく、多
大力ＤＦ／Ｆ ３０２により、ＤＧ２１．ＤＨ２１，Ｄ
Ｇｌ １．ＤＨＩ １を得る。これで第３７図に示すエ
リアの各ブロックの１点、２点網点情報ＤＧＤＨが同−
時間上に出力され、次段の網点エリア判定回路へと入力
される。これは第３８図に示すタイミング上では、ＩＮ
−ＤＧ、ＩＮ−ＤＨにｎライン目で１／８ＬＧＡＴＥが
°Ｈ”になってから８ピクセル単位計算し、３番目のＤ
ＡＴＯｎ−３、ＤＡＴＨｎ−３が入力されたとき、ＤＧ
２３．ＤＨ２３からはｎライン目より８ライン前で１／
８ＬＣ；ＡＴＥが６Ｈ”になってから３番目のＤＡＴＧ
（ｎ−８）−３，ＤＡＴＨ（ｎ−８）−３、
ＤＧ２２．ＤＨ２２からは、その１／８ＣＬＫ１個分前
（１／８ＬＧＡＴＥが“Ｈ″になってから２番目）のＤ
ＡＴＧ （ｎ−８）−２，ＤＡＴＨ（ｎ−８）−２、
ＤＣ２１，ＤＨ２１からは同様に１／８ＬＧＡＴＥが“
Ｈ”になってから１番目のＤＡＴＧ （ｎ−８） −１
，ＤＡＴＨ（ｎ−８）−１、ＤＧＩ ３．ＤＨＩ ３か
らはｎライン目より、１６ライン前で１／８ＬＧＡＴＥ
が“Ｈ”になってから３番目のＤＡＴＧ （ｎ−１６）
−３，ＤＡＴＨ（ｎ−１６）−３、
ＤＧＩ２．ＤＨ１２からはＤＡＴＧ （ｎ−１６）−２
，ＤＡＴＨ（ｎ−１６）−２、
ＤＧＩ １．ＤＨＩ １からはＤＡＴＧ （ｎ−１６）
−１，ＤＡＴＨ（ｎ−１６）−１、
が各々得られることから理解される。Therefore, DG23. DH23, DGl3. A signal with a timing of DHI3 can be obtained. Also DC23, DH23,
DGl3. DHI3 uses a large force DF/F 301,
Using 1/8CLK as the clock, DG22. DH22,D
Gl2. Obtain the timing signal DHI2. Furthermore, DC22, DH22, DGl2. Similarly, DHI2 uses a large force DF/F 302 to generate DG21. DH21,D
Gl 1. Get DHI 1. Now, the 1-point and 2-point halftone dot information DGDH for each block in the area shown in Fig. 37 are the same.
It is outputted in time and inputted to the next stage halftone area determination circuit. On the timing shown in FIG. 38, this means that IN
-DG, IN-DH, calculate in 8 pixel units after 1/8 LGATE becomes °H" on the nth line, and calculate the third D
When ATOn-3 and DATHn-3 are input, DG
23. From DH23, 1/8 lines before the nth line.
8LC; 3rd DATG after ATE becomes 6H”
(n-8)-3, DATH(n-8)-3, DG22. From DH22, the D that is one 1/8 CLK before (the second after 1/8 LGATE becomes “H”)
Similarly, 1/8 LGATE is “
1st DATG after becoming “H” (n-8) -1
, DATH(n-8)-1, DGI 3. From DHI 3, 1/8LGATE 16th line before the nth line
3rd DATG (n-16) after becomes “H”
-3, DATH(n-16)-3, DGI2. DATG (n-16)-2 from DH12
, DATH (n-16)-2, DGI 1. From DHI 1 to DATG (n-16)
It is understood from the fact that -1, DATH(n-16)-1, are obtained.
第３４図、第３５図は、上記第３３図で同−時間上に得
られた第３７図のエリアの各ブロックの１点、２点網点
情＠ＤＧ、ＤＨを基に、ある条件が成立すればそのエリ
アを網点エリアと判定する回路を示すブロック図である
。Figures 34 and 35 are based on the 1-point and 2-point dot information @DG, DH of each block in the area of Figure 37 obtained at the same time in Figure 33 above, and a certain condition is FIG. 2 is a block diagram showing a circuit that determines the area to be a halftone dot area if the determination is established.
上記のある条件とは、第３７図のエリアにおいて以下の
通りである。The above-mentioned certain conditions are as follows in the area of FIG. 37.
１）２点網点情報Ｄ）（が４つ“Ｈ”で、かつ１点網点
情ａＤＧが１つ以上１Ｈ”のとき。1) When 2-point halftone information D) (is 4 "H" and one or more 1-point halftone information aDG is 1H").
２）２点網点情報Ｄ）Ｉが５つ以上“Ｈ”であるとき。2) Two-point halftone information D) When five or more I's are "H".
そして、１）、２）のいずれかが満足すれば、そのエリ
アを網点エリアとする。上記条件は一例であり、ＤＨ，
ＤＣの個数は勿論システムにより可変できる。If either 1) or 2) is satisfied, that area is set as a halftone dot area. The above conditions are an example, and DH,
Of course, the number of DCs can be varied depending on the system.
前述のごとく網点ブロック内に存在する網点検出信号は
、複数個存在する。つまり、網点エリア検出部で網点ブ
ロック６個をＤＨ１つまり２点網点検出とすればよいが
、網点原稿はＣＣＤｌ０による読取ピッチとの位相差に
より、モアレが発生する。このモアレにより網点ブロッ
クが実際網点画像であるにもかかわらず、複数の網点検
出がなされないことがある。As described above, there are a plurality of halftone detection signals within a halftone block. That is, the halftone dot area detecting section may perform halftone dot detection on six halftone dot blocks as DH1, that is, two dot halftone dots, but moiré occurs in the halftone original due to the phase difference with the reading pitch by CCD10. Due to this moiré, a plurality of halftone dots may not be detected even though the halftone dot block is actually a halftone image.
また、例えば文字の一部分や地肌の汚れを１つのドツト
として検出し、それを網点領域に誤判定することがある
。Furthermore, for example, a part of a character or dirt on the background may be detected as a single dot, and it may be incorrectly determined to be a halftone dot area.
よって前述のごとく網点ブロックを１点以上網点検出の
みにすると、上記誤判定が多くなり、さらに網点ブロッ
ク２点以上網点検出のみにすると、上記モアレにより網
点エリアを検出できなくなる。Therefore, as described above, if halftone dot detection is performed only at one or more points in a halftone dot block, the above-mentioned erroneous judgments will increase, and furthermore, if halftone dot detection is performed only at two or more points in a halftone dot block, halftone dot areas cannot be detected due to the moiré.
そのため、１点網点および２点網点検出ブロックの組み
合わせ、さらには網点検出がないブロックとの組み合わ
せにより、上記欠点を改善するものである。Therefore, the above-mentioned drawbacks are improved by a combination of one-dot halftone dot and two-dot halftone dot detection blocks, and further by a combination with a block without halftone detection.
第３４図の多入力ＡＮＤ素子３０３〜３１７は、各２点
網点情報ＤＨＩＩ〜ＤＨ１３，ＤＨ２１〜ＤＨ２３の中
から、４つずつ全ての組み合わせを選び、前述の条件１
）の２点網点情報が４つ５Ｈ″になるかを示し、その情
報を次段の回路へ伝える。The multi-input AND elements 303 to 317 in FIG.
) indicates whether the two-dot halftone information of 4 points is 5H'' and transmits that information to the next stage circuit.
そして８４１〜Ｂ、、、Ｂ、、。〜Ｂ４，５は、多入力
ＯＲ素子３２７の入力となり、いずれか１つでも′″Ｈ
″になるかの情報をＡＮＤ素子３２８の一方の入力へ、
また他方の入力に多入力ＯＲ素子３１８より１点網点情
報ＤＧＩＩ〜ＤＧ１３．ＤＣ２１〜ＤＣ２３その中の１
つ以上の“Ｈ”があるかを多入力ＯＲ素子３２９に伝え
ている。よってＡＮＤ素子３２８の出力は条件１）が当
てはまることになる。And 841~B,,,B,,. ~B4, 5 become the inputs of the multi-input OR element 327, and even one of them becomes ``H''.
” to one input of the AND element 328,
In addition, one-point dot information DGII to DG13. DC21~DC23 1 of them
The multi-input OR element 329 is informed whether there are more than one "H". Therefore, condition 1) applies to the output of AND element 328.
次に、多入力ＡＮＤ素子３２０〜３２５は、２点網点情
報ＤＨＩ １−ＤＨＩ ３．ＤＨ２１〜ＤＨ２３の中か
ら５つずつ全ての組み合わせを選び、多入力ＯＲ素子３
２６に出力し、それらのうち１つでも“Ｈ″があるかを
多入力ＯＲ素子３２９に伝えている。多入力ＡＮＤ素子
３１９は、２点網点情報Ｄ）！１１〜ＤＨ１３，ＤＨ２
１〜ＤＨ２３の全てが“Ｈ”であるかを多入力ＯＲ素子
３２９に伝える。以上のことは条件の２）に当てはまる
ゆよって多入力ＯＲ素子３２９からは、条件１）または
２）が当てはまったときは“Ｈ”、そうでなかったとき
は”Ｌ″というＡＭＩ信号が出力される。Next, the multi-input AND elements 320 to 325 output two-point dot information DHI 1-DHI 3. Select all five combinations from DH21 to DH23, and select the multi-input OR element 3.
26, and informs the multi-input OR element 329 whether even one of them is "H". The multi-input AND element 319 outputs two-point halftone information D)! 11~DH13, DH2
1 to DH23 are all "H" or not to the multi-input OR element 329. Since the above applies to condition 2), the multi-input OR element 329 outputs an AMI signal of "H" when condition 1) or 2) is true, and "L" otherwise. Ru.
第３６図は、第３７図のエリアが網点エリアであったら
ＣＡＭＩ信号が１Ｈ”のとき）、その全てのデータ、８
（ビクセル）×８ （ライン）を網点領域とする回路
のブロック図である。ここで第３９図のタイミング・チ
ャートを参照しながら、説明を行う。Figure 36 shows that if the area in Figure 37 is a halftone area, all the data, 8
FIG. 2 is a block diagram of a circuit whose halftone area is (pixels)×8 (lines). An explanation will now be given with reference to the timing chart of FIG. 39.
１／８ＣＬＫ、１／８ＬＧＡＴＥ、ＬＧＡＴＥを基準と
し、画像データＤＡＴ・ＩＮが第３９図のようになって
いるとする。ここでＤＡＴｎ−１は、ｎライン目でＬＧ
ＡＴＥの立上がりかう数え、８ビクセル単位で１番目の
画像データを表している。さらにＡＭＩｎはｎライン目
の前述の回路より検出された網点エリア情報、ＡＭＩ
（ｎ−８）は（ｎ−８）ライン目、ＡＭＩ （ｎ−
１６）は（ｎ−１６）ライン目の網点エリア情報のこと
であり、各々第３９図に記したタイミングの信号を得た
ものとする。It is assumed that the image data DAT/IN is as shown in FIG. 39 with 1/8 CLK, 1/8 LGATE, and LGATE as standards. Here, DATn-1 is LG on the nth line.
The first image data is expressed in 8-pixel units, counting from the rising edge of ATE. Furthermore, AMIn is halftone area information detected by the above-mentioned circuit on the nth line, AMI
(n-8) is the (n-8)th line, AMI (n-
16) is the halftone dot area information for the (n-16)th line, and it is assumed that each signal has the timing shown in FIG. 39.
Ｆ Ｉ ＦＯＲＡＭ３３０は、リード・ライトＣＬＫを
１／８ＣＬＫ、ライト・リセット信号を１／８ＬＧＡＴ
Ｅ、リード・リセット信号をＬＧＡＴＥとすることで、
１／８ＬＧＡＴＥ力びＨ″のときに書き込んだ網点エリ
ア情報を、Ｌ Ｇ Ａ、 Ｔ Ｅが“Ｈ″になったとき
、ｌライン前に書き込まれた網点エリア情報を１／８Ｃ
ＬＫに同期しながら、順次読み出す。FI FORRAM330 uses 1/8 CLK for read/write CLK and 1/8 LGAT for write/reset signal.
E. By setting the read/reset signal to LGATE,
The halftone dot area information written when 1/8LGATE is "H" is changed to 1/8C when LGA, TE becomes "H", the halftone dot area information written one line before is written to 1/8C.
Read out sequentially in synchronization with LK.
第３９図において、ＡＭＩｎは画像データＤＡＴｎ−１
と、ＤＡ、Ｔ（ｎ＋１） ３のとき”Ｈ″で、ＡＭ
Ｉ （ｎ−８）、ＡＭＩ （ｎ−１６）は第３９図
に記した画像データの範囲内では、全て′Ｌ”であった
とする。Ｐ Ｉ ＦＯＲＡＭ３３０のＤｏυテ＋、Ｄｏ
□ア２端子からは画像データＤＡＴｎ−１に対応する部
分のみ“Ｈ゛で、後は“Ｌ”という信号を出力する。Ｏ
Ｒ素子３３１はＯＲ出力という信号を出力し、これがシ
フト・レジスタ３３２へと伝えられ、さらにＯＲ素子３
３１の出力と、シフト・レジスタ３３２のＱ、、Ｑ２出
力（１回ラッチと２回ラッチ）とのＯＲを、多大力○Ｒ
素子３３３で取られることにより、Ｂなる信号を得る。In FIG. 39, AMIn is image data DATn-1
When DA, T(n+1) 3 is "H", AM
It is assumed that I (n-8) and AMI (n-16) are all 'L' within the range of the image data shown in FIG.
□The A2 terminal outputs a signal that is “H” only for the portion corresponding to the image data DATn-1, and “L” for the rest.
R element 331 outputs a signal called OR output, which is transmitted to shift register 332 and further outputs OR element 3.
31 output and the Q, Q2 outputs of shift register 332 (1 time latched and 2 times latched) are ORed by a large amount of effort.
A signal B is obtained by being taken by element 333.
これは画像データ、ＤＡ、Ｔｎ−１，ＤＡＴｎ−２、Ｄ
ＡＴｎ−３，ＤＡＴ （ｎ−８）−１，ＤＡＴ （ｎ−
８）−２，ＤＡＴ （ｎ−８）−３のエリアにおいて、
ＤＡＴｎ−１のブロックのみ網点エリア情報が“Ｈ”で
あるのを、エリア全体に対応する網点エリア情報を“Ｈ
”とすることになる。This is image data, DA, Tn-1, DATn-2, D
ATn-3, DAT (n-8)-1, DAT (n-
8)-2, DAT (n-8)-3 area,
The halftone area information of only the block of DATn-1 is "H", but the halftone dot area information corresponding to the entire area is "H".
”
例えば最終段で１２本実施例で使用したＰＩＦＯＲＡＭ
、多入力Ｄ−Ｆ／Ｆ等で遅延された分、画像データも同
様に遅延させ、網点エリア情報を制御信号とし、例えば
、文字処理を施した画像データと中間調処理を施した画
像データを、七にフタ等を用いることで、文字、中間調
の分離を行うことができる。また、本発明の具体的な実
施例の説明では、第３７図のエリアを網点判定エリアと
したが、そのエリアの大きさを、その装置の入・出力特
性や対象原稿の特性等により可変し、判定エラーを低減
するように、本実施例を基に容易に応用することもでき
る。また網点エリアを判定する条件も、前述の理由によ
り可変し、判定エラーの低減を図ることもできる。For example, in the final stage, 12 PIFORAMs were used in this example.
, image data is similarly delayed by the amount of delay caused by multi-input D-F/F, etc., and the halftone area information is used as a control signal, for example, image data subjected to character processing and image data subjected to halftone processing By using a lid or the like, characters and halftones can be separated. In addition, in the description of the specific embodiment of the present invention, the area shown in FIG. 37 is used as the halftone dot determination area, but the size of the area can be changed depending on the input/output characteristics of the device, the characteristics of the target document, etc. However, it is also possible to easily apply this embodiment based on the present embodiment so as to reduce judgment errors. Furthermore, the conditions for determining the halftone dot area can also be varied for the reasons described above, thereby reducing determination errors.
本発明は、網点領域は一定以上の領域を持つという特性
を利用している。これは写真を網点て表現した場合、色
々な大きさの網点を並べその写真のｉｌ！淡を再現させ
るためである。よって例えば、１ｍｍ”のみの面積の写
真というのは存在しない。The present invention utilizes the characteristic that a halftone dot area has a certain area or more. When expressing a photo with halftone dots, this is done by arranging halftone dots of various sizes to create an image of the photo. This is to reproduce the lightness. Therefore, for example, there is no photograph with an area of only 1 mm.
この特性を利用し、−度網点エリアと判定すると次から
は網点温度の検出レベルを下げ、網点エリアとなり易く
する。Utilizing this characteristic, if it is determined that the area is a -degree halftone dot area, the detection level of the halftone dot temperature is lowered from then on to make it more likely to become a halftone dot area.
以上説明したように、本発明によれば、−度網点エリア
と判定すると次からは網点温度の検出レベルを下げ、網
点エリアとなり易くすることにより検出率を大幅に改善
し、文字、写真の混在した原稿の補正でも違和感のない
良好な画像を得ることができる。As explained above, according to the present invention, when a -degree halftone dot area is determined, the detection level of the halftone dot temperature is lowered from then on to make it more likely to become a halftone dot area, thereby greatly improving the detection rate. Even when correcting originals containing photographs, it is possible to obtain good images without any discomfort.
第１図は本発明の一実施例に係る網点領域検出回路の全
体を示すブロック図、第２図はデジタル複写機の概略構
成図、第３図はスキャナの電気的構成図、第４図は入力
データと補正後データの波形図、第５図はＭＴＦ補正の
一例の説明図、第６図はＭＴＦ係数設定の回路構成を示
すブロック図、第７図はＹ方向遅延回路図、第８図はＹ
方向遅延回路のタイミングチャート、第９図はタイミン
グ関係を制御する制御信号についての説明図、第１０図
はＸ方向遅延回路図、第１１図はＸ方向遅延回路のタイ
ミングチャート、第１２図はＸ方向遅延回路によって得
られる画像データを示す説明図、第１３図はパターンマ
ツチングに使用するパターンを示す説明図、第１４図は
イメージスキャナで読取られた網点画像の信号波形図、
第１５−は従来例のパターンマツチング方式の説明図、
第１６図は網点とその濃度分布を示す説明図、第１７図
は黒レベル検出回路のブロック図、第１８図は白レベル
検出回路のブロック図、第１９図は黒レベル検出回路と
白レベル検出回路で得られた検出信号を所定のタイミン
グで切換える回路図、第２０図はパターンマツチング回
路の一例を示すブロック図、第２１図は１００線、濃度
５０％の網点画像を４ｏｏｃｉｐｉで読取った場合の画
像データを示す説明図、第２２図は網点ブロック検８回
路の一例を示すブロック図、第２３図、第２４図は主走
査方向網点ブロック検出回路の一例を示すブロック図、
第２５図は第２３図に示す回路のタイミングチャート、
第２６図は第２４図に示す回路のタイミングチャート、
第２７図は副走査方向網点ブロック検出回路ｆｌ）の−
例を示すブロック図、第２８図は第２７図に示す回路の
タイミングチャート、第２９図は副走査方向網点ブロッ
ク検出回路（２）の−例を示すブロック図、第３０図は
第２９図のメモリの動作タイミングチャート、第３１図
は第２９図のＡＮＤゲートブロックの一例を示す回路図
、第３２図は第３１図に示す回路のタイミングチャート
、第３３図、第３４図、第３５図、第３６図は網点エリ
アを判定する回路の一例を示すブロック図、第３７図は
６つのブロック（エリア）を示す図、第３８図、第３９
図は網点エリア判定回路のタイミングチャートである。
７１・・・Ｙ方向遅延回路、７２・・・Ｘ方向遅延回路
、７３・・・白レベル検出回路、７４・・・黒レベル検
出回路、７５・・・パターン・マツチング回路、７６・
・・網点ブロック検出回路（１）、７７・・・網点ブロ
ック検出回路（２）、７８・・・網点エリア検出回路。
第
図
第
図
（ｂ）
／
１ｂｉｔシフト （Ｘ２）
ｄ
〜
哨
場
ミーーーーさ
〜
第
図
Ｄｃ＋
−−−−−−Ｄｓ＋ ＤＰ−ｚ −−−−第７２
図
Ｐｂ
第
図
≠ｊ丁丁口Ｔｔ−一
第７５区
入力画１象
２イα１イヒ後
４部のＪ度
ＢＯＸ
第
Σ
２０に
第
図
第
図
第
図
Ｌ
第
図
第２０
区
第
図
第２２図
第２３図FIG. 1 is a block diagram showing the entire halftone area detection circuit according to an embodiment of the present invention, FIG. 2 is a schematic configuration diagram of a digital copying machine, FIG. 3 is an electrical configuration diagram of a scanner, and FIG. 4 5 is an explanatory diagram of an example of MTF correction, FIG. 6 is a block diagram showing the circuit configuration of MTF coefficient setting, FIG. 7 is a Y-direction delay circuit diagram, and FIG. 8 is a waveform diagram of input data and corrected data. The diagram is Y
9 is an explanatory diagram of control signals that control timing relationships. FIG. 10 is a diagram of the X-direction delay circuit. FIG. 11 is a timing chart of the X-direction delay circuit. An explanatory diagram showing image data obtained by the directional delay circuit, FIG. 13 is an explanatory diagram showing a pattern used for pattern matching, FIG. 14 is a signal waveform diagram of a halftone image read by an image scanner,
No. 15- is an explanatory diagram of a conventional pattern matching method,
Figure 16 is an explanatory diagram showing halftone dots and their density distribution, Figure 17 is a block diagram of the black level detection circuit, Figure 18 is a block diagram of the white level detection circuit, and Figure 19 is the black level detection circuit and white level. A circuit diagram that switches the detection signal obtained by the detection circuit at a predetermined timing. Figure 20 is a block diagram showing an example of a pattern matching circuit. Figure 21 is a 100-line, 50% density halftone image read with 4oocipi. FIG. 22 is a block diagram showing an example of an eight halftone block detection circuit; FIGS. 23 and 24 are block diagrams showing an example of a main scanning direction halftone block detection circuit;
FIG. 25 is a timing chart of the circuit shown in FIG.
FIG. 26 is a timing chart of the circuit shown in FIG. 24,
FIG. 27 shows - of the sub-scanning halftone block detection circuit fl).
A block diagram showing an example, FIG. 28 is a timing chart of the circuit shown in FIG. 27, FIG. 29 is a block diagram showing an example of the sub-scanning direction halftone block detection circuit (2), and FIG. 30 is a timing chart of the circuit shown in FIG. 31 is a circuit diagram showing an example of the AND gate block of FIG. 29, FIG. 32 is a timing chart of the circuit shown in FIG. 31, and FIGS. 33, 34, and 35. , FIG. 36 is a block diagram showing an example of a circuit for determining a halftone dot area, FIG. 37 is a diagram showing six blocks (areas), FIGS. 38, 39
The figure is a timing chart of the halftone dot area determination circuit. 71... Y direction delay circuit, 72... X direction delay circuit, 73... White level detection circuit, 74... Black level detection circuit, 75... Pattern matching circuit, 76...
. . . Halftone block detection circuit (1), 77 . . . Halftone block detection circuit (2), 78 . . . Halftone area detection circuit. Figure Figure (b) / 1 bit shift (X2) d ~ Watch station me~ Figure Dc + --------Ds+ DP-z --- Figure 72 Figure Pb Figure ≠j Ding-choguchi Tt-1 75th section Input picture 1 Elephant 2 I α1 Ihi Back part 4 J degree box Σ 20 Figure L Figure 20 Ward diagram 22 Figure 23
Claims (1)
情報との濃度情報の差が、予め定められた値以上である
か否かを判別する複数の濃度差検出手段と、この複数の
濃度検出手段により得られた検出信号を所定のタイミン
グで選択する選択手段と、この選択手段により選択され
た選択信号を参照し、この選択信号の二次元配列パター
ンと予め定められた記録ドットおよび非記録ドット検出
パターンとを比較し、その結果を出力する記録ドットお
よび非記録ドットの検出手段と、この検出手段の出力に
基づいて入力画像情報が網点パターンか否かを識別する
網点パターン識別手段とを備えたことを特徴とする画像
領域識別装置。a plurality of density difference detection means for determining whether or not a difference in density information between the density information of a pixel of interest and density information of surrounding pixels among input image information is equal to or greater than a predetermined value; a selection means for selecting a detection signal obtained by the means at a predetermined timing; and a selection signal selected by the selection means, and a two-dimensional array pattern of the selection signal and predetermined recorded dots and non-recorded dots. recording dot and non-recording dot detection means for comparing the detected patterns and outputting the results; and halftone pattern identification means for determining whether input image information is a halftone dot pattern based on the output of the detection means. An image area identification device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2118628A JP3033974B2 (en) | 1990-05-10 | 1990-05-10 | Image area identification device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2118628A JP3033974B2 (en) | 1990-05-10 | 1990-05-10 | Image area identification device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0416064A true JPH0416064A (en) | 1992-01-21 |
| JP3033974B2 JP3033974B2 (en) | 2000-04-17 |
Family
ID=14741242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2118628A Expired - Lifetime JP3033974B2 (en) | 1990-05-10 | 1990-05-10 | Image area identification device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3033974B2 (en) |
-
1990
- 1990-05-10 JP JP2118628A patent/JP3033974B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3033974B2 (en) | 2000-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2143102A (en) | Image processing apparatus which discriminates between different image data | |
| JP2617469B2 (en) | Image area identification device | |
| US5351138A (en) | Image area discriminating device | |
| JPH06290300A (en) | Image area identifying device | |
| JPH0416064A (en) | Picture area identification device | |
| JP3073221B2 (en) | Image area identification device | |
| JP3073220B2 (en) | Image area identification device | |
| JP3149137B2 (en) | Image area identification device | |
| JP3073219B2 (en) | Image area identification device | |
| JP3152463B2 (en) | Image area identification device | |
| JP3033973B2 (en) | Image area identification device | |
| JP3169218B2 (en) | Image area identification device | |
| JP3152464B2 (en) | Image area identification device | |
| JP3033978B2 (en) | Image area identification device | |
| JPH0414379A (en) | Picture area identification device | |
| JPH0414380A (en) | Picture area identification device | |
| JPH0443764A (en) | Picture area identification device | |
| JP3736099B2 (en) | Image processing apparatus and image processing method | |
| JPH05110831A (en) | Device and method for identifying picture area | |
| JPH0438074A (en) | Image area identifying device | |
| JPS61157073A (en) | Halftone image reproducing device | |
| JPH0131344B2 (en) | ||
| JPS6052163A (en) | Picture processing device | |
| JPH02193462A (en) | Digital copying machine | |
| JPS63279666A (en) | Picture area discriminating device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |