JPH04157841A - Atm通話路の試験方式 - Google Patents
Atm通話路の試験方式Info
- Publication number
- JPH04157841A JPH04157841A JP2282628A JP28262890A JPH04157841A JP H04157841 A JPH04157841 A JP H04157841A JP 2282628 A JP2282628 A JP 2282628A JP 28262890 A JP28262890 A JP 28262890A JP H04157841 A JPH04157841 A JP H04157841A
- Authority
- JP
- Japan
- Prior art keywords
- test
- input
- highway
- cell
- test cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 119
- 238000004891 communication Methods 0.000 claims abstract description 22
- 238000012544 monitoring process Methods 0.000 claims abstract description 15
- 238000010998 test method Methods 0.000 claims description 7
- 239000000284 extract Substances 0.000 claims description 2
- 210000004027 cell Anatomy 0.000 description 128
- 238000010586 diagram Methods 0.000 description 15
- 101000587313 Homo sapiens Tyrosine-protein kinase Srms Proteins 0.000 description 14
- 102100029654 Tyrosine-protein kinase Srms Human genes 0.000 description 14
- 238000000034 method Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 4
- 238000002553 single reaction monitoring Methods 0.000 description 3
- 238000013426 sirius red morphometry Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 235000018185 Betula X alpestris Nutrition 0.000 description 1
- 235000018212 Betula X uliginosa Nutrition 0.000 description 1
- 102000001332 SRC Human genes 0.000 description 1
- 108060006706 SRC Proteins 0.000 description 1
- 210000005056 cell body Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
MSSR方式のATM交換機の通話路の試験方式に関し
、 CPRの負担が少ないATM通話路の試験を可能とする
ことを目的とし、 複数の入力ハイウェイから入力される各セルを複数の出
力ハイウェイのいずれかに交換接続する多段構成のセル
フルーティングモジュールで構成されるATM通話路の
試験方式において、各入力ハイウェイ毎に設けられ、該
入力ハイウェイから入力したセルが通過し得る全てのセ
ルフルーティングモジュール内のクロスポイントでスイ
ッチ動作が行われるような複数の試験セルであって、該
入力ハイウェイの識別情報と試験セルであることを示す
試験セル識別情報を付加した試験セルを順次発生する試
験セル発生手段と、各出力ハイウェイ毎に設けられ、セ
ルフルーティングモジュールから該出力ハイウェイに出
力されるセルから試験セル識別情報を抽出することによ
り試験セルを抽出し、該抽出された試験セルから入力ハ
イウェイの識別情報を抽出することにより、各入力ハイ
ウェイ毎に、1つの入力ハイウェイから入力したセ=3
− ルが1つの出力ハイウェイに出力されるためにとり得る
セルフルーティングモジュール上のルート数に対応する
所定数の試験セルを検出したが否かを監視する試験セル
監視手段とを有するように構成する。
、 CPRの負担が少ないATM通話路の試験を可能とする
ことを目的とし、 複数の入力ハイウェイから入力される各セルを複数の出
力ハイウェイのいずれかに交換接続する多段構成のセル
フルーティングモジュールで構成されるATM通話路の
試験方式において、各入力ハイウェイ毎に設けられ、該
入力ハイウェイから入力したセルが通過し得る全てのセ
ルフルーティングモジュール内のクロスポイントでスイ
ッチ動作が行われるような複数の試験セルであって、該
入力ハイウェイの識別情報と試験セルであることを示す
試験セル識別情報を付加した試験セルを順次発生する試
験セル発生手段と、各出力ハイウェイ毎に設けられ、セ
ルフルーティングモジュールから該出力ハイウェイに出
力されるセルから試験セル識別情報を抽出することによ
り試験セルを抽出し、該抽出された試験セルから入力ハ
イウェイの識別情報を抽出することにより、各入力ハイ
ウェイ毎に、1つの入力ハイウェイから入力したセ=3
− ルが1つの出力ハイウェイに出力されるためにとり得る
セルフルーティングモジュール上のルート数に対応する
所定数の試験セルを検出したが否かを監視する試験セル
監視手段とを有するように構成する。
[産業上の利用分野]
本発明は、MSSR方弐のA、 T M交換機の通話路
の試験方式に関する。
の試験方式に関する。
〔従来の技術]
A T M (Asynchronous Trans
fer Mode)通信方式は、情報を固定長のブロッ
クに分割し先頭に宛先情報等のヘッダを付加したセルと
呼ばれる単位で通信を行い、その固定長のセルをタイム
スロット多重(時分割多重)で伝送すると共に、各セル
をそのヘッダの内容に基づいてハードウェアで高速に交
換する方式である。この方式は、従来の回線交換(S
T M ;5ynchronous Transfer
Mode)方式に比較して、必要なだけの情報をセル
に載せて伝づ− 送すればよいため、バースト信号等も効率良く伝送する
ことが可能となる。また、ATM方式は、従来のパケッ
ト交換方式に比較して、パケットに相当するセルの交換
をプロセッサによるソフトウェア処理によってではなく
、通話路のスイッチに設けられたハードウェアによって
交換するため、複雑なプロトコルを必要とせずに交換処
理を行えるため、数百メガビット/秒にもおよぶ高速通
信が可能となる。
fer Mode)通信方式は、情報を固定長のブロッ
クに分割し先頭に宛先情報等のヘッダを付加したセルと
呼ばれる単位で通信を行い、その固定長のセルをタイム
スロット多重(時分割多重)で伝送すると共に、各セル
をそのヘッダの内容に基づいてハードウェアで高速に交
換する方式である。この方式は、従来の回線交換(S
T M ;5ynchronous Transfer
Mode)方式に比較して、必要なだけの情報をセル
に載せて伝づ− 送すればよいため、バースト信号等も効率良く伝送する
ことが可能となる。また、ATM方式は、従来のパケッ
ト交換方式に比較して、パケットに相当するセルの交換
をプロセッサによるソフトウェア処理によってではなく
、通話路のスイッチに設けられたハードウェアによって
交換するため、複雑なプロトコルを必要とせずに交換処
理を行えるため、数百メガビット/秒にもおよぶ高速通
信が可能となる。
セルの交換を行うATM交換機においては、SS R(
Self Rooting Module)と呼ばれる
ハードウェア自立のスイッチングモジュールが多段接続
されたM S S R(Multi Stage 5e
lf Rooting Module)と呼ばれるAT
M通話路が用いられる。このMSSRでは、入力ハイウ
ェイからの入力部において、入力されるセルのヘッダに
格納されているVPI(Virtual Path I
dentifier)及びV CI (Virtual
Channel Identifier)と呼ばれる宛
先情報に基づいて、入力したセルをMSSR内のどのル
ートでどの出力ハイウェイに出力すべきかを示すタグ情
報が求められ、そのタグ情報が入力されるセルの先頭部
分(ヘッダの更に前の部分)に付加される。
Self Rooting Module)と呼ばれる
ハードウェア自立のスイッチングモジュールが多段接続
されたM S S R(Multi Stage 5e
lf Rooting Module)と呼ばれるAT
M通話路が用いられる。このMSSRでは、入力ハイウ
ェイからの入力部において、入力されるセルのヘッダに
格納されているVPI(Virtual Path I
dentifier)及びV CI (Virtual
Channel Identifier)と呼ばれる宛
先情報に基づいて、入力したセルをMSSR内のどのル
ートでどの出力ハイウェイに出力すべきかを示すタグ情
報が求められ、そのタグ情報が入力されるセルの先頭部
分(ヘッダの更に前の部分)に付加される。
そして、MSSRを構成する各SSR内の通話路スイッ
チ部分(以下、「クロスポイント」と呼ぶ)は、入線か
ら入力したセルの先頭に付加されたタグ情報に従って自
分がそのセルをスイッチすべきか否かを判別し、スイッ
チすべきであると判別した場合に、そのセルを出線上の
空いているタイムスロットに多重する。このとき、各ク
ロスポイントにおける上述の判別処理及びスイッチング
処理は、ハードウェア自立で行われる。
チ部分(以下、「クロスポイント」と呼ぶ)は、入線か
ら入力したセルの先頭に付加されたタグ情報に従って自
分がそのセルをスイッチすべきか否かを判別し、スイッ
チすべきであると判別した場合に、そのセルを出線上の
空いているタイムスロットに多重する。このとき、各ク
ロスポイントにおける上述の判別処理及びスイッチング
処理は、ハードウェア自立で行われる。
上述の説明から明らかなように、MSSR通話路を構成
する各SSR内の各クロスポイントがタグ情報に基づい
て正常に動作していないと、呼の誤接続、セルの脱落(
廃棄)など、重大な障害が発生する可能性がある。この
ため、MSSR通話路の正常性を確認するための試験が
必ず必要となる。
する各SSR内の各クロスポイントがタグ情報に基づい
て正常に動作していないと、呼の誤接続、セルの脱落(
廃棄)など、重大な障害が発生する可能性がある。この
ため、MSSR通話路の正常性を確認するための試験が
必ず必要となる。
従来のMSSR通話路の試験方式としては、特定の■C
Iが付加された試験用のセルをMSSRに入力させ、M
SSRを構成する各SSR内の各クロスポイントが、試
験セルをスイッチしたことをMSCN情報という信号情
報の形式で交換機を制御する中央処理装置(CPR又は
CC)に通知することにより、正常性の確認を行う試験
方式がある。この方式では、全てのクロスポイントの試
験が行えるように、それぞれのクロスポイントでスイッ
チが行われるようなタグ情報を付加した試験セルを多数
発生させ、試験セルを入力する毎に、各クロスポイント
がスイッチを行ったか否かを判別し、MSCN情報をC
PRに出力する。
Iが付加された試験用のセルをMSSRに入力させ、M
SSRを構成する各SSR内の各クロスポイントが、試
験セルをスイッチしたことをMSCN情報という信号情
報の形式で交換機を制御する中央処理装置(CPR又は
CC)に通知することにより、正常性の確認を行う試験
方式がある。この方式では、全てのクロスポイントの試
験が行えるように、それぞれのクロスポイントでスイッ
チが行われるようなタグ情報を付加した試験セルを多数
発生させ、試験セルを入力する毎に、各クロスポイント
がスイッチを行ったか否かを判別し、MSCN情報をC
PRに出力する。
このように、上記従来例では、試験セルを発生する毎に
CPRがMSSR通話路を構成する各SSR内の各クロ
スポイントからの情報を収集する必要があるが、上述の
ようにその情報量は膨大な量となる。このため、CPR
の負担が大きくなってしまい、交換機の複雑化及びコス
トアップを招いてしまうという問題点を存している。
CPRがMSSR通話路を構成する各SSR内の各クロ
スポイントからの情報を収集する必要があるが、上述の
ようにその情報量は膨大な量となる。このため、CPR
の負担が大きくなってしまい、交換機の複雑化及びコス
トアップを招いてしまうという問題点を存している。
本発明は、CPRの負担が少ないATM通話路の試験を
可蛯とすることを目的とする。
可蛯とすることを目的とする。
第1図(a)は、本発明のブロック図である。本発明は
、#0〜#n−1(nは任意の自然数)の複数の入力ハ
イウェイ102から入力される各セルを、#0〜#mm
−1(は任意の自然数)の複数の出力ハイウェイ103
のいずれかに交換接続する多段構成のセルフルーティン
グモジュール101で構成されるATM通話路を前提と
する。
、#0〜#n−1(nは任意の自然数)の複数の入力ハ
イウェイ102から入力される各セルを、#0〜#mm
−1(は任意の自然数)の複数の出力ハイウェイ103
のいずれかに交換接続する多段構成のセルフルーティン
グモジュール101で構成されるATM通話路を前提と
する。
そして、まず、各入力ハイウェイ102毎に設けられ、
該入力ハイウェイから入力したセルが通過し得る全ての
セルフルーティングモジュール内のクロスポイントでス
イッチ動作が行われるような複数の試験セルであって、
該入力ハイウェイの識別情報107と試験セルであるこ
とを示す試験セル識別情報108を付加した試験セル1
06を順次発生する試験セル発生手段104を有する。
該入力ハイウェイから入力したセルが通過し得る全ての
セルフルーティングモジュール内のクロスポイントでス
イッチ動作が行われるような複数の試験セルであって、
該入力ハイウェイの識別情報107と試験セルであるこ
とを示す試験セル識別情報108を付加した試験セル1
06を順次発生する試験セル発生手段104を有する。
同手段は、例えばバーチ中ルバス識別子又はバー一8=
チセルチャネル識別子をタグ情報に変換するバーチャル
チャネルコンバータ内に設けられ、同手段で発生される
複数の試験セル106には、第1図(ハ)のように、セ
ルの先頭のタグ部109に、入力ハイウェイ102から
入力したセルが通過し得る全てのセルフルーティングモ
ジュール内のクロスポイントでスイッチ動作が行われる
ようなタグ情報110が付加される。そして、前述の入
力ハイウェイの識別情報107及び試験セル識別情報1
08は、例えば第1図(b)のように、試験セル1゜6
の先頭のタグ部109内の空き領域に付加される。
チャネルコンバータ内に設けられ、同手段で発生される
複数の試験セル106には、第1図(ハ)のように、セ
ルの先頭のタグ部109に、入力ハイウェイ102から
入力したセルが通過し得る全てのセルフルーティングモ
ジュール内のクロスポイントでスイッチ動作が行われる
ようなタグ情報110が付加される。そして、前述の入
力ハイウェイの識別情報107及び試験セル識別情報1
08は、例えば第1図(b)のように、試験セル1゜6
の先頭のタグ部109内の空き領域に付加される。
次に、各出力ハイウエイ毎102毎に設けられ、セルフ
ルーティングモジュール ハイウェイに出力されるセルから試験セル識別情報10
8を抽出することにより試験セル106を抽出し、該抽
出された試験セルから入力ハイウェイの識別情報107
を抽出することにより、各入力ハイウェイ102毎に、
1つの入力ハイウェイから入力したセルが1つの出力ハ
イウェイに出力されるためにとり得るセルフルーティン
グモジュール101上のルート数に対応する所定数の試
験セル106を検出したか否かを監視する試験セル監視
手段105を有する。同手段は、例えば試験セル発生手
段104が試験セルの発生を開始した後、所定時間内に
各入力ハイウェイ毎の所定数の試験セルを検出したか否
かを監視することにより、セルフルーティングモジュー
ル101のtJ、M、 ’i: 行う。
ルーティングモジュール ハイウェイに出力されるセルから試験セル識別情報10
8を抽出することにより試験セル106を抽出し、該抽
出された試験セルから入力ハイウェイの識別情報107
を抽出することにより、各入力ハイウェイ102毎に、
1つの入力ハイウェイから入力したセルが1つの出力ハ
イウェイに出力されるためにとり得るセルフルーティン
グモジュール101上のルート数に対応する所定数の試
験セル106を検出したか否かを監視する試験セル監視
手段105を有する。同手段は、例えば試験セル発生手
段104が試験セルの発生を開始した後、所定時間内に
各入力ハイウェイ毎の所定数の試験セルを検出したか否
かを監視することにより、セルフルーティングモジュー
ル101のtJ、M、 ’i: 行う。
〔作 用]
セルフルーティングモジュール101において、1つの
入力ハイウェイ102から入力したセルが1つの出力ハ
イウェイ103に出力されるモジューウ内のルート数は
、モジュールの構成が固定であれば所定の数になる。そ
こで、本発明では、各入力ハイウェイ104上の試験セ
ル発生手段104から、全ルートを通るような試験セル
106を発生し、各試験セル106には、そのセルがど
の入力ハイウェイ102から発生されたかを示す入力ハ
イウェイの識別情報107を付加する。そして、各出力
ハイウェイ103上の試験セル監視手段105において
、試験セル識別情報1o8によって試験セルであると判
別された試験セル106に付加されている入力ハイウェ
イの識別情報1゜7を判別することにより、例えば試験
セルの発生開始から一定時間内に、各入力ハイウェイ1
02に対応する試験セル106を所定数検出したか否か
を監視することにより、ATM通話路(セルフルーティ
ングモジュール)の試験を行う。
入力ハイウェイ102から入力したセルが1つの出力ハ
イウェイ103に出力されるモジューウ内のルート数は
、モジュールの構成が固定であれば所定の数になる。そ
こで、本発明では、各入力ハイウェイ104上の試験セ
ル発生手段104から、全ルートを通るような試験セル
106を発生し、各試験セル106には、そのセルがど
の入力ハイウェイ102から発生されたかを示す入力ハ
イウェイの識別情報107を付加する。そして、各出力
ハイウェイ103上の試験セル監視手段105において
、試験セル識別情報1o8によって試験セルであると判
別された試験セル106に付加されている入力ハイウェ
イの識別情報1゜7を判別することにより、例えば試験
セルの発生開始から一定時間内に、各入力ハイウェイ1
02に対応する試験セル106を所定数検出したか否か
を監視することにより、ATM通話路(セルフルーティ
ングモジュール)の試験を行う。
このように、本発明では、セルフルーティングモジュー
ル内の各クロスポイントから、試験セルをスイッチした
か否かの情報を収集する必要がなく、単に、各入力ハイ
ウェイ毎の試験セル数を計数するだけで、簡単に通話路
の試験を行うことができる。
ル内の各クロスポイントから、試験セルをスイッチした
か否かの情報を収集する必要がなく、単に、各入力ハイ
ウェイ毎の試験セル数を計数するだけで、簡単に通話路
の試験を行うことができる。
〔実 施 例]
以下、図面を参照しながら本発明の実施例につき詳細に
説明する。
説明する。
−11=
第2図は、本発明によるATM交換機の全体構成図であ
る。
る。
MSSR201は、#0〜#3の4本の入力ハイウェイ
204から入力する各セルを交換し、#0〜#3の4本
の出力ハイウェイ205に出力する。なお、ハイウェイ
の数は、4本に限られるものではない。
204から入力する各セルを交換し、#0〜#3の4本
の出力ハイウェイ205に出力する。なお、ハイウェイ
の数は、4本に限られるものではない。
MSSR201は、インタフェース装置(CPIP)2
02を介して接続される中央処理装置(CPR)203
によって制御される。これに加えて、#0〜#3の各出
力ハイウェイ205に接続される#0〜#3の試験セル
監視装置(TCC)206は、それぞれ試験セル発生時
(後述する)に各出力ハイウェイ205にどの入力ハイ
ウェイ204からいくつの試験セルが出力されたかを検
出し、信号線207を介して、CPR203に通知する
。
02を介して接続される中央処理装置(CPR)203
によって制御される。これに加えて、#0〜#3の各出
力ハイウェイ205に接続される#0〜#3の試験セル
監視装置(TCC)206は、それぞれ試験セル発生時
(後述する)に各出力ハイウェイ205にどの入力ハイ
ウェイ204からいくつの試験セルが出力されたかを検
出し、信号線207を介して、CPR203に通知する
。
次に、第3図は、第2図のMSSR201の構成図であ
る。
る。
同図の破線301内の301−1−1と301−1−2
.301−2−1と301−2−2及び301−3−1
と301−3−2で示されるよう=13− に、#0と#1の2本の入線を#0と#1の2本の出線
にスイッチするSRMと呼ばれるスイッチングモジュー
ルが、入力ハイウェイ側から出力ハイウェイ側に向かっ
て2列×3段に接続された構成を有する。そして、#0
〜#3の各入力ハイウェイ204から第1段目の5SR
301−1−1と301−1−2への入口部分に、#0
〜#3のV CC(VtrtualChannel C
onvertor) 302が設けられる。■CCの機
能については後述する。
.301−2−1と301−2−2及び301−3−1
と301−3−2で示されるよう=13− に、#0と#1の2本の入線を#0と#1の2本の出線
にスイッチするSRMと呼ばれるスイッチングモジュー
ルが、入力ハイウェイ側から出力ハイウェイ側に向かっ
て2列×3段に接続された構成を有する。そして、#0
〜#3の各入力ハイウェイ204から第1段目の5SR
301−1−1と301−1−2への入口部分に、#0
〜#3のV CC(VtrtualChannel C
onvertor) 302が設けられる。■CCの機
能については後述する。
次に、第4図は、第3図のSRM301−1−1〜30
1−3−2の共通の構成図である。
1−3−2の共通の構成図である。
同図のように、SRMは、#0と#1の2本の入線40
1を#0と#1の2本の出線402にスイッチするモジ
ュールである。#0の入線401から入力するセルは、
クロスポイントCOD及びCIOでそれぞれ#0又は#
1の出線402に選択的に出力され、#1の入線401
から入力するセルは、クロスポイントC81及びC11
でそれぞれ#0又は#1の出線402に選択的に出力さ
れる。各クロスポイントの構成については後述する。
1を#0と#1の2本の出線402にスイッチするモジ
ュールである。#0の入線401から入力するセルは、
クロスポイントCOD及びCIOでそれぞれ#0又は#
1の出線402に選択的に出力され、#1の入線401
から入力するセルは、クロスポイントC81及びC11
でそれぞれ#0又は#1の出線402に選択的に出力さ
れる。各クロスポイントの構成については後述する。
第5図は、第3図の#O〜#3のVCC302の共通の
構成図である。
構成図である。
VPI/VCI検出部501は、#0〜#3の入力ハイ
ウェイ204より入力するセルのヘッダ部のV P I
(Virtual Path Ic1entifie
r) 、V C1(Virtual Channel
Identifier)を検出する。テーブル読出制御
部502は、上述の検出されたVPJ、VCIをアドレ
スとしてVPI/VCTテーブル503を参照して、対
応するタグ情報を読み出す。多重部505は、デイレイ
部504で遅延されたセルの先頭部分に、テーブル続出
制御部502で読み出されたタグ情報を付加し出力する
。
ウェイ204より入力するセルのヘッダ部のV P I
(Virtual Path Ic1entifie
r) 、V C1(Virtual Channel
Identifier)を検出する。テーブル読出制御
部502は、上述の検出されたVPJ、VCIをアドレ
スとしてVPI/VCTテーブル503を参照して、対
応するタグ情報を読み出す。多重部505は、デイレイ
部504で遅延されたセルの先頭部分に、テーブル続出
制御部502で読み出されたタグ情報を付加し出力する
。
ここで、VPI/VCIテーブル503に格納されるV
PI、VCIからタグ情報への変換テーブルは、第2図
のCPR203からCPIF202を介して設定される
。試験セル発生装置(TCG506)は、MSSRの試
験を行う場合に、後述する試験セルを発生する。この試
験セルは、多重部505において、入力ハイウェイ20
4上の空いているタイムスロットに多重される。
PI、VCIからタグ情報への変換テーブルは、第2図
のCPR203からCPIF202を介して設定される
。試験セル発生装置(TCG506)は、MSSRの試
験を行う場合に、後述する試験セルを発生する。この試
験セルは、多重部505において、入力ハイウェイ20
4上の空いているタイムスロットに多重される。
第6図は、第5図のクロスポイントCOO% C(II
、CIO及びC目の共通の構成図である。
、CIO及びC目の共通の構成図である。
タグ比較部601は、#0或いは#1の入線401(第
4図参照)から入力するセルの先頭に付加されているタ
グを検出し、自分がスイッチを行うべきか否かを判別す
る。ここでスイッチを行うべきであると判別された場合
、ゲート602がオンにされ、#0又は#工の入線40
1からタグ情報に続いて入力するセル本体がバッファ5
03に受信される。その後、多重部604が、バッファ
603に保持されたセルを、#0又は#1の出線402
(第4図参照)の空いているタイムスロットに多重する
。
4図参照)から入力するセルの先頭に付加されているタ
グを検出し、自分がスイッチを行うべきか否かを判別す
る。ここでスイッチを行うべきであると判別された場合
、ゲート602がオンにされ、#0又は#工の入線40
1からタグ情報に続いて入力するセル本体がバッファ5
03に受信される。その後、多重部604が、バッファ
603に保持されたセルを、#0又は#1の出線402
(第4図参照)の空いているタイムスロットに多重する
。
第7図は、ATMセルの構成図である。第2図の入力ハ
イウェイ204から入力するセルは、実際の通信データ
が格納され48オクテツトのデータ長を有するインフォ
メーション部702と、宛先情報が格納され5オクテツ
トのデータ長を有するヘッダ部701とから構成されて
いる。
イウェイ204から入力するセルは、実際の通信データ
が格納され48オクテツトのデータ長を有するインフォ
メーション部702と、宛先情報が格納され5オクテツ
トのデータ長を有するヘッダ部701とから構成されて
いる。
そして、第3図、第5図のVCC302において、セル
の先頭すなわちヘッダ部701の前にり=15〜 グ部703が付加される。このタグ部703には、本実
施例の場合、それぞれが1ビツトずつの1stクグ70
4.2nc+タグ705及び3rdタグ706が含まれ
る。1stタグ704は、MSSR201内の第1段目
のSRM301−1−1又は301−1〜2(第3図参
照)に入力した自セルが、#Oと#1の出&%402の
うちどちらに出力されるべきかを指示する情報であり、
その値が“°0゛′なら#0の出線402への出力、“
1゛なら#1の出線402への出力を指示する。2nd
クグ705は、MSSR201内の第2段目のSRM3
01−2−1又は301−2−2に入力した自セルが、
第1段目の場合と同様に#0と#1の出線402のうち
どちらに出力されるべきかを指示する情報である。更に
、3rdタグ706は、MSSR201内の第3段目の
SRM301−3−1又は301−3−2に入力した自
セルが、第1段目の場合と同様に#0と#1の出線40
2のうちどちらに出力されるべきかを指示する情報であ
る。
の先頭すなわちヘッダ部701の前にり=15〜 グ部703が付加される。このタグ部703には、本実
施例の場合、それぞれが1ビツトずつの1stクグ70
4.2nc+タグ705及び3rdタグ706が含まれ
る。1stタグ704は、MSSR201内の第1段目
のSRM301−1−1又は301−1〜2(第3図参
照)に入力した自セルが、#Oと#1の出&%402の
うちどちらに出力されるべきかを指示する情報であり、
その値が“°0゛′なら#0の出線402への出力、“
1゛なら#1の出線402への出力を指示する。2nd
クグ705は、MSSR201内の第2段目のSRM3
01−2−1又は301−2−2に入力した自セルが、
第1段目の場合と同様に#0と#1の出線402のうち
どちらに出力されるべきかを指示する情報である。更に
、3rdタグ706は、MSSR201内の第3段目の
SRM301−3−1又は301−3−2に入力した自
セルが、第1段目の場合と同様に#0と#1の出線40
2のうちどちらに出力されるべきかを指示する情報であ
る。
上記タグ情報704〜706による指示に対し、各SR
M内の各クロスポイントC6゜、COI、C1゜及びC
++は、それぞれのタグ比較部6o1 (第6図参照)
において、まず、自分が何段口のSRMに収容されてい
るかによって、1stタグ704.2ndタグ705又
は3rclタグ706のいずれかを参照し、更に自分が
#0の出線402に接続されていれば、上記タグ情報の
値が°“0”の場合にスイッチを行い、“1′の場合に
スイッチを行わない。
M内の各クロスポイントC6゜、COI、C1゜及びC
++は、それぞれのタグ比較部6o1 (第6図参照)
において、まず、自分が何段口のSRMに収容されてい
るかによって、1stタグ704.2ndタグ705又
は3rclタグ706のいずれかを参照し、更に自分が
#0の出線402に接続されていれば、上記タグ情報の
値が°“0”の場合にスイッチを行い、“1′の場合に
スイッチを行わない。
逆に、自分が#1の出線402に接続されていれば、上
記タグ情報の値が°“1パの場合にスイッチを行い、+
10 +1の場合にスイッチを行わない。
記タグ情報の値が°“1パの場合にスイッチを行い、+
10 +1の場合にスイッチを行わない。
今、例えば、第3図の#0の入力ハイウェイ204から
入力したセルに、#0のVCC302において、そのセ
ルのヘッダ部のVPI、VCIに基づいて、タグ情報7
04〜706として°“101゛の値が付加されたとす
る。この場合、MSSR201内の第1段目では、#0
の入力ハイウェイ204からSRM301−1−1の#
0の入線に入力したセルは、同SRM内のクロスポイン
トCoo(第4図参照)でスイッチされ#1の出線に出
力される。
入力したセルに、#0のVCC302において、そのセ
ルのヘッダ部のVPI、VCIに基づいて、タグ情報7
04〜706として°“101゛の値が付加されたとす
る。この場合、MSSR201内の第1段目では、#0
の入力ハイウェイ204からSRM301−1−1の#
0の入線に入力したセルは、同SRM内のクロスポイン
トCoo(第4図参照)でスイッチされ#1の出線に出
力される。
第2段目では、上記セルはSRM301−2’−2の#
0の入線に入力し一同SRM内のクロスポイントcoo
でスイッチされ#0の出線に出力される。そして、第3
段目では、上記セルはSRM30’l−3−1の#1の
入線に入力し、同SRM内のクロスポイントCI+でス
イッチされ#1の出線に出力される。この結果、#0の
入力ハイウェイ204に入力したセルは、MSSR20
1での交換動作によって、#1の出力ハイウェイ205
に出力される。
0の入線に入力し一同SRM内のクロスポイントcoo
でスイッチされ#0の出線に出力される。そして、第3
段目では、上記セルはSRM30’l−3−1の#1の
入線に入力し、同SRM内のクロスポイントCI+でス
イッチされ#1の出線に出力される。この結果、#0の
入力ハイウェイ204に入力したセルは、MSSR20
1での交換動作によって、#1の出力ハイウェイ205
に出力される。
次に、第2図のMSSR201の試験を行う場合には、
#0〜#3の各入力ハイウェイ204に接続される#0
〜#3のVCC302のそれぞれにおいて、TeO20
6が、第8図に示されるような1stタグ704.2n
dタグ705及び3rdタグ706が付加された第1〜
第8の8種類の試験セルを順次発生し、各入力ハイウェ
イ204に多重する。これと同時に、各試験セルのタグ
部703には、第7図に示されるように、そのセルが試
験セルであることを示すフラグ情報(TCA)70Bが
付加されると共に、その試験セルが#0〜#3のうち何
番の入力ハイウェイ204において付加されたかを示す
入力ハイウェイナンバー(I)IN)707が付加され
る。なお、試験セルにおいては、ヘッダ部701及びイ
ンフォメーション部702(第7図参照)は、空の情報
となり意味をなさない。
#0〜#3の各入力ハイウェイ204に接続される#0
〜#3のVCC302のそれぞれにおいて、TeO20
6が、第8図に示されるような1stタグ704.2n
dタグ705及び3rdタグ706が付加された第1〜
第8の8種類の試験セルを順次発生し、各入力ハイウェ
イ204に多重する。これと同時に、各試験セルのタグ
部703には、第7図に示されるように、そのセルが試
験セルであることを示すフラグ情報(TCA)70Bが
付加されると共に、その試験セルが#0〜#3のうち何
番の入力ハイウェイ204において付加されたかを示す
入力ハイウェイナンバー(I)IN)707が付加され
る。なお、試験セルにおいては、ヘッダ部701及びイ
ンフォメーション部702(第7図参照)は、空の情報
となり意味をなさない。
今、#0〜#3のうち1つの入力ハイウェイ204から
MSSR201に入力したセルは、第3図のように第1
段から第3段の3つのSRMを通過して#O〜#3の出
力ハイウェイ205のいずれかに出力され、第4図のよ
うに1つのSRMについて1本の入線401に対して2
つのクロスポイントが存在し、それらによって選択され
得る出線402は2本ある。従って、#0〜#3のうち
1つの入力ハイウェイ204からMSSR201に入力
したセルが、#0〜#3のいずれかの出力ハイウェイ2
05に出力されるためにとり得るルートは、23=8通
りある。そして、第8図のようなタグ情報が付加された
第1〜第8の8種類の試験セルによって、1本の入力ハ
イウェイ204について、そこから入力したセルが通過
し得る全てのSRM内の全て=19= のクロスポイントにスイッチを行わせることができる。
MSSR201に入力したセルは、第3図のように第1
段から第3段の3つのSRMを通過して#O〜#3の出
力ハイウェイ205のいずれかに出力され、第4図のよ
うに1つのSRMについて1本の入線401に対して2
つのクロスポイントが存在し、それらによって選択され
得る出線402は2本ある。従って、#0〜#3のうち
1つの入力ハイウェイ204からMSSR201に入力
したセルが、#0〜#3のいずれかの出力ハイウェイ2
05に出力されるためにとり得るルートは、23=8通
りある。そして、第8図のようなタグ情報が付加された
第1〜第8の8種類の試験セルによって、1本の入力ハ
イウェイ204について、そこから入力したセルが通過
し得る全てのSRM内の全て=19= のクロスポイントにスイッチを行わせることができる。
上述の各入力ハイウェイ204毎で8個ずつの試験セル
は、#0〜#3の各出力ハイウェイ205上に設けられ
たTCC207(第2図参照)において検出される。第
9図にTCC207の構成を示す。
は、#0〜#3の各出力ハイウェイ205上に設けられ
たTCC207(第2図参照)において検出される。第
9図にTCC207の構成を示す。
今、1つの入力ハイウェイ204から入力したセルが1
つの出力ハイウェイ205に出力されるためにとり得る
MSSR上のルートは2通りある。
つの出力ハイウェイ205に出力されるためにとり得る
MSSR上のルートは2通りある。
例えば、#0の入力ハイウェイ204からSRM301
−1−1 (第3図参照)に入力したセルが#0の出力
ハイウェイ205に出力される場合、SRM301−1
−1→SRM301−2−1→SRM301−3−1と
いうルートと、SR,M2O3−1−1−1−3R01
−1−2−2−3R01−3−1というルートの2通り
がある。他の場合も同様である。従って、MSSR20
1内の全てのSRMのクロスポイントが正常であれば、
1つの出力ハイウェイ205において、1つの入力へ=
20− イウエイ204からの試験セルを必ず2つ検出できるは
ずである。
−1−1 (第3図参照)に入力したセルが#0の出力
ハイウェイ205に出力される場合、SRM301−1
−1→SRM301−2−1→SRM301−3−1と
いうルートと、SR,M2O3−1−1−1−3R01
−1−2−2−3R01−3−1というルートの2通り
がある。他の場合も同様である。従って、MSSR20
1内の全てのSRMのクロスポイントが正常であれば、
1つの出力ハイウェイ205において、1つの入力へ=
20− イウエイ204からの試験セルを必ず2つ検出できるは
ずである。
そこで、まず、VCC302内のTeO206による試
験セルの発生開始前に、#0〜#3の各TCC207内
の#0〜#3の1ビツトのカウンタ902(第9図参照
)がCPR203からの特には図示しないリセット信号
によってリセットされた後、CPR203からCPIF
202を介して#0〜#3の各TCC;506に対して
試験セルの発生指示がなされる。
験セルの発生開始前に、#0〜#3の各TCC207内
の#0〜#3の1ビツトのカウンタ902(第9図参照
)がCPR203からの特には図示しないリセット信号
によってリセットされた後、CPR203からCPIF
202を介して#0〜#3の各TCC;506に対して
試験セルの発生指示がなされる。
これ以後、#0〜#3の各TCC207内の試験セル抽
出部901が、入力するセルのタグ部703のTCA7
08とI IN707を抽出し、TCA708が試験セ
ルであることを示している場合に、IHN707が#0
〜#3のうち何番を示しているかによって、#O〜#3
の1ビツトのカウンタ902のうちいずれかをカウント
アツプする。
出部901が、入力するセルのタグ部703のTCA7
08とI IN707を抽出し、TCA708が試験セ
ルであることを示している場合に、IHN707が#0
〜#3のうち何番を示しているかによって、#O〜#3
の1ビツトのカウンタ902のうちいずれかをカウント
アツプする。
そして、各カウンタ902は、2カウントをカウントす
ると監視結果通知部903にそのカウンタ番号(#0〜
#3のうちいずれか)を通知する。これにより、監視結
果通知部903は、その番号に対応する入力ハイウェイ
204からのセルがスイッチされ得る全てのSRC内の
クロスポイントが正常である旨を、信号線207を介し
てCPR203に通知する。
ると監視結果通知部903にそのカウンタ番号(#0〜
#3のうちいずれか)を通知する。これにより、監視結
果通知部903は、その番号に対応する入力ハイウェイ
204からのセルがスイッチされ得る全てのSRC内の
クロスポイントが正常である旨を、信号線207を介し
てCPR203に通知する。
CPR203は、試験セルの発生指示を発してから一定
時間内に、各入力ハイウェイ204に対応する上記通知
を受信するか否かを監視することにより、MSSR2’
01の試験を行う。
時間内に、各入力ハイウェイ204に対応する上記通知
を受信するか否かを監視することにより、MSSR2’
01の試験を行う。
以上のように、本発明では、試験セルに、その試験セル
がどの入力ハイウェイ204において発生されたかを示
す入力ハイウェイナンバーを付加することにより、各出
力ハイウェイ205において、各入力ハイウェイ204
からの試験セルが所定数検出されたかを監視するだけで
、通話路の試験を行うことができる。
がどの入力ハイウェイ204において発生されたかを示
す入力ハイウェイナンバーを付加することにより、各出
力ハイウェイ205において、各入力ハイウェイ204
からの試験セルが所定数検出されたかを監視するだけで
、通話路の試験を行うことができる。
上述の従来例では、入力ハイウェイ204と出力ハイウ
ェイ205の数がそれぞれ4本ずつで、MSSRが2列
×3段のSRMからなる場合について説明したが、勿論
これに限られるものではない。これらの数が変化した場
合には、各TCG506で発生する試験セルの数や、各
TCC207で検出すべき1つの入力ハイウェイ204
あたりの試験セルの数を変化させれば、容易に対応でき
る。
ェイ205の数がそれぞれ4本ずつで、MSSRが2列
×3段のSRMからなる場合について説明したが、勿論
これに限られるものではない。これらの数が変化した場
合には、各TCG506で発生する試験セルの数や、各
TCC207で検出すべき1つの入力ハイウェイ204
あたりの試験セルの数を変化させれば、容易に対応でき
る。
(発明の効果)
本発明によれば、セルフルーティングモジュール内の各
クロスポイントから、試験セルをスイッチしたか否かの
情報を収集する必要がなく、単に、各入力ハイウェイ毎
の試験セル数を計数するだけで、簡単に通話路の試験を
行うことが可能となる。
クロスポイントから、試験セルをスイッチしたか否かの
情報を収集する必要がなく、単に、各入力ハイウェイ毎
の試験セル数を計数するだけで、簡単に通話路の試験を
行うことが可能となる。
この場合、試験セル発生手段104及び試験セル監視手
段105は、それぞれ入力ハイウェイ102及び出力ハ
イウェイ103の数に対応する数だけ用意すればよく、
かつ、その構成も簡単である。従って、従来例のように
、セルフルーティングモジュール内の全てのクロスポイ
ントに試験セルの検出機構を設けるのに比較して、はる
かに簡単な構成で、通話路の試験を実現できる。
段105は、それぞれ入力ハイウェイ102及び出力ハ
イウェイ103の数に対応する数だけ用意すればよく、
かつ、その構成も簡単である。従って、従来例のように
、セルフルーティングモジュール内の全てのクロスポイ
ントに試験セルの検出機構を設けるのに比較して、はる
かに簡単な構成で、通話路の試験を実現できる。
第1図(a)、(b)は、本発明のブロック図、第2図
は、本発明の実施例の全体構成図、第3図は、MSSR
の構成図、 第4図は、SRMの構成図、 第5図は、VCCの構成図、 第6図は、クロスポイントの構成図、 第7図は、本実施例におけるATMセルの構成図、 第8図は、試験セルに付加されるタグ情報を示した図、 第9図は、TCCの構成図である。 101・・・多段構成のセルフルーティングモジュール
、 102・・・入力ハイウェイ、 103・・・出力ハイウェイ、 104・・・試験セル発生手段、 105・・・試験セル監視手段、 106・・・試験セル、 107・・・入力ハイウェイの識別情報、108・・・
試験セル識別情報、 109・・・タグ部、 110・・・タグ情報。 特許出願人 富士通株式会社 日 心 U′;
ニ ツ RE 。 A 仲 剖 Δ I7′) ハ0 \ 鏝 −層春 −−駕 し ○ 筆ビ、、、 ’
L/囚 r\ 20 区 項 昧 奪 掩 オζ発B月の父覚板゛j・ 第2 0や4本肴戒図 図
は、本発明の実施例の全体構成図、第3図は、MSSR
の構成図、 第4図は、SRMの構成図、 第5図は、VCCの構成図、 第6図は、クロスポイントの構成図、 第7図は、本実施例におけるATMセルの構成図、 第8図は、試験セルに付加されるタグ情報を示した図、 第9図は、TCCの構成図である。 101・・・多段構成のセルフルーティングモジュール
、 102・・・入力ハイウェイ、 103・・・出力ハイウェイ、 104・・・試験セル発生手段、 105・・・試験セル監視手段、 106・・・試験セル、 107・・・入力ハイウェイの識別情報、108・・・
試験セル識別情報、 109・・・タグ部、 110・・・タグ情報。 特許出願人 富士通株式会社 日 心 U′;
ニ ツ RE 。 A 仲 剖 Δ I7′) ハ0 \ 鏝 −層春 −−駕 し ○ 筆ビ、、、 ’
L/囚 r\ 20 区 項 昧 奪 掩 オζ発B月の父覚板゛j・ 第2 0や4本肴戒図 図
Claims (1)
- 【特許請求の範囲】 1)複数の入力ハイウェイ(102)から入力される各
セルを複数の出力ハイウェイ(103)のいずれかに交
換接続する多段構成のセルフルーティングモジュール(
101)で構成されるATM通話路の試験方式において
、 前記各入力ハイウェイ(102)毎に設けられ、該入力
ハイウェイから入力したセルが通過し得る全ての前記セ
ルフルーティングモジュール内のクロスポイントでスイ
ッチ動作が行われるような複数の試験セルであって、該
入力ハイウェイの識別情報(107)と試験セルである
ことを示す試験セル識別情報(108)を付加した試験
セル(106)を順次発生する試験セル発生手段(10
4)と、 前記各出力ハイウェイ毎(102)に設けられ、前記セ
ルフルーティングモジュール(101)から該出力ハイ
ウェイに出力されるセルから前記試験セル識別情報(1
08)を抽出することにより試験セル(106)を抽出
し、該抽出された試験セルから前記入力ハイウェイの識
別情報(107)を抽出することにより、前記各入力ハ
イウェイ(102)毎に、1つの入力ハイウェイから入
力したセルが1つの出力ハイウェイに出力されるために
とり得る前記セルフルーティングモジュール(101)
上のルート数に対応する所定数の試験セル(106)を
検出したか否かを監視する試験セル監視手段(105)
と、を有することを特徴とするATM通話路の試験方式
。 2)前記試験セル発生手段は、バーチャルパス識別子又
はバーチャルチャネル識別子をタグ情報に変換するバー
チャルチャネルコンバータ内に設けられ、該試験セル発
生手段で発生される前記複数の試験セルには、前記入力
ハイウェイから入力したセルが通過し得る全ての前記セ
ルフルーティングモジュール内のクロスポイントでスイ
ッチ動作が行われるようなタグ情報が付加されることを
特徴とする請求項1記載のATM通話路の試験方式。 3)前記試験セル発生手段は、前記入力ハイウェイの識
別情報及び試験セル識別情報を、前記バーチャルチャネ
ルコンバータで前記試験セルに付加される前記タグ情報
を格納する前記試験セルの先頭部に設けられるタグ部の
空き領域に付加することを特徴とする請求項2記載のA
TM交換機の試験方式。 4)前記試験セル監視手段は、前記試験セル発生手段が
前記試験セルの発生を開始した後、所定時間内に前記各
入力ハイウェイ毎の所定数の試験セルを検出したか否か
を監視することにより、前記セルフルーティングモジュ
ールの試験を行うことを特徴とする請求項1項乃至3記
載のATM通話路の試験方式。
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28262890A JP2785850B2 (ja) | 1990-10-20 | 1990-10-20 | Atm通話路の試験方式 |
CA002239920A CA2239920C (en) | 1990-08-27 | 1991-08-26 | Apparatus for testing atm channels |
CA002049910A CA2049910C (en) | 1990-08-27 | 1991-08-26 | Apparatus for testing atm channels |
CA002239924A CA2239924C (en) | 1990-08-27 | 1991-08-26 | Apparatus for testing atm channels |
EP95106656A EP0671832B1 (en) | 1990-08-27 | 1991-08-27 | Apparatus for testing ATM channels |
DE69133461T DE69133461T2 (de) | 1990-08-27 | 1991-08-27 | Gerät zum Testen von ATM-Vermittlungskanälen |
DE69126588T DE69126588T2 (de) | 1990-08-27 | 1991-08-27 | Gerät zum Testen von Kommunikationskanälen |
DE69133462T DE69133462T2 (de) | 1990-08-27 | 1991-08-27 | Gerät zum Testen von ATM-Vermittlungskanälen |
EP91114341A EP0477553B1 (en) | 1990-08-27 | 1991-08-27 | Channel testing apparatus |
EP95106654A EP0674409B1 (en) | 1990-08-27 | 1991-08-27 | Apparatus for testing ATM channels |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28262890A JP2785850B2 (ja) | 1990-10-20 | 1990-10-20 | Atm通話路の試験方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04157841A true JPH04157841A (ja) | 1992-05-29 |
JP2785850B2 JP2785850B2 (ja) | 1998-08-13 |
Family
ID=17654997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28262890A Expired - Fee Related JP2785850B2 (ja) | 1990-08-27 | 1990-10-20 | Atm通話路の試験方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2785850B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04242346A (ja) * | 1991-01-16 | 1992-08-31 | Nec Corp | Atmセル処理装置内データパス監視方式 |
JPH06188918A (ja) * | 1992-12-22 | 1994-07-08 | Nec Corp | パケット交換機 |
JPH06350632A (ja) * | 1993-06-03 | 1994-12-22 | Oki Electric Ind Co Ltd | Atm交換装置におけるヘッダ変換方式 |
-
1990
- 1990-10-20 JP JP28262890A patent/JP2785850B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04242346A (ja) * | 1991-01-16 | 1992-08-31 | Nec Corp | Atmセル処理装置内データパス監視方式 |
JPH06188918A (ja) * | 1992-12-22 | 1994-07-08 | Nec Corp | パケット交換機 |
JPH06350632A (ja) * | 1993-06-03 | 1994-12-22 | Oki Electric Ind Co Ltd | Atm交換装置におけるヘッダ変換方式 |
Also Published As
Publication number | Publication date |
---|---|
JP2785850B2 (ja) | 1998-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0474429B1 (en) | An asynchronous transfer mode switching arrangement providing broadcast transmission | |
US6031838A (en) | ATM switching system | |
US5253251A (en) | Switching system with time-stamped packet distribution input stage and packet sequencing output stage | |
US5313453A (en) | Apparatus for testing ATM channels | |
JP2892689B2 (ja) | パケット通信網およびパケット交換機 | |
US4903260A (en) | Digital circuit-switching and packet-switching network and switching facility therefor | |
Garcia-Haro et al. | ATM shared-memory switching architectures | |
KR970704282A (ko) | 회로 에뮬레이터된 atm 교환기에서 stm셑을 스위칭시키기 위한 스위치 노드 및 방법 | |
US5483521A (en) | Asynchronous transfer mode cell switching system | |
JPH10262020A (ja) | 回線多重化方式 | |
KR950704887A (ko) | 자료 패킷 식별장치 | |
GB2218305A (en) | An asynchronous time division network | |
US5309266A (en) | Photonic switching matrix | |
US6289011B1 (en) | 2n×n multiplexing switch | |
JPH1155283A (ja) | Atm交換機 | |
JPH0346433A (ja) | パケット集線装置、それを用いたネットワーク、及びパケット交換システム | |
US20030012214A1 (en) | Hybrid time switch as a rotator tandem | |
EP0674409B1 (en) | Apparatus for testing ATM channels | |
JPH04157841A (ja) | Atm通話路の試験方式 | |
JP2824483B2 (ja) | Atm交換機におけるスイッチ診断方式 | |
JP3204996B2 (ja) | 非同期時分割多重伝送装置およびスイッチ素子 | |
JPH0494240A (ja) | セル交換装置 | |
JP2770909B2 (ja) | Atm交換機におけるセル順序保存制御装置 | |
JP2690808B2 (ja) | Atm通話路の試験方式 | |
JP3197152B2 (ja) | セル交換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |