JPH04157841A

JPH04157841A - Ａｔｍ通話路の試験方式

Info

Publication number: JPH04157841A
Application number: JP2282628A
Authority: JP
Inventors: Yoshihiro Uchida; 佳宏内田; Yasuhiro Aso; 麻生　泰弘
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-10-20
Filing date: 1990-10-20
Publication date: 1992-05-29
Anticipated expiration: 2013-08-13
Also published as: JP2785850B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　　要〕ＭＳＳＲ方式のＡＴＭ交換機の通話路の試験方式に関し
、ＣＰＲの負担が少ないＡＴＭ通話路の試験を可能とする
ことを目的とし、複数の入力ハイウェイから入力される各セルを複数の出
力ハイウェイのいずれかに交換接続する多段構成のセル
フルーティングモジュールで構成されるＡＴＭ通話路の
試験方式において、各入力ハイウェイ毎に設けられ、該
入力ハイウェイから入力したセルが通過し得る全てのセ
ルフルーティングモジュール内のクロスポイントでスイ
ッチ動作が行われるような複数の試験セルであって、該
入力ハイウェイの識別情報と試験セルであることを示す
試験セル識別情報を付加した試験セルを順次発生する試
験セル発生手段と、各出力ハイウェイ毎に設けられ、セ
ルフルーティングモジュールから該出力ハイウェイに出
力されるセルから試験セル識別情報を抽出することによ
り試験セルを抽出し、該抽出された試験セルから入力ハ
イウェイの識別情報を抽出することにより、各入力ハイ
ウェイ毎に、１つの入力ハイウェイから入力したセ＝３
− ルが１つの出力ハイウェイに出力されるためにとり得る
セルフルーティングモジュール上のルート数に対応する
所定数の試験セルを検出したが否かを監視する試験セル
監視手段とを有するように構成する。

［産業上の利用分野］本発明は、ＭＳＳＲ方弐のＡ、　Ｔ　Ｍ交換機の通話路
の試験方式に関する。

〔従来の技術］Ａ　Ｔ　Ｍ　（Ａｓｙｎｃｈｒｏｎｏｕｓ　Ｔｒａｎｓ
ｆｅｒ　Ｍｏｄｅ）通信方式は、情報を固定長のブロッ
クに分割し先頭に宛先情報等のヘッダを付加したセルと
呼ばれる単位で通信を行い、その固定長のセルをタイム
スロット多重（時分割多重）で伝送すると共に、各セル
をそのヘッダの内容に基づいてハードウェアで高速に交
換する方式である。この方式は、従来の回線交換（Ｓ　
Ｔ　Ｍ　；５ｙｎｃｈｒｏｎｏｕｓ　Ｔｒａｎｓｆｅｒ
　Ｍｏｄｅ）方式に比較して、必要なだけの情報をセル
に載せて伝づ− 送すればよいため、バースト信号等も効率良く伝送する
ことが可能となる。また、ＡＴＭ方式は、従来のパケッ
ト交換方式に比較して、パケットに相当するセルの交換
をプロセッサによるソフトウェア処理によってではなく
、通話路のスイッチに設けられたハードウェアによって
交換するため、複雑なプロトコルを必要とせずに交換処
理を行えるため、数百メガビット／秒にもおよぶ高速通
信が可能となる。

セルの交換を行うＡＴＭ交換機においては、ＳＳ　Ｒ（
Ｓｅｌｆ　Ｒｏｏｔｉｎｇ　Ｍｏｄｕｌｅ）と呼ばれる
ハードウェア自立のスイッチングモジュールが多段接続
されたＭ　Ｓ　Ｓ　Ｒ（Ｍｕｌｔｉ　Ｓｔａｇｅ　５ｅ
ｌｆ　Ｒｏｏｔｉｎｇ　Ｍｏｄｕｌｅ）と呼ばれるＡＴ
Ｍ通話路が用いられる。このＭＳＳＲでは、入力ハイウ
ェイからの入力部において、入力されるセルのヘッダに
格納されているＶＰＩ（Ｖｉｒｔｕａｌ　Ｐａｔｈ　Ｉ
ｄｅｎｔｉｆｉｅｒ）及びＶ　ＣＩ　（Ｖｉｒｔｕａｌ
Ｃｈａｎｎｅｌ　Ｉｄｅｎｔｉｆｉｅｒ）と呼ばれる宛
先情報に基づいて、入力したセルをＭＳＳＲ内のどのル
ートでどの出力ハイウェイに出力すべきかを示すタグ情
報が求められ、そのタグ情報が入力されるセルの先頭部
分（ヘッダの更に前の部分）に付加される。

そして、ＭＳＳＲを構成する各ＳＳＲ内の通話路スイッ
チ部分（以下、「クロスポイント」と呼ぶ）は、入線か
ら入力したセルの先頭に付加されたタグ情報に従って自
分がそのセルをスイッチすべきか否かを判別し、スイッ
チすべきであると判別した場合に、そのセルを出線上の
空いているタイムスロットに多重する。このとき、各ク
ロスポイントにおける上述の判別処理及びスイッチング
処理は、ハードウェア自立で行われる。

上述の説明から明らかなように、ＭＳＳＲ通話路を構成
する各ＳＳＲ内の各クロスポイントがタグ情報に基づい
て正常に動作していないと、呼の誤接続、セルの脱落（
廃棄）など、重大な障害が発生する可能性がある。この
ため、ＭＳＳＲ通話路の正常性を確認するための試験が
必ず必要となる。

従来のＭＳＳＲ通話路の試験方式としては、特定の■Ｃ
Ｉが付加された試験用のセルをＭＳＳＲに入力させ、Ｍ
ＳＳＲを構成する各ＳＳＲ内の各クロスポイントが、試
験セルをスイッチしたことをＭＳＣＮ情報という信号情
報の形式で交換機を制御する中央処理装置（ＣＰＲ又は
ＣＣ）に通知することにより、正常性の確認を行う試験
方式がある。この方式では、全てのクロスポイントの試
験が行えるように、それぞれのクロスポイントでスイッ
チが行われるようなタグ情報を付加した試験セルを多数
発生させ、試験セルを入力する毎に、各クロスポイント
がスイッチを行ったか否かを判別し、ＭＳＣＮ情報をＣ
ＰＲに出力する。

〔発明が解決しようとする課題〕

このように、上記従来例では、試験セルを発生する毎に
ＣＰＲがＭＳＳＲ通話路を構成する各ＳＳＲ内の各クロ
スポイントからの情報を収集する必要があるが、上述の
ようにその情報量は膨大な量となる。このため、ＣＰＲ
の負担が大きくなってしまい、交換機の複雑化及びコス
トアップを招いてしまうという問題点を存している。

本発明は、ＣＰＲの負担が少ないＡＴＭ通話路の試験を
可蛯とすることを目的とする。

〔課題を解決するための手段〕

第１図（ａ）は、本発明のブロック図である。本発明は
、＃０〜＃ｎ−１（ｎは任意の自然数）の複数の入力ハ
イウェイ１０２から入力される各セルを、＃０〜＃ｍｍ
−１（は任意の自然数）の複数の出力ハイウェイ１０３
のいずれかに交換接続する多段構成のセルフルーティン
グモジュール１０１で構成されるＡＴＭ通話路を前提と
する。

そして、まず、各入力ハイウェイ１０２毎に設けられ、
該入力ハイウェイから入力したセルが通過し得る全ての
セルフルーティングモジュール内のクロスポイントでス
イッチ動作が行われるような複数の試験セルであって、
該入力ハイウェイの識別情報１０７と試験セルであるこ
とを示す試験セル識別情報１０８を付加した試験セル１
０６を順次発生する試験セル発生手段１０４を有する。

同手段は、例えばバーチ中ルバス識別子又はバー一８＝チセルチャネル識別子をタグ情報に変換するバーチャル
チャネルコンバータ内に設けられ、同手段で発生される
複数の試験セル１０６には、第１図（ハ）のように、セ
ルの先頭のタグ部１０９に、入力ハイウェイ１０２から
入力したセルが通過し得る全てのセルフルーティングモ
ジュール内のクロスポイントでスイッチ動作が行われる
ようなタグ情報１１０が付加される。そして、前述の入
力ハイウェイの識別情報１０７及び試験セル識別情報１
０８は、例えば第１図（ｂ）のように、試験セル１゜６
の先頭のタグ部１０９内の空き領域に付加される。

次に、各出力ハイウエイ毎１０２毎に設けられ、セルフ
ルーティングモジュールハイウェイに出力されるセルから試験セル識別情報１０
８を抽出することにより試験セル１０６を抽出し、該抽
出された試験セルから入力ハイウェイの識別情報１０７
を抽出することにより、各入力ハイウェイ１０２毎に、
１つの入力ハイウェイから入力したセルが１つの出力ハ
イウェイに出力されるためにとり得るセルフルーティン
グモジュール１０１上のルート数に対応する所定数の試
験セル１０６を検出したか否かを監視する試験セル監視
手段１０５を有する。同手段は、例えば試験セル発生手
段１０４が試験セルの発生を開始した後、所定時間内に
各入力ハイウェイ毎の所定数の試験セルを検出したか否
かを監視することにより、セルフルーティングモジュー
ル１０１のｔＪ、Ｍ、　’ｉ：　行う。

〔作　　　用］セルフルーティングモジュール１０１において、１つの
入力ハイウェイ１０２から入力したセルが１つの出力ハ
イウェイ１０３に出力されるモジューウ内のルート数は
、モジュールの構成が固定であれば所定の数になる。そ
こで、本発明では、各入力ハイウェイ１０４上の試験セ
ル発生手段１０４から、全ルートを通るような試験セル
１０６を発生し、各試験セル１０６には、そのセルがど
の入力ハイウェイ１０２から発生されたかを示す入力ハ
イウェイの識別情報１０７を付加する。そして、各出力
ハイウェイ１０３上の試験セル監視手段１０５において
、試験セル識別情報１ｏ８によって試験セルであると判
別された試験セル１０６に付加されている入力ハイウェ
イの識別情報１゜７を判別することにより、例えば試験
セルの発生開始から一定時間内に、各入力ハイウェイ１
０２に対応する試験セル１０６を所定数検出したか否か
を監視することにより、ＡＴＭ通話路（セルフルーティ
ングモジュール）の試験を行う。

このように、本発明では、セルフルーティングモジュー
ル内の各クロスポイントから、試験セルをスイッチした
か否かの情報を収集する必要がなく、単に、各入力ハイ
ウェイ毎の試験セル数を計数するだけで、簡単に通話路
の試験を行うことができる。

〔実　　施　　例］以下、図面を参照しながら本発明の実施例につき詳細に
説明する。

−１１＝第２図は、本発明によるＡＴＭ交換機の全体構成図であ
る。

ＭＳＳＲ２０１は、＃０〜＃３の４本の入力ハイウェイ
２０４から入力する各セルを交換し、＃０〜＃３の４本
の出力ハイウェイ２０５に出力する。なお、ハイウェイ
の数は、４本に限られるものではない。

ＭＳＳＲ２０１は、インタフェース装置（ＣＰＩＰ）２
０２を介して接続される中央処理装置（ＣＰＲ）２０３
によって制御される。これに加えて、＃０〜＃３の各出
力ハイウェイ２０５に接続される＃０〜＃３の試験セル
監視装置（ＴＣＣ）２０６は、それぞれ試験セル発生時
（後述する）に各出力ハイウェイ２０５にどの入力ハイ
ウェイ２０４からいくつの試験セルが出力されたかを検
出し、信号線２０７を介して、ＣＰＲ２０３に通知する
。

次に、第３図は、第２図のＭＳＳＲ２０１の構成図であ
る。

同図の破線３０１内の３０１−１−１と３０１−１−２
．３０１−２−１と３０１−２−２及び３０１−３−１
と３０１−３−２で示されるよう＝１３− に、＃０と＃１の２本の入線を＃０と＃１の２本の出線
にスイッチするＳＲＭと呼ばれるスイッチングモジュー
ルが、入力ハイウェイ側から出力ハイウェイ側に向かっ
て２列×３段に接続された構成を有する。そして、＃０
〜＃３の各入力ハイウェイ２０４から第１段目の５ＳＲ
３０１−１−１と３０１−１−２への入口部分に、＃０
〜＃３のＶ　ＣＣ（ＶｔｒｔｕａｌＣｈａｎｎｅｌ　Ｃ
ｏｎｖｅｒｔｏｒ）　３０２が設けられる。■ＣＣの機
能については後述する。

次に、第４図は、第３図のＳＲＭ３０１−１−１〜３０
１−３−２の共通の構成図である。

同図のように、ＳＲＭは、＃０と＃１の２本の入線４０
１を＃０と＃１の２本の出線４０２にスイッチするモジ
ュールである。＃０の入線４０１から入力するセルは、
クロスポイントＣＯＤ及びＣＩＯでそれぞれ＃０又は＃
１の出線４０２に選択的に出力され、＃１の入線４０１
から入力するセルは、クロスポイントＣ８１及びＣ１１
でそれぞれ＃０又は＃１の出線４０２に選択的に出力さ
れる。各クロスポイントの構成については後述する。

第５図は、第３図の＃Ｏ〜＃３のＶＣＣ３０２の共通の
構成図である。

ＶＰＩ／ＶＣＩ検出部５０１は、＃０〜＃３の入力ハイ
ウェイ２０４より入力するセルのヘッダ部のＶ　Ｐ　Ｉ
　（Ｖｉｒｔｕａｌ　Ｐａｔｈ　Ｉｃ１ｅｎｔｉｆｉｅ
ｒ）　、Ｖ　Ｃ１（Ｖｉｒｔｕａｌ　Ｃｈａｎｎｅｌ　
Ｉｄｅｎｔｉｆｉｅｒ）を検出する。テーブル読出制御
部５０２は、上述の検出されたＶＰＪ、ＶＣＩをアドレ
スとしてＶＰＩ／ＶＣＴテーブル５０３を参照して、対
応するタグ情報を読み出す。多重部５０５は、デイレイ
部５０４で遅延されたセルの先頭部分に、テーブル続出
制御部５０２で読み出されたタグ情報を付加し出力する
。

ここで、ＶＰＩ／ＶＣＩテーブル５０３に格納されるＶ
ＰＩ、ＶＣＩからタグ情報への変換テーブルは、第２図
のＣＰＲ２０３からＣＰＩＦ２０２を介して設定される
。試験セル発生装置（ＴＣＧ５０６）は、ＭＳＳＲの試
験を行う場合に、後述する試験セルを発生する。この試
験セルは、多重部５０５において、入力ハイウェイ２０
４上の空いているタイムスロットに多重される。

第６図は、第５図のクロスポイントＣＯＯ％　Ｃ（ＩＩ
、ＣＩＯ及びＣ目の共通の構成図である。

タグ比較部６０１は、＃０或いは＃１の入線４０１（第
４図参照）から入力するセルの先頭に付加されているタ
グを検出し、自分がスイッチを行うべきか否かを判別す
る。ここでスイッチを行うべきであると判別された場合
、ゲート６０２がオンにされ、＃０又は＃工の入線４０
１からタグ情報に続いて入力するセル本体がバッファ５
０３に受信される。その後、多重部６０４が、バッファ
６０３に保持されたセルを、＃０又は＃１の出線４０２
（第４図参照）の空いているタイムスロットに多重する
。

第７図は、ＡＴＭセルの構成図である。第２図の入力ハ
イウェイ２０４から入力するセルは、実際の通信データ
が格納され４８オクテツトのデータ長を有するインフォ
メーション部７０２と、宛先情報が格納され５オクテツ
トのデータ長を有するヘッダ部７０１とから構成されて
いる。

そして、第３図、第５図のＶＣＣ３０２において、セル
の先頭すなわちヘッダ部７０１の前にり＝１５〜グ部７０３が付加される。このタグ部７０３には、本実
施例の場合、それぞれが１ビツトずつの１ｓｔクグ７０
４．２ｎｃ＋タグ７０５及び３ｒｄタグ７０６が含まれ
る。１ｓｔタグ７０４は、ＭＳＳＲ２０１内の第１段目
のＳＲＭ３０１−１−１又は３０１−１〜２（第３図参
照）に入力した自セルが、＃Ｏと＃１の出＆％４０２の
うちどちらに出力されるべきかを指示する情報であり、
その値が“°０゛′なら＃０の出線４０２への出力、“
１゛なら＃１の出線４０２への出力を指示する。２ｎｄ
クグ７０５は、ＭＳＳＲ２０１内の第２段目のＳＲＭ３
０１−２−１又は３０１−２−２に入力した自セルが、
第１段目の場合と同様に＃０と＃１の出線４０２のうち
どちらに出力されるべきかを指示する情報である。更に
、３ｒｄタグ７０６は、ＭＳＳＲ２０１内の第３段目の
ＳＲＭ３０１−３−１又は３０１−３−２に入力した自
セルが、第１段目の場合と同様に＃０と＃１の出線４０
２のうちどちらに出力されるべきかを指示する情報であ
る。

上記タグ情報７０４〜７０６による指示に対し、各ＳＲ
Ｍ内の各クロスポイントＣ６゜、ＣＯＩ、Ｃ１゜及びＣ
＋＋は、それぞれのタグ比較部６ｏ１　（第６図参照）
において、まず、自分が何段口のＳＲＭに収容されてい
るかによって、１ｓｔタグ７０４．２ｎｄタグ７０５又
は３ｒｃｌタグ７０６のいずれかを参照し、更に自分が
＃０の出線４０２に接続されていれば、上記タグ情報の
値が°“０”の場合にスイッチを行い、“１′の場合に
スイッチを行わない。

逆に、自分が＃１の出線４０２に接続されていれば、上
記タグ情報の値が°“１パの場合にスイッチを行い、＋
１０　＋１の場合にスイッチを行わない。

今、例えば、第３図の＃０の入力ハイウェイ２０４から
入力したセルに、＃０のＶＣＣ３０２において、そのセ
ルのヘッダ部のＶＰＩ、ＶＣＩに基づいて、タグ情報７
０４〜７０６として°“１０１゛の値が付加されたとす
る。この場合、ＭＳＳＲ２０１内の第１段目では、＃０
の入力ハイウェイ２０４からＳＲＭ３０１−１−１の＃
０の入線に入力したセルは、同ＳＲＭ内のクロスポイン
トＣｏｏ（第４図参照）でスイッチされ＃１の出線に出
力される。

第２段目では、上記セルはＳＲＭ３０１−２’−２の＃
０の入線に入力し一同ＳＲＭ内のクロスポイントｃｏｏ
でスイッチされ＃０の出線に出力される。そして、第３
段目では、上記セルはＳＲＭ３０’ｌ−３−１の＃１の
入線に入力し、同ＳＲＭ内のクロスポイントＣＩ＋でス
イッチされ＃１の出線に出力される。この結果、＃０の
入力ハイウェイ２０４に入力したセルは、ＭＳＳＲ２０
１での交換動作によって、＃１の出力ハイウェイ２０５
に出力される。

次に、第２図のＭＳＳＲ２０１の試験を行う場合には、
＃０〜＃３の各入力ハイウェイ２０４に接続される＃０
〜＃３のＶＣＣ３０２のそれぞれにおいて、ＴｅＯ２０
６が、第８図に示されるような１ｓｔタグ７０４．２ｎ
ｄタグ７０５及び３ｒｄタグ７０６が付加された第１〜
第８の８種類の試験セルを順次発生し、各入力ハイウェ
イ２０４に多重する。これと同時に、各試験セルのタグ
部７０３には、第７図に示されるように、そのセルが試
験セルであることを示すフラグ情報（ＴＣＡ）７０Ｂが
付加されると共に、その試験セルが＃０〜＃３のうち何
番の入力ハイウェイ２０４において付加されたかを示す
入力ハイウェイナンバー（Ｉ）ＩＮ）７０７が付加され
る。なお、試験セルにおいては、ヘッダ部７０１及びイ
ンフォメーション部７０２（第７図参照）は、空の情報
となり意味をなさない。

今、＃０〜＃３のうち１つの入力ハイウェイ２０４から
ＭＳＳＲ２０１に入力したセルは、第３図のように第１
段から第３段の３つのＳＲＭを通過して＃Ｏ〜＃３の出
力ハイウェイ２０５のいずれかに出力され、第４図のよ
うに１つのＳＲＭについて１本の入線４０１に対して２
つのクロスポイントが存在し、それらによって選択され
得る出線４０２は２本ある。従って、＃０〜＃３のうち
１つの入力ハイウェイ２０４からＭＳＳＲ２０１に入力
したセルが、＃０〜＃３のいずれかの出力ハイウェイ２
０５に出力されるためにとり得るルートは、２３＝８通
りある。そして、第８図のようなタグ情報が付加された
第１〜第８の８種類の試験セルによって、１本の入力ハ
イウェイ２０４について、そこから入力したセルが通過
し得る全てのＳＲＭ内の全て＝１９＝のクロスポイントにスイッチを行わせることができる。

上述の各入力ハイウェイ２０４毎で８個ずつの試験セル
は、＃０〜＃３の各出力ハイウェイ２０５上に設けられ
たＴＣＣ２０７（第２図参照）において検出される。第
９図にＴＣＣ２０７の構成を示す。

今、１つの入力ハイウェイ２０４から入力したセルが１
つの出力ハイウェイ２０５に出力されるためにとり得る
ＭＳＳＲ上のルートは２通りある。

例えば、＃０の入力ハイウェイ２０４からＳＲＭ３０１
−１−１　（第３図参照）に入力したセルが＃０の出力
ハイウェイ２０５に出力される場合、ＳＲＭ３０１−１
−１→ＳＲＭ３０１−２−１→ＳＲＭ３０１−３−１と
いうルートと、ＳＲ，Ｍ２Ｏ３−１−１−１−３Ｒ０１
−１−２−２−３Ｒ０１−３−１というルートの２通り
がある。他の場合も同様である。従って、ＭＳＳＲ２０
１内の全てのＳＲＭのクロスポイントが正常であれば、
１つの出力ハイウェイ２０５において、１つの入力へ＝
２０− イウエイ２０４からの試験セルを必ず２つ検出できるは
ずである。

そこで、まず、ＶＣＣ３０２内のＴｅＯ２０６による試
験セルの発生開始前に、＃０〜＃３の各ＴＣＣ２０７内
の＃０〜＃３の１ビツトのカウンタ９０２（第９図参照
）がＣＰＲ２０３からの特には図示しないリセット信号
によってリセットされた後、ＣＰＲ２０３からＣＰＩＦ
２０２を介して＃０〜＃３の各ＴＣＣ；５０６に対して
試験セルの発生指示がなされる。

これ以後、＃０〜＃３の各ＴＣＣ２０７内の試験セル抽
出部９０１が、入力するセルのタグ部７０３のＴＣＡ７
０８とＩ　ＩＮ７０７を抽出し、ＴＣＡ７０８が試験セ
ルであることを示している場合に、ＩＨＮ７０７が＃０
〜＃３のうち何番を示しているかによって、＃Ｏ〜＃３
の１ビツトのカウンタ９０２のうちいずれかをカウント
アツプする。

そして、各カウンタ９０２は、２カウントをカウントす
ると監視結果通知部９０３にそのカウンタ番号（＃０〜
＃３のうちいずれか）を通知する。これにより、監視結
果通知部９０３は、その番号に対応する入力ハイウェイ
２０４からのセルがスイッチされ得る全てのＳＲＣ内の
クロスポイントが正常である旨を、信号線２０７を介し
てＣＰＲ２０３に通知する。

ＣＰＲ２０３は、試験セルの発生指示を発してから一定
時間内に、各入力ハイウェイ２０４に対応する上記通知
を受信するか否かを監視することにより、ＭＳＳＲ２’
０１の試験を行う。

以上のように、本発明では、試験セルに、その試験セル
がどの入力ハイウェイ２０４において発生されたかを示
す入力ハイウェイナンバーを付加することにより、各出
力ハイウェイ２０５において、各入力ハイウェイ２０４
からの試験セルが所定数検出されたかを監視するだけで
、通話路の試験を行うことができる。

上述の従来例では、入力ハイウェイ２０４と出力ハイウ
ェイ２０５の数がそれぞれ４本ずつで、ＭＳＳＲが２列
×３段のＳＲＭからなる場合について説明したが、勿論
これに限られるものではない。これらの数が変化した場
合には、各ＴＣＧ５０６で発生する試験セルの数や、各
ＴＣＣ２０７で検出すべき１つの入力ハイウェイ２０４
あたりの試験セルの数を変化させれば、容易に対応でき
る。

（発明の効果）本発明によれば、セルフルーティングモジュール内の各
クロスポイントから、試験セルをスイッチしたか否かの
情報を収集する必要がなく、単に、各入力ハイウェイ毎
の試験セル数を計数するだけで、簡単に通話路の試験を
行うことが可能となる。

この場合、試験セル発生手段１０４及び試験セル監視手
段１０５は、それぞれ入力ハイウェイ１０２及び出力ハ
イウェイ１０３の数に対応する数だけ用意すればよく、
かつ、その構成も簡単である。従って、従来例のように
、セルフルーティングモジュール内の全てのクロスポイ
ントに試験セルの検出機構を設けるのに比較して、はる
かに簡単な構成で、通話路の試験を実現できる。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は、本発明のブロック図、第２図
は、本発明の実施例の全体構成図、第３図は、ＭＳＳＲ
の構成図、第４図は、ＳＲＭの構成図、第５図は、ＶＣＣの構成図、第６図は、クロスポイントの構成図、第７図は、本実施例におけるＡＴＭセルの構成図、第８図は、試験セルに付加されるタグ情報を示した図、第９図は、ＴＣＣの構成図である。１０１・・・多段構成のセルフルーティングモジュール
、１０２・・・入力ハイウェイ、１０３・・・出力ハイウェイ、１０４・・・試験セル発生手段、１０５・・・試験セル監視手段、１０６・・・試験セル、１０７・・・入力ハイウェイの識別情報、１０８・・・
試験セル識別情報、１０９・・・タグ部、１１０・・・タグ情報。特許出願人　　　富士通株式会社日心　　　　　　　　　　　　　　　　　　Ｕ′；　　　
　　　ニ　　　　ツＲＥ　　　　　　。Ａ　　　　　　　仲　　　　剖 Δ　　　　　　　　　Ｉ７′）　　　　ハ０　　　＼鏝　　　　　　−層春 −−駕　　　　　し ○　　　筆ビ、、、　　　　　　　　　　　　　　　’
Ｌ／囚ｒ＼２０　区項　昧奪掩オζ発Ｂ月の父覚板゛ｊ・第２０や４本肴戒図図

Claims

【特許請求の範囲】１）複数の入力ハイウェイ（１０２）から入力される各
セルを複数の出力ハイウェイ（１０３）のいずれかに交
換接続する多段構成のセルフルーティングモジュール（
１０１）で構成されるＡＴＭ通話路の試験方式において
、前記各入力ハイウェイ（１０２）毎に設けられ、該入力
ハイウェイから入力したセルが通過し得る全ての前記セ
ルフルーティングモジュール内のクロスポイントでスイ
ッチ動作が行われるような複数の試験セルであって、該
入力ハイウェイの識別情報（１０７）と試験セルである
ことを示す試験セル識別情報（１０８）を付加した試験
セル（１０６）を順次発生する試験セル発生手段（１０
４）と、前記各出力ハイウェイ毎（１０２）に設けられ、前記セ
ルフルーティングモジュール（１０１）から該出力ハイ
ウェイに出力されるセルから前記試験セル識別情報（１
０８）を抽出することにより試験セル（１０６）を抽出
し、該抽出された試験セルから前記入力ハイウェイの識
別情報（１０７）を抽出することにより、前記各入力ハ
イウェイ（１０２）毎に、１つの入力ハイウェイから入
力したセルが１つの出力ハイウェイに出力されるために
とり得る前記セルフルーティングモジュール（１０１）
上のルート数に対応する所定数の試験セル（１０６）を
検出したか否かを監視する試験セル監視手段（１０５）
と、を有することを特徴とするＡＴＭ通話路の試験方式
。２）前記試験セル発生手段は、バーチャルパス識別子又
はバーチャルチャネル識別子をタグ情報に変換するバー
チャルチャネルコンバータ内に設けられ、該試験セル発
生手段で発生される前記複数の試験セルには、前記入力
ハイウェイから入力したセルが通過し得る全ての前記セ
ルフルーティングモジュール内のクロスポイントでスイ
ッチ動作が行われるようなタグ情報が付加されることを
特徴とする請求項１記載のＡＴＭ通話路の試験方式。３）前記試験セル発生手段は、前記入力ハイウェイの識
別情報及び試験セル識別情報を、前記バーチャルチャネ
ルコンバータで前記試験セルに付加される前記タグ情報
を格納する前記試験セルの先頭部に設けられるタグ部の
空き領域に付加することを特徴とする請求項２記載のＡ
ＴＭ交換機の試験方式。４）前記試験セル監視手段は、前記試験セル発生手段が
前記試験セルの発生を開始した後、所定時間内に前記各
入力ハイウェイ毎の所定数の試験セルを検出したか否か
を監視することにより、前記セルフルーティングモジュ
ールの試験を行うことを特徴とする請求項１項乃至３記
載のＡＴＭ通話路の試験方式。