JPH04154278A - Low frequency noise suppress circuit - Google Patents
Low frequency noise suppress circuitInfo
- Publication number
- JPH04154278A JPH04154278A JP2277658A JP27765890A JPH04154278A JP H04154278 A JPH04154278 A JP H04154278A JP 2277658 A JP2277658 A JP 2277658A JP 27765890 A JP27765890 A JP 27765890A JP H04154278 A JPH04154278 A JP H04154278A
- Authority
- JP
- Japan
- Prior art keywords
- section
- output
- video signal
- subtraction
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 49
- 238000012935 Averaging Methods 0.000 claims abstract description 11
- 230000001629 suppression Effects 0.000 claims description 21
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 240000005109 Cryptomeria japonica Species 0.000 description 1
- 206010052143 Ocular discomfort Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
映像信号を標本化してディジタル映像信号として伝送す
る際に発生する低レベルの低周波ノイズを抑圧するため
の、低周波雑音抑圧回路に関し、必要なメモリ容量を少
なくすることができ、従って、ワンチップのＬＳＩ化も
容易な低周波雑音抑圧回路を提供することを目的とし、
入力ディジタル映像信号を所定画素ごとにライン方向に
平均化する平均化回路部と、該平均化された画素を１フ
レーム分蓄積するメモリ部と、該蓄積された１フレーム
前の平均画素と入力ディジタル映像信号の画素との減算
を行う減算部と、杉減算結果が低レベルのときはメモリ
部の出力を選択し、該減算結果が高レベルのときは入力
ディジタル映像信号を選択して送出する出力制御部とを
備えることによって構成される。[Detailed Description of the Invention] [Summary] The present invention relates to a low-frequency noise suppression circuit for suppressing low-level low-frequency noise that occurs when a video signal is sampled and transmitted as a digital video signal. The purpose of the present invention is to provide a low frequency noise suppression circuit that can reduce the number of pixels and can therefore be easily integrated into a one-chip LSI. a memory unit that stores the averaged pixels for one frame; a subtraction unit that performs subtraction between the stored average pixels of the previous frame and the pixels of the input digital video signal; and when the Sugi subtraction result is at a low level. and an output control section that selects the output of the memory section, and selects and sends out the input digital video signal when the subtraction result is at a high level.
〔産業上の利用分野〕
本発明は、低周波ノイズを抑圧する回路に関し、特に映
像信号を標本化してディジタル映像信号として伝送する
際に発生する低レベルの低周波ノイズを抑圧するための
、低周波雑音抑圧回路に関するものである。[Industrial Application Field] The present invention relates to a circuit for suppressing low-frequency noise, and in particular, a circuit for suppressing low-level low-frequency noise that occurs when a video signal is sampled and transmitted as a digital video signal. This relates to a frequency noise suppression circuit.
映像信号を標本化してディジタル映像信号として伝送す
る際に、低レベルの低周波ノイズが発生して、受信側で
アナログ映像信号を再生した際に、フレーム間における
低レベルのフリッカや低周波のノイズが発生する。When a video signal is sampled and transmitted as a digital video signal, low-level, low-frequency noise is generated, and when the analog video signal is played back on the receiving side, low-level flicker and low-frequency noise occur between frames. occurs.
これらは、動きのある映像の場合は視覚的に感知されな
いが、静止画の場合はこれが目立って、視覚的に不快感
を与える。These are not visually perceptible in the case of moving images, but are noticeable in the case of still images and cause visual discomfort.
そこで、このようなフレーム間のフリッカや低周波ノイ
ズを抑圧・除去することができるとともに、この場合の
処理に必要なフレームメモリの容量を小さくすることが
できる、低周波雑音抑圧回路を実現することが要望され
る。Therefore, it is an object of the present invention to realize a low-frequency noise suppression circuit that can suppress and remove such inter-frame flicker and low-frequency noise, and also reduce the frame memory capacity required for processing in this case. is requested.
［従来の技術］
第３図は、従来の低周波雑音抑圧回路を示したものであ
って、１は１フレーム分の映像データを蓄積するフレー
ムメモリ部、２はディジタル映像信号入力からフレーム
メモリ部１の出力を減算する減算部、３は減算部２にお
ける減算結果に応じてディジタル映像信号の出力を制御
する出力制御部である。[Prior Art] Fig. 3 shows a conventional low frequency noise suppression circuit, in which 1 is a frame memory section that stores video data for one frame, and 2 is a frame memory section from which a digital video signal is input. 1 is a subtraction section that subtracts the output of subtraction section 2, and 3 is an output control section that controls the output of the digital video signal according to the subtraction result in the subtraction section 2.
第３図に示された低周波雑音抑圧回路においては、フレ
ームメモリ部ｌに１フレームの画像を形成する全画素骨
のデータを蓄える。そして減算部２において、ディジタ
ル映像信号入力とフレームメモリｌの出力との差分を対
応する画素ごとに検出する。In the low frequency noise suppression circuit shown in FIG. 3, data of all pixels forming one frame image are stored in a frame memory section l. Then, the subtraction unit 2 detects the difference between the digital video signal input and the output of the frame memory 1 for each corresponding pixel.
出力制御部３は、減算部２において差分が検出されたと
きは、ディジタル映像信号入力を選択し。The output control section 3 selects the digital video signal input when a difference is detected in the subtraction section 2.
差分が検出されなかったときは、フレームメモリ１の出
力を選択するように切り替えを行うことによって、ディ
ジタル映像信号出力における低周波雑音を抑圧・除去す
る。When no difference is detected, switching is performed to select the output of the frame memory 1, thereby suppressing and removing low frequency noise in the digital video signal output.
第３図に示された従来の低周波雑音抑圧回路においては
、フレームメモリ部１において、１フレーム分の全画素
のデータを蓄えるため、メモリ容量として約４Ｍビット
必要となる。しかしながら、このような大容量のメモリ
はまだまだ高価であるとともに、大容量のメモリを同一
チップ内にとりこんだ大規模集積回路（ＬＳＩ）の製作
は困難であるという問題がある。In the conventional low frequency noise suppression circuit shown in FIG. 3, in order to store data of all pixels for one frame in the frame memory section 1, approximately 4 Mbits of memory capacity is required. However, such large-capacity memories are still expensive, and there are problems in that it is difficult to manufacture large-scale integrated circuits (LSI) in which large-capacity memories are incorporated into the same chip.
本発明はこのような従来技術の課題を解決しようとする
ものであって、映像信号を標本化してディジタル映像信
号として伝送する際に発生する低レベルの低周波ノイズ
を抑圧するための、低周波雑音抑圧回路において、必要
なメモリ容量を少なくすることができ、従って、ワンチ
ップのＬＳＩ化も容易な低周波雑音抑圧回路を提供する
ことを目的としている。The present invention is an attempt to solve the problems of the prior art as described above, and is to provide a low-frequency noise signal for suppressing low-level, low-frequency noise that occurs when a video signal is sampled and transmitted as a digital video signal. It is an object of the present invention to provide a low frequency noise suppression circuit which can reduce the required memory capacity and can therefore be easily integrated into a one-chip LSI.
〔課題を解決するための手段〕
第１図（ａ）、 （ｂ）は本発明の原理的構成を示した
ものである。[Means for Solving the Problems] FIGS. 1(a) and 1(b) show the basic configuration of the present invention.
本発明の低周波雑音抑圧回路は、第１図（ａ）にその原
理的構成を示すように、平均化回路部５によって、入力
ディジタル映像信号を所定画素ごとにライン方向に平均
化し、メモリ部８によって、この平均化された画素を１
フレーム分蓄積し、減算部２によって、蓄積された１フ
レーム前の平均画素と入力ディジタル映像信号の画素と
の減算を行い、出力制御部３によって、この減算結果が
低レベルの場合はメモリ部８の出力を選択し、この減算
結果が高レベルのときは入力ディジタル映像信号を選択
して送出するようにしたものである。As shown in FIG. 1(a), the low frequency noise suppression circuit of the present invention averages the input digital video signal in the line direction for each predetermined pixel using the averaging circuit section 5, and then outputs the input digital video signal to the memory section. 8, this averaged pixel is
The subtraction unit 2 subtracts the accumulated average pixels of the previous frame from the pixels of the input digital video signal, and the output control unit 3 determines that if the subtraction result is at a low level, the memory unit 8 When the subtraction result is at a high level, the input digital video signal is selected and transmitted.
また本発明の低周波雑音抑圧回路は、第１図ら）にその
原理的構成を示すように、リミッタ部４において、入力
ディジタル映像信号が特定の値にならないように制限し
て出力し、平均化回路部５によって、リミッタ部４の出
力を所定画素ごとにライン方向に平均化し、判定部６に
よって、平均化回路部５において平均化するディジタル
映像信号の変動幅が所定の閾値内であるか否かを判定し
、書込データ制御部７によって、この判定結果が閾値外
のときはリミッタ部４における特定の値を演算不要コー
ドとして出力し、判定結果が閾値内のときは平均化回路
部５からの平均化データを出力し、メモリ部８によって
、書込データ制御部７の出力を記憶し、減算部２によっ
て、７メモリ部８に蓄積された１フレーム前の平均画素
とリミッタ部４の出力画素との減算を行い、出力制御部
３によって、メモリ部８からの出力データが演算不要コ
ードであるときは、リミッタ部４の出力を選択し、メモ
リ部８からの出力データが演算不要コードでないときは
、減算部２における減算結果が低レベルのときメモリ部
８からの出力を選択し、減算結果が高レベルのときリミ
ッタ部４からの出力を選択してディジタル映像信号とし
て送出するようにしたものである。Furthermore, as shown in the principle structure of the low frequency noise suppression circuit of the present invention in FIG. The circuit unit 5 averages the output of the limiter unit 4 in the line direction for each predetermined pixel, and the determination unit 6 determines whether the variation width of the digital video signal to be averaged in the averaging circuit unit 5 is within a predetermined threshold value. If the determination result is outside the threshold, the write data control unit 7 outputs a specific value in the limiter unit 4 as an operation-free code, and if the determination result is within the threshold, the write data control unit 7 outputs the specific value in the limiter unit 4 as an operation-free code. The output of the write data control section 7 is stored in the memory section 8, and the subtraction section 2 calculates the average pixel of the previous frame accumulated in the 7 memory section 8 and the limiter section 4. After subtraction with the output pixel, the output control unit 3 selects the output of the limiter unit 4 when the output data from the memory unit 8 is a code that does not require an operation, and the output data from the memory unit 8 is a code that does not require an operation. Otherwise, when the subtraction result in the subtraction unit 2 is at a low level, the output from the memory unit 8 is selected, and when the subtraction result is at a high level, the output from the limiter unit 4 is selected and sent as a digital video signal. This is what I did.
［作用〕
本発明の低周波雑音抑圧回路においては、入力ディジタ
ル映像信号を所定画素ごとにライン方向に平均化し、こ
の平均化された画素を１フレーム分蓄積し、蓄積された
１フレーム前の平均画素と入力ディジタル映像信号の画
素との減算を行い、この減算結果が低レベルの場合は蓄
積され平均化された出力を選択し、この減算結果が高レ
ベルのときは入力ディジタル映像信号を選択して送出す
るようにしたので、映像信号を標本化してディジタル映
像信号として伝送する際に発生する低レベルの低周波ノ
イズを抑圧するための、低周波雑音抑圧回路において、
必要なメモリ容量を少なくすることができる。[Operation] In the low frequency noise suppression circuit of the present invention, the input digital video signal is averaged in the line direction for each predetermined pixel, the averaged pixels are accumulated for one frame, and the average of the accumulated previous frame is A pixel is subtracted from a pixel of the input digital video signal, and if the subtraction result is a low level, the accumulated and averaged output is selected, and if the subtraction result is a high level, the input digital video signal is selected. Therefore, in a low-frequency noise suppression circuit for suppressing low-level low-frequency noise that occurs when a video signal is sampled and transmitted as a digital video signal,
The required memory capacity can be reduced.
また本発明の低周波雑音抑圧回路においては、入力ディ
ジタル映像信号が特定の値にならないようにリミッタ部
によって制限して出力し、この制限された出力を所定画
素ごとにライン方向に平均化し、この平均化するディジ
タル映像信号の変動幅が所定の閾値内であるか否かを判
定し、この判定結果が閾値外のときはディジタル映像信
号を制限した特定の値を演算不要コードとして出力し、
判定結果が闇値内のときは平均化データを出力してメモ
リ部に蓄積し、メモリ部に蓄積された１フレーム前の平
均画素とリミッタ部で制限された入力ディジタル映像信
号の画素との減算を減算部で行い、メモリ部からの出力
データが演算不要コードであるときは、リミッタ部から
の出力を選択し、メモリ部からの出力データが演算不要
コードでないときは、減算部における減算結果が低レベ
ルのときメモリ部からの出力を選択し、減算結果が高レ
ベルのときリミッタ部からの出力を選択してディジタル
映像信号として送出するようにしたので映像信号を標本
化してディジタル映像信号として伝送する際に発生する
低レベルの低周波ノイズを抑圧するだめの、低周波雑音
抑圧回路において、必要なメモリ容量を少なくすること
ができる。Furthermore, in the low frequency noise suppression circuit of the present invention, the input digital video signal is limited by a limiter section so that it does not reach a specific value, and outputted, and this limited output is averaged in the line direction for each predetermined pixel. Determining whether the fluctuation range of the digital video signal to be averaged is within a predetermined threshold, and when the determination result is outside the threshold, outputting a specific value that limits the digital video signal as an operation-free code;
When the judgment result is within the darkness value, the averaged data is output and stored in the memory section, and the average pixels of the previous frame stored in the memory section are subtracted from the pixels of the input digital video signal limited by the limiter section. is performed in the subtraction section, and when the output data from the memory section is a code that does not require operations, the output from the limiter section is selected, and when the output data from the memory section is not a code that does not require operations, the subtraction result in the subtraction section is When the level is low, the output from the memory section is selected, and when the subtraction result is at a high level, the output from the limiter section is selected and sent as a digital video signal, so the video signal is sampled and transmitted as a digital video signal. The required memory capacity can be reduced in the low frequency noise suppression circuit that suppresses the low level low frequency noise that occurs during the process.
すなわち、本発明の低周波雑音抑圧回路においては、メ
モリ部に、画素データを平均化して蓄えるようにしたの
で、メモリの容量を１／平均化対象画素数に削減するこ
とができ、回路コストを低減できるとともに、ワンチッ
プのＬＳＩ化も容易となる。That is, in the low frequency noise suppression circuit of the present invention, pixel data is averaged and stored in the memory section, so the memory capacity can be reduced to 1/number of pixels to be averaged, and the circuit cost can be reduced. In addition to reducing the amount of noise, it also becomes easy to implement a one-chip LSI.
第２図は本発明の一実施例を示したものであって、第３
図におけると同じ部分を同じ番号で示１５は平均化回路
部、６は判定部、７は書込デーご制御部、８はメモリ部
である。FIG. 2 shows one embodiment of the present invention, and FIG.
The same parts as in the figure are designated by the same numbers, and 15 is an averaging circuit section, 6 is a determination section, 7 is a write data control section, and 8 is a memory section.
リミッタ部４においては、ディジタル映像信’が特定の
値にならないように、入力データに制ｐをかける。この
場合の特定の値としては、例え番オール０．オール１お
よび特定のコードの何れメを用いることができる。特定
の値としてオール（を用いる場合には、リミッタ部４は
、入力データ映像信号の下限値を＋１して、オール１が
ン在しないようにする制御を行う。特定の価としコその
他のものを用いる場合も同様に、その特定Ｃ値が存在し
なくなるように、入力データに制限（かける。In the limiter section 4, a limit is applied to the input data so that the digital video signal does not reach a specific value. In this case, the specific value is, for example, all 0. Both all 1's and specific chords can be used. When all (1) is used as a specific value, the limiter section 4 increments the lower limit value of the input data video signal by 1 to perform control so that all 1 does not exist. Similarly, when using , the input data is limited (applied) so that the specific C value no longer exists.
平均化回路部５においては、リミッタ部４が６のディジ
タル映像信号に対して、ライン方向（中方向）にｎ（例
えばｎ＝４）画素の平均値を算とする。In the averaging circuit section 5, the limiter section 4 calculates the average value of n (for example, n=4) pixels in the line direction (middle direction) for the 6 digital video signals.
判定部６においては、リミッタ部４からのディジタル映
像信号における変動幅が閾値（例えば２〜３ＬＳＢ程度
）以内の場合は、低周波ノイズと判定し、変動幅が閾値
以上の場合は、高周波ノイズと判定する処理を行う。In the determination unit 6, if the fluctuation width in the digital video signal from the limiter unit 4 is within a threshold value (for example, about 2 to 3 LSB), it is determined to be low frequency noise, and if the fluctuation width is greater than the threshold value, it is determined to be high frequency noise. Perform the process to determine.
書込みデータ制御部７においては、判定部６において低
周波ノイズと判定されたときは、平均化回路部５からの
平均化データをｎ画素周期でメモリ部８に書き込み、判
定部６において高周波ノイズと判定されたときは、演算
不要コードをｎ画素周期でメモリ部８に書き込む。この
場合の演算不要コードとしては、リミッタ部４で入力デ
ータを制限した特定の値を用いる。例えば特定の値がオ
ール０である場合には、演算不要コードとしてオール０
を書き込む。In the write data control section 7, when the determination section 6 determines that the noise is low frequency noise, the averaged data from the averaging circuit section 5 is written in the memory section 8 at n pixel periods, and the determination section 6 determines that it is high frequency noise. When it is determined, a code that does not require an operation is written into the memory unit 8 at a cycle of n pixels. In this case, a specific value obtained by limiting the input data by the limiter section 4 is used as the operation-free code. For example, if a specific value is all 0, all 0 is used as an operation-free code.
Write.
減算部２においては、リミッタ部４からの現画素とメモ
リ部８から読み出した平均画素との減算を行う。The subtraction unit 2 subtracts the current pixel from the limiter unit 4 and the average pixel read from the memory unit 8.
出力制御部３においては、ｎ画素周期でメモリ部８に書
き込まれたデータを受信して、受信データが演算不要コ
ードであった場合には、リミッタ部４からのディジタル
映像信号をそのまま送出する。The output control section 3 receives the data written in the memory section 8 at an n-pixel period, and if the received data is an operation-free code, outputs the digital video signal from the limiter section 4 as is.
受信データが演算不要コード以外の場合は、減算部２に
おける減算結果が低レベル（例えば土２〜３ＬＳＢ）の
場合は、メモリ部８がらの平均画素の値を送出する。こ
の場合は、入力ｎ画素に対応して、平均画素をｎ回出力
する。一方、減算結果が高レベルの場合は、リミッタ部
４がらのディジタル映像信号をそのまま送出する。If the received data is not a code that does not require arithmetic operations, and the subtraction result in the subtractor 2 is at a low level (for example, 2 to 3 LSB), the average pixel value from the memory unit 8 is sent out. In this case, the average pixel is output n times corresponding to n input pixels. On the other hand, if the subtraction result is at a high level, the digital video signal from the limiter section 4 is sent out as is.
なお本発明の低周波雑音抑圧回路は、ＮＴＳＣ方式の場
合に限らず、ＰＡＬ方式その他すべてのデータ映像信号
に対して適用可能なものである。The low frequency noise suppression circuit of the present invention is applicable not only to the NTSC system but also to all other data video signals including the PAL system.
以上説明したように本発明によれば、メモリ容量を１／
平均化対象画素数に削ｆＩＩｉ（低減）した構成によっ
て、映像信号の標本化処理（ディジタル処理）時に発生
するフリッカや低周波雑音の抑圧。As explained above, according to the present invention, the memory capacity can be reduced by 1/
By reducing the number of pixels to be averaged, flicker and low frequency noise that occur during sampling processing (digital processing) of video signals can be suppressed.
除去を行うことができるので、低周波雑音抑圧回路にお
いて必要なメモリ容量を大幅に減少することができ、従
って低周波雑音抑圧回路のワンチップのＬＳＩ化も容易
となるだけでなく、コスト的にも有利である。Since the removal can be performed, the memory capacity required for the low frequency noise suppression circuit can be significantly reduced, which not only makes it easy to integrate the low frequency noise suppression circuit into a one-chip LSI, but also reduces cost. is also advantageous.
第１図（ａ）、 （ｂ）は本発明の原理的構成を示す図
、第２図は本発明の一実施例を示す図、第３図は従来の
低周波雑音抑圧回路を示す図である。
２は減算部、３は出力制御部、４はリミッタ部、５は平
均化回路部、６は判定部、７は書込データ制御部、８は
メモリ部である。FIGS. 1(a) and (b) are diagrams showing the basic configuration of the present invention, FIG. 2 is a diagram showing an embodiment of the present invention, and FIG. 3 is a diagram showing a conventional low frequency noise suppression circuit. be. 2 is a subtraction section, 3 is an output control section, 4 is a limiter section, 5 is an averaging circuit section, 6 is a determination section, 7 is a write data control section, and 8 is a memory section.
Claims (2)
方向に平均化する平均化回路部（５）と、該平均化され
た画素を１フレーム分蓄積するメモリ部（８）と、 該蓄積された１フレーム前の平均画素と入力ディジタル
映像信号の画素との減算を行う減算部（２）と、 該減算結果が低レベルのときはメモリ部（８）の出力を
選択し、該減算結果が高レベルのときは入力ディジタル
映像信号を選択して送出する出力制御部（３）とを備え
たことを特徴とする低周波雑音抑圧回路。(1) An averaging circuit unit (5) that averages the input digital video signal in the line direction for each predetermined pixel, a memory unit (8) that stores the averaged pixels for one frame, and the accumulated pixels. A subtraction unit (2) that subtracts the average pixel of the previous frame and the pixel of the input digital video signal; when the subtraction result is low level, the output of the memory unit (8) is selected; 1. A low frequency noise suppression circuit comprising: an output control section (3) that selects and sends out an input digital video signal when the input digital video signal is at a certain level.
うに制限して出力するリミッタ部（４）と、該リミッタ
部（４）の出力を所定画素ごとにライン方向に平均化す
る平均化回路部（５）と、該平均化回路部（５）におい
て平均化するディジタル映像信号の変動幅が所定の閾値
内であるか否かを判定する判定部（６）と、 該判定結果が閾値外のときは前記リミッタ部（４）にお
ける特定の値を演算不要コードとして出力し、該判定結
果が閾値内のときは前記平均化回路部（５）からの平均
化データを出力する書込データ制御部（７）と、 該書込データ制御部（７）の出力を蓄積するメモリ部（
８）と、 該メモリ部（８）に蓄積された１フレーム前の平均画素
とリミッタ部（４）の出力画素との減算を行う減算部（
２）と、 該メモリ部（８）からの出力データが前記演算不要コー
ドであるときは、前記リミッタ部（４）の出力を選択し
、該メモリ部（８）からの出力データが演算不要コード
でないときは、前記減算部（２）における減算結果が低
レベルのときメモリ部（８）からの出力を選択し、該減
算結果が高レベルのときリミッタ部（４）からの出力を
選択してディジタル映像信号として送出する出力制御部
（３）とを備えたことを特徴とする低周波雑音抑圧回路
。(2) A limiter section (4) that limits and outputs the input digital video signal so that it does not become a specific value, and an averaging circuit section that averages the output of the limiter section (4) in the line direction for each predetermined pixel. (5), a determination unit (6) that determines whether the variation range of the digital video signal to be averaged in the averaging circuit unit (5) is within a predetermined threshold; a write data control unit that outputs a specific value in the limiter unit (4) as an operation-free code when the determination result is within a threshold; and outputs averaged data from the averaging circuit unit (5) when the determination result is within a threshold; (7), and a memory unit (7) that stores the output of the write data control unit (7).
8), and a subtraction unit (8) that performs subtraction between the average pixel of the previous frame stored in the memory unit (8) and the output pixel of the limiter unit (4).
2) When the output data from the memory section (8) is the operation-free code, the output of the limiter section (4) is selected, and the output data from the memory section (8) is the operation-free code. If not, select the output from the memory section (8) when the subtraction result in the subtraction section (2) is at a low level, and select the output from the limiter section (4) when the subtraction result is at a high level. 1. A low frequency noise suppression circuit comprising: an output control section (3) for sending out a digital video signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2277658A JPH04154278A (en) | 1990-10-18 | 1990-10-18 | Low frequency noise suppress circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2277658A JPH04154278A (en) | 1990-10-18 | 1990-10-18 | Low frequency noise suppress circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04154278A true JPH04154278A (en) | 1992-05-27 |
Family
ID=17586498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2277658A Pending JPH04154278A (en) | 1990-10-18 | 1990-10-18 | Low frequency noise suppress circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04154278A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010028810A (en) * | 2008-07-15 | 2010-02-04 | General Electric Co <Ge> | System and method for reducing flicker noises from cmos amplifiers |
| JP2010074670A (en) * | 2008-09-19 | 2010-04-02 | Sanyo Electric Co Ltd | Video display device |
-
1990
- 1990-10-18 JP JP2277658A patent/JPH04154278A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010028810A (en) * | 2008-07-15 | 2010-02-04 | General Electric Co <Ge> | System and method for reducing flicker noises from cmos amplifiers |
| JP2010074670A (en) * | 2008-09-19 | 2010-04-02 | Sanyo Electric Co Ltd | Video display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1383085B1 (en) | Modifying motion control signals based on input video characteristics | |
| US7269220B2 (en) | Adaptive motion detection and control | |
| JP3532781B2 (en) | Image processing circuit of image input device | |
| JP3899129B2 (en) | Video noise reduction method | |
| US7050501B2 (en) | Digital noise reduction techniques | |
| JP4958756B2 (en) | Imaging apparatus, control method thereof, and program | |
| EP0566412B1 (en) | Noise reduction device | |
| US4807034A (en) | Noise reduction circuit for video signal having field memory | |
| JP2000115632A (en) | Video signal processor | |
| JP2013085284A (en) | Video signal processing apparatus | |
| JP2601810B2 (en) | Noise reduction circuit | |
| JPH07193763A (en) | Television receiver | |
| JP4365555B2 (en) | Image recording device | |
| EP0502287B1 (en) | Method and apparatus for removing coding/decoding distortion from moving-picture image data | |
| JPH04154278A (en) | Low frequency noise suppress circuit | |
| JP3289311B2 (en) | Noise reduction device | |
| JPS6341472B2 (en) | ||
| JP2946585B2 (en) | Noise reduction circuit | |
| JP2961908B2 (en) | Solid-state imaging device and driving method thereof | |
| JPH10243290A (en) | Video camera | |
| KR100209946B1 (en) | Impulse noise reduction circuit | |
| JP3158781B2 (en) | Noise reduction device | |
| KR100266267B1 (en) | Apparatus and method for outputing 1 frame image from i field image memory | |
| JP2586236B2 (en) | Correlation value accumulation circuit | |
| JP2000022991A (en) | Noise reducing device and recording medium where noise reducing program is recorded |