JPH04153954A - Synchronizing signal reproducing circuit - Google Patents
Synchronizing signal reproducing circuitInfo
- Publication number
- JPH04153954A JPH04153954A JP27628090A JP27628090A JPH04153954A JP H04153954 A JPH04153954 A JP H04153954A JP 27628090 A JP27628090 A JP 27628090A JP 27628090 A JP27628090 A JP 27628090A JP H04153954 A JPH04153954 A JP H04153954A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- circuit
- peak detection
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 43
- 238000000605 extraction Methods 0.000 claims abstract description 12
- 230000001360 synchronised effect Effects 0.000 claims abstract description 9
- 230000003287 optical effect Effects 0.000 claims description 11
- 108010076504 Protein Sorting Signals Proteins 0.000 claims 1
- 230000008929 regeneration Effects 0.000 claims 1
- 238000011069 regeneration method Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000005070 sampling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光ディスクドライブ装置の同期再生に関し、
特にクロックピットを埋め込んだDBF(Discre
teBlock Format)方式の同期信号の再生
に好適な同期信号抽出手段に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to synchronous playback of an optical disc drive device.
In particular, DBF (Discre
The present invention relates to a synchronization signal extracting means suitable for reproducing synchronization signals of the TEBlock Format) system.
[従来の技術〕
光ディスクを用いた、大容量記録可能でかつ可搬性に優
れた記録再生装置が、5.25インチを中心にして市場
に供給されている。この光ディスクの記録フォーマット
の一つに、サンプルサーボ方式またはDBF方式と呼ば
れるフォーマットが提案されている。このフォーマット
は、ディスク上の同心円またはスパイラル状のトラック
に対して、予め特定間隔ごとにサーボマークをプリフォ
ーマットしておき、ディスク回転によって周期的に得ら
れるこのサーボマーク信号により、クロック制御、トラ
ッキング制御、フォーカス制御およびアクセフ制御を行
なおうとするものである。[Prior Art] Recording and reproducing devices that use optical discs and are capable of large-capacity recording and have excellent portability are being supplied to the market, mainly 5.25-inch discs. As one of the recording formats for this optical disc, a format called a sample servo method or a DBF method has been proposed. In this format, servo marks are preformatted at specific intervals on concentric circles or spiral tracks on the disk, and the servo mark signals obtained periodically as the disk rotates are used for clock control and tracking control. , focus control and access control.
このようなフォーマットの光ディスクに対応するクロッ
ク抽出手段が、特開昭63−94731号公報に示され
ている。これに示されるフォーマットは5.25インチ
の規格であるが、3.5インチで提案されているDBF
フォーマットも、同様にウォブルピット、クロックピッ
トおよびアクセスマークよりサーボマークが構成される
。A clock extracting means compatible with an optical disc of such a format is disclosed in Japanese Patent Laid-Open No. 63-94731. The format shown here is the 5.25-inch standard, but the DBF format proposed for 3.5-inch
Similarly, in the format, servo marks are composed of wobble pits, clock pits, and access marks.
第5図は3.5インチDBFフォーマットの構成例を示
した説明図である。3.5インチのDBFフォーマット
は、1トラツク22セクタであり、1セクタは76個の
セグメントから構成される。FIG. 5 is an explanatory diagram showing an example of the configuration of the 3.5-inch DBF format. In the 3.5-inch DBF format, one track has 22 sectors, and one sector consists of 76 segments.
セクタの先頭の3セグメントは、トラック、セクタ等の
識別コードや制御用のデータが記録される領域である。The first three segments of the sector are areas in which identification codes and control data for tracks, sectors, etc. are recorded.
1セグメントは10バイトのデータ長からなり、このう
ち先頭の2バイトがサーボマークに割り当てられる。1
バイトのデータ長は11チヤンネルビツトにより構成さ
れサーボマークを除くデータ部分は、11チヤンネルビ
ツトのうち4チヤンネルビツトがマーク、残りがスペー
スという具合に4711変調されて記録される。サーボ
マークは、アクセスマーク、クロックピット、ウォブル
ピットより構成され、それぞれアクセス制御用、クロッ
ク再生制御用、トラッキング制御用に使用される。アク
セスマークは、3 out of 6のグレイコードで
あり、1トラツクごとに16トラツク周期で変化する。One segment has a data length of 10 bytes, of which the first 2 bytes are allocated to a servo mark. 1
The data length of a byte is composed of 11 channel bits, and the data portion excluding the servo mark is modulated and recorded by 4711 such that 4 channel bits out of 11 channel bits are marks and the rest are spaces. The servo mark is composed of an access mark, a clock pit, and a wobble pit, and is used for access control, clock reproduction control, and tracking control, respectively. The access mark is a 3 out of 6 Gray code and changes every track at 16 track cycles.
クロックピットとウォブルピットは常に同じ位置に存在
し、クロックピットは、トラック中央に位置し、一対の
ウォブルピットは互いに反対方向にトラック中央より1
74トラツクだけずれて位置する。セクタマークはセク
タの先頭のセグメントにのみ存在し、16チヤンネルビ
ツト連続スペースカ続くユニークデイスタンスと471
1変調の変調はず九のパターンの2バイト長である。The clock pit and wobble pit always exist in the same position, with the clock pit located at the center of the track, and the pair of wobble pits located one distance from the center of the track in opposite directions.
The position is shifted by 74 tracks. A sector mark exists only in the first segment of a sector and has a unique distance of 16 channel bits followed by a spacer and 471 bits.
One modulation is 2 bytes long with nine patterns.
このようなフォーマットから構成されるDBF方式の同
期信号抽出手段としてのクロック再生は、ディスクに埋
め込まれたサーボマークのクロックピットを抽出し、こ
のクロックピット信号を基準として行なう。このためク
ロックピットの抽出は正確でなければならないが、ノイ
ズによってクロックピット周辺の疑似パルスに誤って同
期が引き込んでしまったり、−旦引き込んだ同期がノイ
ズに乱されジッダが増加するといった問題が生じること
があった。Clock reproduction as a synchronization signal extracting means of the DBF system having such a format is performed by extracting clock pits of servo marks embedded in the disk and using these clock pit signals as a reference. For this reason, the extraction of clock pits must be accurate, but there are problems such as noise causing false pulses around the clock pits to be erroneously synchronized, or noise to disturb synchronization once it has been pulled in, resulting in an increase in jitter. Something happened.
本発明の目的は上記した問題点を解決し、ノイズによる
クロックピットの誤検出や、同期の乱れ、ジッタ等を軽
減することが可能なりBF方式の同期信号抽出手段を提
供することにある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems and provide a BF type synchronization signal extraction means that can reduce erroneous clock pit detection, synchronization disturbance, jitter, etc. due to noise.
上記目的を達成するために本発明では、再生信号のピー
クを検出するピーク検出回路の8力信号の特定周期以内
のパルスをノイズパルスとして除去するノイズパルス除
去手段を具備することとした。In order to achieve the above object, the present invention is provided with noise pulse removing means for removing pulses within a specific period of the 8-power signal of the peak detection circuit that detects the peak of the reproduced signal as noise pulses.
ピーク検出回路は再生信号のピークを検出しピーク検出
信号を出力する。ラッチ回路はピーク検出信号を水晶発
振器からのクロック(疑似クロック)によりラッチして
ピーク検出に重畳するノイズを除去する。アンド回路は
ピーク検出信号と該ラッチ回路でラッチされた出力との
論理積を出力する。クロックピットの抽出は、該アンド
回路からの出力信号より行うので、ピーク検出信号のノ
イズはラッチ回路によって除去され、またPLLの位相
比較はクロックピットのピーク検出信号の立下りを基準
にするので、ノイズによるクロック再生の乱れが軽減で
きるとともにジッタを減少できる。The peak detection circuit detects the peak of the reproduced signal and outputs a peak detection signal. The latch circuit latches the peak detection signal using a clock (pseudo clock) from a crystal oscillator to remove noise superimposed on the peak detection. The AND circuit outputs the logical product of the peak detection signal and the output latched by the latch circuit. Since the clock pit is extracted from the output signal from the AND circuit, the noise of the peak detection signal is removed by the latch circuit, and the phase comparison of the PLL is based on the falling edge of the peak detection signal of the clock pit. Disturbances in clock reproduction due to noise can be reduced and jitter can be reduced.
以下本発明を用いて詳細に説明する。 The present invention will be explained in detail below.
第1図は、本発明による光ディスク装置の同期信号抽出
手段の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of a synchronization signal extracting means of an optical disc device according to the present invention.
第1図において、1は光ディスクからの再生信号により
ピーク位置を検出するピーク検出回路、2はピーク検出
信号に現われた再生信号のノイズを除去するノイズパル
ス除去回路、3はシフトレジスタ、4はユニークパター
ン検出回路、5はクロック周波数と同じ周波数の水晶発
振器、6はその周波数をカウントするカウントおよびデ
コード回路、7は切換回路、8はクロックピット抜取回
路。In FIG. 1, 1 is a peak detection circuit that detects the peak position based on the reproduced signal from the optical disk, 2 is a noise pulse removal circuit that removes noise in the reproduced signal that appears in the peak detection signal, 3 is a shift register, and 4 is a unique A pattern detection circuit, 5 a crystal oscillator with the same frequency as the clock frequency, 6 a counting and decoding circuit for counting the frequency, 7 a switching circuit, and 8 a clock pit extraction circuit.
9は位相比較器、10は電圧制御発振器(VCO)。9 is a phase comparator, and 10 is a voltage controlled oscillator (VCO).
11はVCOから出力するクロックをカウントするカウ
ントおよびデコード回路、12は同期制御回路である。11 is a count and decode circuit that counts clocks output from the VCO, and 12 is a synchronization control circuit.
また第2図は第1図に示す各部の信号波形である。Further, FIG. 2 shows signal waveforms of each part shown in FIG. 1.
まず、これらの図を用いて、本発明の同期信号抽出手段
の概略動作を説明する。第1図において、光ディスクか
らの再生信号はピーク検出回路1によって微分され、第
2図に示すように再生信号のピーク位置にパルスがくる
ようにピーク検出信号Aを出力する。ピーク検出信号A
はノイズパルス除去回路2に入力され、後述するように
再生信号に重畳したノイズパルス除去信号Bを出力する
。First, the general operation of the synchronization signal extracting means of the present invention will be explained using these figures. In FIG. 1, a reproduced signal from an optical disk is differentiated by a peak detection circuit 1, and a peak detection signal A is outputted so that a pulse is located at the peak position of the reproduced signal as shown in FIG. Peak detection signal A
is input to the noise pulse removal circuit 2, which outputs a noise pulse removal signal B superimposed on the reproduced signal as described later.
ノイズパスル除去信号Bはシストレジスタ3に入力され
、ピットクロック周波数と同じクロックを発振する水晶
発振器5からのクロックにより、2バイト長22チャン
ネルビット分シフトする。ユニークパターン検出回路4
は、シフトレジスタ3からの並列出力により、16チヤ
ネルビツトのユニークパターンの存在を検出するので、
ユニークパターンを検出すると、水晶発振器5からのク
ロックをカウントするカウント&デコード回FI&6の
カウンターをユニりパターンの検出周期でリセットシ、
このカウント出力より、同期確立前のクロックピットを
カバーするクロック窓信号Cをデコードする。The noise pulse removal signal B is input to the cyst register 3, and is shifted by a 2-byte length of 22 channel bits by a clock from a crystal oscillator 5 which oscillates a clock having the same frequency as the pit clock frequency. Unique pattern detection circuit 4
detects the existence of a unique pattern of 16 channel bits from the parallel output from shift register 3, so
When a unique pattern is detected, the counter of the count & decode circuit FI&6 that counts the clock from the crystal oscillator 5 is reset at the unique pattern detection cycle.
From this count output, a clock window signal C that covers the clock pit before synchronization is established is decoded.
この窓信号Cは水晶発振器5からのクロックをカウント
して生成されるため、再生信号に同期しないので第2図
(d)に示すようにクロックピットの前後に変動する。Since this window signal C is generated by counting the clock from the crystal oscillator 5, it is not synchronized with the reproduction signal and therefore fluctuates before and after the clock pit as shown in FIG. 2(d).
切換回路7は、同期制御回路12からの同期確立信号H
によりクロックピット窓信号の切換を行なうもので、同
期確立前は、Cの信号をクロック抜取回路8に供給する
。クロック抜取回路8は、ノイズパルス除去回路2から
のノイズパルス除去信号Bより、サーボマークのクロッ
クピットの部分を抜取って位相比較回路9および同期制
御回路12に、第2図に示すようにクロックピット信号
Eを供給する。The switching circuit 7 receives the synchronization establishment signal H from the synchronization control circuit 12.
This is used to switch the clock pit window signal, and before synchronization is established, the C signal is supplied to the clock sampling circuit 8. The clock sampling circuit 8 extracts the clock pit portion of the servo mark from the noise pulse removal signal B from the noise pulse removal circuit 2, and outputs the clock to the phase comparison circuit 9 and the synchronization control circuit 12 as shown in FIG. A pit signal E is supplied.
同期制御回路12は同期が確立したかどうかを判別する
回路で、同期確立前のクロック窓信号Cで抜き取ったク
ロックピット信号Eが特定回数連続して入力すると同期
確立したと判断し、切換回路7を同期確立前のクロック
窓信号Cから同期確立後のクロック窓信号りに切換えさ
せる。The synchronization control circuit 12 is a circuit that determines whether or not synchronization has been established. When the clock pit signal E extracted from the clock window signal C before synchronization is inputted consecutively a certain number of times, it is determined that synchronization has been established, and the switching circuit 7 The clock window signal C is switched from the clock window signal C before synchronization is established to the clock window signal C after synchronization is established.
位相比較回路9はクロック抜取信号Eと電圧制御発振器
(VCO)10より出力される再生クロック信号Gをカ
ウント&デコード回路11でカウントして、クロックピ
ットの到来周期のクロック比較信号Fどの位相を比較し
、位相誤差に対応して電圧制御発振器10への入力電圧
を変化させる。The phase comparison circuit 9 counts the clock sampling signal E and the reproduced clock signal G output from the voltage controlled oscillator (VCO) 10 using a count & decoding circuit 11, and compares which phase of the clock comparison signal F corresponds to the arrival period of the clock pit. Then, the input voltage to the voltage controlled oscillator 10 is changed in accordance with the phase error.
電圧制御発振器10はこの入力電圧に対応して、発振周
波数を制御し、これしこより再生クロックが。The voltage controlled oscillator 10 controls the oscillation frequency in response to this input voltage, and a recovered clock is generated from this.
光ディスクに埋込まれたタロツクピットによってPLL
がかかることになる。PLL by tarok pit embedded in optical disk
It will cost.
第3図は、第1図に示すノイズパルス除去回路2の詳細
を示すブロック図であり、31はラッチ回路、32はア
ンド回路である。FIG. 3 is a block diagram showing details of the noise pulse removal circuit 2 shown in FIG. 1, where 31 is a latch circuit and 32 is an AND circuit.
第3図において、ラッチ回路31は第1図に示す再生信
号をピーク検出したピーク検出信号Aを第1図に示す水
晶発振器5から出力されるクロックによりラッチする。In FIG. 3, a latch circuit 31 latches a peak detection signal A obtained by detecting the peak of the reproduced signal shown in FIG. 1 using a clock output from the crystal oscillator 5 shown in FIG.
アンド回路32はこのラッチ出力信号A′とピーク検出
信号Aとの論理積を取りノイズ除去信号Bを得る。The AND circuit 32 performs the logical product of the latch output signal A' and the peak detection signal A to obtain the noise removal signal B.
第4図は第1図および第3図の各部の信号波形の一例を
示したものである。FIG. 4 shows an example of signal waveforms at each part in FIGS. 1 and 3.
第4図において、再生信号に重畳したノイズはピーク検
出回路1によって、ピーク検出信号Aにも現われるが、
ラッチ回路31はこのノイズに対しては水晶発振器5か
らのクロックによりラッチするのでそのラッチ出力から
は消去される。ノイズ除去信号Bはこのラッチ出力信号
A′とピーク検出信号Aとのアンドでありノイズが除去
され、パルスの立上りは水晶発振器からのクロックに同
期して変動するものの、再生信号に同期しているので、
窓信号CおよびDで抜き取られたタロツクピット信号E
の立下りを第1図の位相比較器9の位相比較入力として
使用できる。In FIG. 4, the noise superimposed on the reproduced signal also appears in the peak detection signal A by the peak detection circuit 1.
Since the latch circuit 31 latches this noise using the clock from the crystal oscillator 5, it is erased from the latch output. The noise removed signal B is an AND of this latch output signal A' and the peak detection signal A, and noise is removed, and although the rise of the pulse fluctuates in synchronization with the clock from the crystal oscillator, it is synchronized with the reproduced signal. So,
Tarokku pit signal E extracted at window signals C and D
The falling edge of can be used as the phase comparison input of the phase comparator 9 in FIG.
以上説明したように本実施例によれば、再生信号にノイ
ズが重畳しピーク検出信号にそのノイズによるパルスが
発生しても、水晶発振器からのクロックでラッチするの
でノイズは除去でき、PLLの位相比較は本来のクロッ
クピットのピーク検出信号の立下りで行なうのでノイズ
によるタロツクピットの誤検出や同期乱れ、ジッタ等を
軽減することができる。As explained above, according to this embodiment, even if noise is superimposed on the reproduced signal and a pulse due to the noise is generated in the peak detection signal, the noise can be removed because it is latched with the clock from the crystal oscillator, and the PLL phase Since the comparison is performed at the falling edge of the original clock pit peak detection signal, it is possible to reduce erroneous detection of tarock pits, synchronization disturbance, jitter, etc. due to noise.
本発明によれば、再生信号に重畳したノイズをノイズ除
去手段によって除去するのでクロックピットの抽出がノ
イズによって乱されることなく、かつ埋込クロックによ
る正確な同期再生が実現できる。According to the present invention, since the noise superimposed on the reproduced signal is removed by the noise removing means, the extraction of clock pits is not disturbed by the noise, and accurate synchronous reproduction using the embedded clock can be realized.
第1図は本発明による光ディスク装置の同期信号抽出手
段の一実施例を示すブロック図、第2図は第1図の各部
の信号波形図、第3図は第1図のノイズパルス除去回路
の詳細ブロック図、第4図は再生信号にノイズが重畳し
た場合の第1図および第3図の各部の信号波形図、第5
図は3.5インチDBFフォーマットの構成例を示す説
明図、である。
1・・・ピーク検出回路、
2・・・ノイズパルス除去回路、3・・・シフトレジス
タ、4・・・ユニークパターン検出回路、
5・・・水晶発振器、
6・・・カウント&デコード回路、
7・・・切換回路、
8・・・クロックピット抜取回路、
9・・・位相比較回路、 10・・・電圧制御発
振器、11・・・カウント&デコード回路、
12・・同期制御回路、 31・・・ラッチ回路、
32・・・アンド回路。
稟
図
嶌
面
<h)7a−/盟遍U 口LI Ll ml Uロ目u
ロ目ロロUロロロL嶌
図
稟
仝FIG. 1 is a block diagram showing an embodiment of the synchronization signal extracting means of an optical disc device according to the present invention, FIG. 2 is a signal waveform diagram of each part of FIG. 1, and FIG. 3 is a diagram of the noise pulse removal circuit of FIG. 1. Detailed block diagram, Figure 4 is a signal waveform diagram of each part in Figures 1 and 3 when noise is superimposed on the reproduced signal, and Figure 5 is a detailed block diagram.
The figure is an explanatory diagram showing a configuration example of a 3.5-inch DBF format. DESCRIPTION OF SYMBOLS 1... Peak detection circuit, 2... Noise pulse removal circuit, 3... Shift register, 4... Unique pattern detection circuit, 5... Crystal oscillator, 6... Count & decode circuit, 7 ...Switching circuit, 8.. Clock pit extraction circuit, 9.. Phase comparison circuit, 10.. Voltage controlled oscillator, 11.. Count & decoding circuit, 12.. Synchronous control circuit, 31..・Latch circuit,
32...AND circuit. Minzushima <h) 7a-/Meiben U Mouth LI Ll ml U Lo eyes u
Rome Roro U Rororo L 嶌坟仝
Claims (1)
ックピットを検出し、それを基準として同期信号の再生
を行う光ディスク装置の同期信号再生回路であって、 ディスク・トラックより再生した再生信号のピーク位置
を検出し、それに同期したパルスをピーク検出信号とし
て生成するピーク検出手段と、該ピーク検出信号からク
ロックピットを抽出するクロックピット抽出手段と、抽
出したクロックピットの到来周期で構成されたPLL(
PhaseLockedLoop)回路と、から成り、
該PLL回路の出力を再生同期信号とする光ディスク装
置の同期信号再生回路において、 前記ピーク検出手段により生成されるピーク検出信号か
ら、特定周期以内のパルスをノイズとして除去するノイ
ズパルス除去手段を設けたことを特徴とする同期信号再
生回路。 2、請求項1に記載の同期信号再生回路において、疑似
クロック生成手段と、前記クロックピット抽出手段より
出力される信号列より周期的に到来する同期制御信号を
抽出する同期信号抽出手段と、を具備し、前記同期信号
抽出手段により同期制御信号が抽出されるまでの間は、
前記疑似クロック生成手段から生成される疑似クロック
を用いて、前記クロックピット抽出手段でクロックピッ
トを抽出するのに用いる窓信号を作成し、前記同期信号
抽出手段により同期制御信号が抽出された後は、前記P
LL回路の出力を用いて、前記窓信号を作成するように
すると共に、 前記ノイズパルス除去手段が、前記疑似クロック生成手
段から生成される疑似クロックで、前記ピーク検出手段
により生成されるピーク検出信号をラッチするラッチ手
段と、該ラッチ手段からのラッチ出力と前記ピーク検出
手段により生成されるピーク検出信号との論理積をとる
論理積回路と、から成り、該論理積回路の出力をもって
ノイズパルスを除去されたピーク検出信号とするように
したことを特徴とする同期信号再生回路。[Claims] 1. A synchronization signal reproducing circuit for an optical disc device that detects clock pits periodically embedded in a disc track and reproduces a synchronization signal based on the clock pits, the circuit comprising: Peak detection means for detecting the peak position of a reproduced signal and generating a pulse synchronized with the peak detection signal as a peak detection signal; clock pit extraction means for extracting clock pits from the peak detection signal; and arrival period of the extracted clock pits. PLL (
PhaseLockedLoop) circuit,
In a synchronization signal reproducing circuit of an optical disk device that uses the output of the PLL circuit as a reproduction synchronization signal, a noise pulse removal means is provided for removing pulses within a specific cycle as noise from the peak detection signal generated by the peak detection means. A synchronous signal reproducing circuit characterized by: 2. The synchronization signal reproducing circuit according to claim 1, further comprising: a pseudo clock generation means; and a synchronization signal extraction means for extracting a synchronization control signal that periodically arrives from the signal sequence output from the clock pit extraction means. and until the synchronization control signal is extracted by the synchronization signal extraction means,
A window signal used for extracting clock pits by the clock pit extraction means is created using the pseudo clock generated by the pseudo clock generation means, and after a synchronization control signal is extracted by the synchronization signal extraction means. , said P
The window signal is created using the output of the LL circuit, and the noise pulse removing means generates the peak detection signal generated by the peak detection means using the pseudo clock generated from the pseudo clock generation means. and an AND circuit that takes the AND of the latch output from the latch and the peak detection signal generated by the peak detection means, and generates a noise pulse using the output of the AND circuit. A synchronization signal regeneration circuit characterized in that it uses a removed peak detection signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27628090A JP3222128B2 (en) | 1990-10-17 | 1990-10-17 | Synchronous signal reproducing apparatus and synchronous signal reproducing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27628090A JP3222128B2 (en) | 1990-10-17 | 1990-10-17 | Synchronous signal reproducing apparatus and synchronous signal reproducing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04153954A true JPH04153954A (en) | 1992-05-27 |
JP3222128B2 JP3222128B2 (en) | 2001-10-22 |
Family
ID=17567248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27628090A Expired - Fee Related JP3222128B2 (en) | 1990-10-17 | 1990-10-17 | Synchronous signal reproducing apparatus and synchronous signal reproducing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3222128B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7471604B2 (en) | 2002-04-11 | 2008-12-30 | Samsung Electronics Co., Ltd. | Apparatus for detecting and correcting wobble error and phase locked loop circuit using the same |
-
1990
- 1990-10-17 JP JP27628090A patent/JP3222128B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7471604B2 (en) | 2002-04-11 | 2008-12-30 | Samsung Electronics Co., Ltd. | Apparatus for detecting and correcting wobble error and phase locked loop circuit using the same |
Also Published As
Publication number | Publication date |
---|---|
JP3222128B2 (en) | 2001-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0132674B1 (en) | Optically readable record carrier and mamufacturing apparatus and recording and reading apparatus | |
EP0414518B1 (en) | Optical recording medium and method of and apparatus for recording and reproducing information therein | |
CA2022192C (en) | Optical disk recording/reproducing device | |
EP0390601B1 (en) | Information recording disk, and information record/reproducing method and apparatus utilizing the same | |
JPH0680555B2 (en) | Method and device for reproducing phase of synchronizing signal in optical writing / reading apparatus for data medium | |
KR0136098B1 (en) | Method and apparatus for successively recording efm modulated signals | |
KR0167766B1 (en) | Method of information recording and reproducing for optical disc | |
JPH04153954A (en) | Synchronizing signal reproducing circuit | |
JP2776822B2 (en) | Optical disc recording / reproducing method and apparatus therefor | |
JP2698784B2 (en) | Information recording / reproducing device | |
JPH0793904A (en) | Information recording apparatus, information reproducing apparatus and optical disk | |
JP2953711B2 (en) | Optical disc recording method and reproducing method thereof | |
JPH03219468A (en) | Synchronizing signal regenerating circuit | |
JP2822252B2 (en) | Recording method, recording medium, and recording / reproducing device | |
KR100223883B1 (en) | Rotation control device of recorder and reproducer for optic disc | |
JPH08167148A (en) | Device and method for optically recording/reproducing | |
JP2812321B2 (en) | Disk-shaped recording medium | |
JPH01251371A (en) | Optical disk recording and reproducing system | |
JP3277496B2 (en) | Recording medium and reproducing apparatus therefor | |
JPH03173975A (en) | Method and apparatus for extracting signal | |
JPH05225585A (en) | Optical disk device and its control method | |
JPH03116588A (en) | Optical disk device | |
JPH03187072A (en) | Information recording and reproducing device | |
JPH0388124A (en) | Signal recording and reproducing method | |
JPS63237260A (en) | Write protection circuit for disk device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |