JPH04150485A - 再生装置 - Google Patents
再生装置Info
- Publication number
- JPH04150485A JPH04150485A JP2272378A JP27237890A JPH04150485A JP H04150485 A JPH04150485 A JP H04150485A JP 2272378 A JP2272378 A JP 2272378A JP 27237890 A JP27237890 A JP 27237890A JP H04150485 A JPH04150485 A JP H04150485A
- Authority
- JP
- Japan
- Prior art keywords
- line
- scanning lines
- clock
- memory
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 33
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 238000005070 sampling Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 238000013139 quantization Methods 0.000 claims description 4
- 230000006837 decompression Effects 0.000 claims 1
- 230000003044 adaptive effect Effects 0.000 abstract description 2
- 230000009466 transformation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、電子スチールカメラ等に用いる再生装置に関
する。
する。
（従来の技術）
従来、フレームメモリを用いた業務用の放送方式変換装
置があり、Ｎ Ｔ Ｓ Ｃ（ＮａｔｉｏｎａｌＴｅｌｅ
ｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍ１ｔｔｅｅ）と
ＰＡＬ（Ｐｈａｓｅ Ａｌｔｅｒｎａｔｉｏｎ ｂｙ
Ｌｉｎｅ）の異なる放送方式相互間の変換を行うものが
ある。例えば、ｒＮＴＳＣ−４ＰＡＬ新力式変換装置」
（放送技術昭和６２年ｌＯ月号１２６ Ｐ〜１３１Ｐ）
では、フレームメモリを用い動き補償を行った動画用の
５本→６本への走査線の変換を行うものが発表されてい
る。
置があり、Ｎ Ｔ Ｓ Ｃ（ＮａｔｉｏｎａｌＴｅｌｅ
ｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍ１ｔｔｅｅ）と
ＰＡＬ（Ｐｈａｓｅ Ａｌｔｅｒｎａｔｉｏｎ ｂｙ
Ｌｉｎｅ）の異なる放送方式相互間の変換を行うものが
ある。例えば、ｒＮＴＳＣ−４ＰＡＬ新力式変換装置」
（放送技術昭和６２年ｌＯ月号１２６ Ｐ〜１３１Ｐ）
では、フレームメモリを用い動き補償を行った動画用の
５本→６本への走査線の変換を行うものが発表されてい
る。
（発明が解決しようとする課題）
しかしながら、上記従来の放送方式変換装置はフレーム
メモリを用いるものであり、フレームメモリが高価なこ
ともあり民生用例えば、電子スチルカメラ等には普及し
ないという問題があった。
メモリを用いるものであり、フレームメモリが高価なこ
ともあり民生用例えば、電子スチルカメラ等には普及し
ないという問題があった。
本発明は上記従来の問題を解決するものであり、フレー
ムメモリを用いず実時間処理（サンプリングの変更を行
う）で民生用に適用できる安価で方式変換の可能な再生
装置を提供することを目的とするものである。
ムメモリを用いず実時間処理（サンプリングの変更を行
う）で民生用に適用できる安価で方式変換の可能な再生
装置を提供することを目的とするものである。
（課題を解決するための手段）
本発明は上記目的を達成するために、画像伸長のプロセ
スを有する再生装置において、ｍ本からｎ本に１画面中
の走査線の変換を行うために、伸長のプロセスのクロッ
クを記録時のクロックのｍ／ｎ倍のクロックで行いブロ
ックからライン変換用の２本の８ラインメモリの書き込
みを記録時のクロックのｍ／ｎ倍の伸長のプロセスと同
じクロックで行い、読み出しのクロックを記録時と同じ
クロックで行うことによりサンプリングの変換を行い走
査線の変換を行うようにしたものである。
スを有する再生装置において、ｍ本からｎ本に１画面中
の走査線の変換を行うために、伸長のプロセスのクロッ
クを記録時のクロックのｍ／ｎ倍のクロックで行いブロ
ックからライン変換用の２本の８ラインメモリの書き込
みを記録時のクロックのｍ／ｎ倍の伸長のプロセスと同
じクロックで行い、読み出しのクロックを記録時と同じ
クロックで行うことによりサンプリングの変換を行い走
査線の変換を行うようにしたものである。
（作 用）
したがって本発明によれば、フレームメモリを用いずサ
ンプリングクロックの変換により走査線の補間を行って
いるので、フレームメモリを必要としない簡単な構成の
方式変換の再生装置が得られる。
ンプリングクロックの変換により走査線の補間を行って
いるので、フレームメモリを必要としない簡単な構成の
方式変換の再生装置が得られる。
（実施例）
第１図は本発明の一実施例における方式変換装量再生系
のブロックを示したものである。第１図において、１は
記録時や再生時のメモリカードとデータレートとのアク
セス時間の違いをカバーするためのバッファーメモリ、
２はハフマン復号器、３は量子化部、４は逆離散コサイ
ン変換（以下、逆ＤＣＴという）、５はラインメモリ、
６は有効走査線数を６本から５本の割合に間引く走査線
間引部、７．１０は切替回路、８，９はラインメモリ（
８Ｈライン）、１１はデジタル信号をアナログ信号に変
換するＤ／Ａコンバータ、１２は加算回路、１３は出力
端子、１４は同期信号発生回路、１５は１８．０Ｍ由の
クロック発生回路（Ａ）、１６は１３．５ＭＨｚのクロ
ック発生回路（Ｂ）、１７は方式変換装置再生系全体の
制御を行う制御回路（ＣＰ Ｕ）である。
のブロックを示したものである。第１図において、１は
記録時や再生時のメモリカードとデータレートとのアク
セス時間の違いをカバーするためのバッファーメモリ、
２はハフマン復号器、３は量子化部、４は逆離散コサイ
ン変換（以下、逆ＤＣＴという）、５はラインメモリ、
６は有効走査線数を６本から５本の割合に間引く走査線
間引部、７．１０は切替回路、８，９はラインメモリ（
８Ｈライン）、１１はデジタル信号をアナログ信号に変
換するＤ／Ａコンバータ、１２は加算回路、１３は出力
端子、１４は同期信号発生回路、１５は１８．０Ｍ由の
クロック発生回路（Ａ）、１６は１３．５ＭＨｚのクロ
ック発生回路（Ｂ）、１７は方式変換装置再生系全体の
制御を行う制御回路（ＣＰ Ｕ）である。
次に第１図の動作について説明する。メモリカード１９
から読み出された圧縮画像データは、カードコネクタ２
０を経てバッファーメモリｌに一時保持される。バッフ
ァーメモリ１からの圧縮画像データはハフマン復号器２
によりエントロピー復号され、量子化部３、逆ＤＣＴの
一連の適応型離散コサイン変換（ＡＤＣＴ）の復調プロ
セスを経てブロック単位の画像データ（８Ｘ８）に復元
される。
から読み出された圧縮画像データは、カードコネクタ２
０を経てバッファーメモリｌに一時保持される。バッフ
ァーメモリ１からの圧縮画像データはハフマン復号器２
によりエントロピー復号され、量子化部３、逆ＤＣＴの
一連の適応型離散コサイン変換（ＡＤＣＴ）の復調プロ
セスを経てブロック単位の画像データ（８Ｘ８）に復元
される。
ブロック単位の画像データに復元された段階で走査線の
間引きを行うが、ＰＡＬの有効走査線数５７６本からＮ
ＴＳＣの有効走査線数４８０本に、即ち６本から５本の
割合に間引く。
間引きを行うが、ＰＡＬの有効走査線数５７６本からＮ
ＴＳＣの有効走査線数４８０本に、即ち６本から５本の
割合に間引く。
第２図はこの間引きの様子を示したものであり、垂直方
向の１〜ｍの３ブロック合計２４本のラインから２０本
のライン、つまり６＋７＋７を作り出す。
向の１〜ｍの３ブロック合計２４本のラインから２０本
のライン、つまり６＋７＋７を作り出す。
この時走査線補間の計算式は、
（ニー２）Ｘユ＋（１−３）Ｘ至＝ Ｉ −２’（Ｉ
−４）Ｘ−＋（Ｉ −５）Ｘ、＝ Ｉ −４’（Ｉ−６
）＝Ｉ−５’ （Ｉ −７）Ｘ−＋（Ｉ −８）Ｘ、＝ Ｉ−６’とい
う手順で線間補間を行う。よって、走査線変更後のブロ
ックは■ブロックが６本、■ブロックが７本、■ブロッ
クが７本という走査線の構成になっている。■−１′を
作るためにはｔ−Ｓとｌｌ−１が必要となり８ライン目
を記憶しておく１ラインを記憶するラインメモリ５が必
要である。
−４）Ｘ−＋（Ｉ −５）Ｘ、＝ Ｉ −４’（Ｉ−６
）＝Ｉ−５’ （Ｉ −７）Ｘ−＋（Ｉ −８）Ｘ、＝ Ｉ−６’とい
う手順で線間補間を行う。よって、走査線変更後のブロ
ックは■ブロックが６本、■ブロックが７本、■ブロッ
クが７本という走査線の構成になっている。■−１′を
作るためにはｔ−Ｓとｌｌ−１が必要となり８ライン目
を記憶しておく１ラインを記憶するラインメモリ５が必
要である。
第３図は上記の様子を示したものである。逆ＤＴＣ４か
らの出力■ブロックの１ライン目１′は、まずラインメ
モリにあるＩブロックの８ライン目（Ｉ−８）と演算を
行い■ブロックの１′ライン（ＩＩ−１’）を作る。以
下］ブロック内で演算を繰り返し、■の８ライン目は演
算されると同時にラインメモリの８画素を書き替えて■
ブロック目の演算に待機する。
らの出力■ブロックの１ライン目１′は、まずラインメ
モリにあるＩブロックの８ライン目（Ｉ−８）と演算を
行い■ブロックの１′ライン（ＩＩ−１’）を作る。以
下］ブロック内で演算を繰り返し、■の８ライン目は演
算されると同時にラインメモリの８画素を書き替えて■
ブロック目の演算に待機する。
第４図（ａ）は走査線間引回路６の回路構成例を示した
ものである。第４図において、第１図と同一番号を付し
たブロックは第１図と同じであるので省略する。３２は
タイミングコントローラ、３３は切替回路、３４．３６
は乗算器、３５は１画素遅延の遅延線（ＤＬ）、３７は
加算器、３８は係数発生器、３９は切替回路、４０はク
ロック発生回路（Ａ）、４１はクロック発生回路（Ｂ）
である。第４図（ｂ）は逆ＤＣＴ４の出力を示したもの
である。
ものである。第４図において、第１図と同一番号を付し
たブロックは第１図と同じであるので省略する。３２は
タイミングコントローラ、３３は切替回路、３４．３６
は乗算器、３５は１画素遅延の遅延線（ＤＬ）、３７は
加算器、３８は係数発生器、３９は切替回路、４０はク
ロック発生回路（Ａ）、４１はクロック発生回路（Ｂ）
である。第４図（ｂ）は逆ＤＣＴ４の出力を示したもの
である。
次に走査線間引部６の動作について説明する。
逆ＤＴＣ４の出力は第４図（ｂ）に示すように垂直方向
に一画素ずつシーケンシャルに出力される。
に一画素ずつシーケンシャルに出力される。
ラインメモリ５には８ライン目の画素を書き替えていく
が、まず垂直方向に８ライン目の画素を切替回路３３で
切り替えて出力し、その後逆ＤＣＴ４の出力が切替回路
３３より出力される。加算器３７では遅延線（ＤＬ）３
５の画素と現画素とを係数発生器３８の出力係数とそれ
ぞれの画素と乗算器３４．３６で掛算した結果を加算し
走査線を６から５の割合に変換を行う、上記動作はタイ
ミングコントローラ３２によってラインメモリ５の書き
かえ、切替回路３３の制御及び係数発生器３８をコント
ロールする。
が、まず垂直方向に８ライン目の画素を切替回路３３で
切り替えて出力し、その後逆ＤＣＴ４の出力が切替回路
３３より出力される。加算器３７では遅延線（ＤＬ）３
５の画素と現画素とを係数発生器３８の出力係数とそれ
ぞれの画素と乗算器３４．３６で掛算した結果を加算し
走査線を６から５の割合に変換を行う、上記動作はタイ
ミングコントローラ３２によってラインメモリ５の書き
かえ、切替回路３３の制御及び係数発生器３８をコント
ロールする。
加算器３７の出力はブロックからラインへの変換部に入
る。切替回路７，１０、ラインメモリ８．９によりデー
タをメモリに書き込み読み出す時にライン単位で行うも
のである。ここで書き込み及び読み出しのクロックはク
ロック発生回路（Ａ）４０とクロック発生回路（Ｂ）４
１を用いる。圧縮時（記録時）のクロックが１３．５Ｍ
Ｈｚであるとすると、ラインメモリ８または９に第２図
の１ブロツクのように６ラインあり、６ラインを読み出
す間に８ライン分のブロックを処理しなければならない
ので、ＮＴＳＣの場合６ライン分の時間 ６ Ｘ６３，
５５５μ５＝３８１μｓの間に８ライン分の書き込みの
グロックでライン補間の演算を行ってラインメモリ８ま
たは９に書き込まなければならない。つまり、クロック
発生回路（Ａ）は１８ＭＨｚ、クロック発生回路（Ｂ）
は１３．５ＭＨ２を採用することで変換は達成できる。
る。切替回路７，１０、ラインメモリ８．９によりデー
タをメモリに書き込み読み出す時にライン単位で行うも
のである。ここで書き込み及び読み出しのクロックはク
ロック発生回路（Ａ）４０とクロック発生回路（Ｂ）４
１を用いる。圧縮時（記録時）のクロックが１３．５Ｍ
Ｈｚであるとすると、ラインメモリ８または９に第２図
の１ブロツクのように６ラインあり、６ラインを読み出
す間に８ライン分のブロックを処理しなければならない
ので、ＮＴＳＣの場合６ライン分の時間 ６ Ｘ６３，
５５５μ５＝３８１μｓの間に８ライン分の書き込みの
グロックでライン補間の演算を行ってラインメモリ８ま
たは９に書き込まなければならない。つまり、クロック
発生回路（Ａ）は１８ＭＨｚ、クロック発生回路（Ｂ）
は１３．５ＭＨ２を採用することで変換は達成できる。
第１図において、クロック発生回路（Ａ）１５は１８Ｍ
Ｈｚ、クロック発生回路（Ｂ）１６は１３．５ＭＨ２の
クロックを発生しており、量子化部３及び逆ＤＣＴ４の
クロックは１８ＭＨ２で動作する。このクロック発生回
路（Ａ）１５． （Ｂ）１６の制御をＣＰＵ１７で行い
、また、クロック発生回路（Ｂ）１６から出力されるタ
イミングにより同期信号発生回路１４から同期信号が出
力され、Ｄ／Ａコンバータ１１からの出力である輝度信
号と加算回路１２で加算され出力端子１３より出力され
る。
Ｈｚ、クロック発生回路（Ｂ）１６は１３．５ＭＨ２の
クロックを発生しており、量子化部３及び逆ＤＣＴ４の
クロックは１８ＭＨ２で動作する。このクロック発生回
路（Ａ）１５． （Ｂ）１６の制御をＣＰＵ１７で行い
、また、クロック発生回路（Ｂ）１６から出力されるタ
イミングにより同期信号発生回路１４から同期信号が出
力され、Ｄ／Ａコンバータ１１からの出力である輝度信
号と加算回路１２で加算され出力端子１３より出力され
る。
（発明の効果）
本発明は上記実施例から明らかなように、再生装置はフ
レームメモリを用いずサンプリングクロックの変換によ
り走査線の補間を行っているのでフレームメモリを用い
ない簡単な構成のＰＡＬとＮＴＳＣの相互変換付電子ス
チルカメラをリアルタイムで達成できるという効果を有
する。
レームメモリを用いずサンプリングクロックの変換によ
り走査線の補間を行っているのでフレームメモリを用い
ない簡単な構成のＰＡＬとＮＴＳＣの相互変換付電子ス
チルカメラをリアルタイムで達成できるという効果を有
する。
第１図は本発明の一実施例における方式変換装置再生系
のブロック図、第２図は本発明の実施例における間引の
様子の説明図、第３図は本発明の実施例における補間の
様子の説明図、第４図は本発明の一実施例における走査
線間引部の回路構成図である。 １・・・バッファメモリ、 ２・・・ハフマン復号器
、 ３・・・量子化部、 ４・・・逆ＤＣＴ、５．８．
９・・・ラインメモリ、 ６・・・走査線間引部、
７ 、１０．３３．３９・・・切替回路、１１・・・Ｄ
／Ａコンバータ、 １２・・・加算回路、１３・・・出
力端子、 １４・・・同期信号発生回路、１５、４０・
・・クロック発生回路（Ａ）、 １６．４１・・・クロ
ック発生回路（Ｂ）、 １７・・・ＣＰＵ、１９・・・
メモリカード、 ２０・・・カードコネクタ、 ３２・
・・タイミングコントローラ、３４、３６・・・乗算器
、 ３５・・・遅延線、 ３８・・係数発生器。
のブロック図、第２図は本発明の実施例における間引の
様子の説明図、第３図は本発明の実施例における補間の
様子の説明図、第４図は本発明の一実施例における走査
線間引部の回路構成図である。 １・・・バッファメモリ、 ２・・・ハフマン復号器
、 ３・・・量子化部、 ４・・・逆ＤＣＴ、５．８．
９・・・ラインメモリ、 ６・・・走査線間引部、
７ 、１０．３３．３９・・・切替回路、１１・・・Ｄ
／Ａコンバータ、 １２・・・加算回路、１３・・・出
力端子、 １４・・・同期信号発生回路、１５、４０・
・・クロック発生回路（Ａ）、 １６．４１・・・クロ
ック発生回路（Ｂ）、 １７・・・ＣＰＵ、１９・・・
メモリカード、 ２０・・・カードコネクタ、 ３２・
・・タイミングコントローラ、３４、３６・・・乗算器
、 ３５・・・遅延線、 ３８・・係数発生器。
Claims (2)
- （１）画像伸長のプロセスを有する再生装置において、
ｍ本からｎ本に１画面中の走査線の変換を行うために伸
長のプロセスのクロックを記録時のクロックのｍ／ｎ倍
のクロックで行い、ブロックからラインへの変換用の２
本の８ラインメモリの書き込みを記録時のクロックのｍ
／ｎ倍の伸長のプロセスと同じクロックで行い、読み出
しのクロックを記録時と同じクロックで行うことにより
サンプリングの変換を行い走査線の変換を行うことを特
徴とする再生装置。 - （２）画像伸長のプロセスを有する再生装置において、
圧縮画像データを一時保持するバッファメモリと、ハフ
マン復号器と、量子化部と、逆ＤＣＴと、ラインメモリ
と、走査線を６本から５本の割合で間引く走査線間引部
と、ブロックからラインへの変換部と、Ｄ／Ａコンバー
タと、同期信号発生回路と、前記Ｄ／Ａコンバータ出力
の輝度信号と前記同期信号発生回路の出力を加算する加
算回路とを備えたことを特徴とする請求項（１）記載の
再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2272378A JPH04150485A (ja) | 1990-10-12 | 1990-10-12 | 再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2272378A JPH04150485A (ja) | 1990-10-12 | 1990-10-12 | 再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04150485A true JPH04150485A (ja) | 1992-05-22 |
Family
ID=17513057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2272378A Pending JPH04150485A (ja) | 1990-10-12 | 1990-10-12 | 再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04150485A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5404169A (en) * | 1991-12-04 | 1995-04-04 | Samsung Electronics Co., Ltd. | Method and apparatus for converting scanning line of a video signal receiver |
-
1990
- 1990-10-12 JP JP2272378A patent/JPH04150485A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5404169A (en) * | 1991-12-04 | 1995-04-04 | Samsung Electronics Co., Ltd. | Method and apparatus for converting scanning line of a video signal receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5444483A (en) | Digital electronic camera apparatus for recording still video images and motion video images | |
| US7489348B2 (en) | Digital camera for recording a still image while shooting moving image | |
| JP2534534B2 (ja) | 符号化局から復号化局へ変換符号化されたデジタル画像信号を転送するテレビジョンシステム | |
| US5442718A (en) | Apparatus and method for storing and reproducing digital image data yielding high resolution and high quality video image data | |
| KR100192696B1 (ko) | 화상 재생 방식 및 장치 | |
| JP2947389B2 (ja) | 画像処理用メモリ集積回路 | |
| JPH04229382A (ja) | ディジタル画像データの解像度交換装置 | |
| JPH04150485A (ja) | 再生装置 | |
| JPH02105679A (ja) | ディジタル画像記録再生装置 | |
| JPH0591460A (ja) | 電子カメラ | |
| JP3312456B2 (ja) | 映像信号処理装置 | |
| JP3204708B2 (ja) | 映像記録再生装置 | |
| JP3276858B2 (ja) | デジタルスチルカメラ | |
| JP3333336B2 (ja) | 符号化／復号化装置 | |
| JP3347603B2 (ja) | 符号化装置及び復号化装置 | |
| JPH10145812A (ja) | ディジタル画像信号記録装置 | |
| JPH11308620A (ja) | 画像復号装置 | |
| JP3194757B2 (ja) | 電子カメラ装置 | |
| JP4704525B2 (ja) | 画像信号処理装置 | |
| JP3455263B2 (ja) | 画像処理装置 | |
| JP3083721B2 (ja) | 画像データ再生装置 | |
| JP3343861B2 (ja) | ディジタル電子スチル・カメラおよびその動作方法 | |
| JPH05252522A (ja) | デジタルビデオカメラ | |
| JP3004335B2 (ja) | ノイズ低減装置 | |
| JPH06303594A (ja) | 静止画像の符号化方式、および復号化方式 |