JPH04143811A - Variable reference voltage generating circuit - Google Patents
Variable reference voltage generating circuitInfo
- Publication number
- JPH04143811A JPH04143811A JP2267236A JP26723690A JPH04143811A JP H04143811 A JPH04143811 A JP H04143811A JP 2267236 A JP2267236 A JP 2267236A JP 26723690 A JP26723690 A JP 26723690A JP H04143811 A JPH04143811 A JP H04143811A
- Authority
- JP
- Japan
- Prior art keywords
- node
- voltage
- output terminal
- terminal
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 description 10
- 238000003199 nucleic acid amplification method Methods 0.000 description 10
- 239000012535 impurity Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、バンドギャップ電圧を利用した可変基準電圧
発生回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a variable reference voltage generation circuit using a bandgap voltage.
(従来の技術)
基準電圧を発生する回路の多くは、温度補償を施すため
バンドギャップ電圧を利用している。バンドギャップ電
圧は、絶対零度におけるP−N接合部の順方向電圧降下
である。バイポーラトランジスタのベース・エミッタ間
電圧は、一般に約2m V / ℃の負の温度特性をも
っているが、絶対零度では1.205Vに収束する。こ
のため温度の影響を受けず、また電源電圧に対する依存
性も少ない安定した基準電圧は、約1.2Vであるとさ
れている。しかし、例えば電圧制御オシレータのセンタ
周波数電圧には、2.4vの電圧が必要となる。このよ
うな1.2V以外の基準電圧が必要な場合には、分圧し
て所望の電圧が得られるようにしている。(Prior Art) Many circuits that generate reference voltages utilize bandgap voltages to perform temperature compensation. Bandgap voltage is the forward voltage drop across the PN junction at absolute zero. The base-emitter voltage of a bipolar transistor generally has a negative temperature characteristic of about 2 mV/°C, but converges to 1.205V at absolute zero. Therefore, a stable reference voltage that is not affected by temperature and has little dependence on power supply voltage is said to be about 1.2V. However, for example, the center frequency voltage of a voltage controlled oscillator requires a voltage of 2.4V. If a reference voltage other than 1.2V is required, the voltage is divided to obtain the desired voltage.
第3図に、1.2V以外の基準電圧V refを出力す
ることができる従来の可変基準電圧発生回路の構成を示
す。バイポーラトランジスタQ]及びQ2のコレクタ端
子が、電源電圧V端子に共に接続されており、ベース端
子は共にノードN12に接続されている。バイポーラト
ランジスタQ1のエミッタ端子はノードN1に接続され
ており、このノードN1と接地端子との間には、抵抗R
2と抵抗R3とが直列に接続されている。またバイポー
ラトランジスタQ2のエミッタ端子は、ノードN3に接
続されている。FIG. 3 shows the configuration of a conventional variable reference voltage generation circuit capable of outputting a reference voltage V ref other than 1.2V. The collector terminals of the bipolar transistors Q] and Q2 are both connected to the power supply voltage V terminal, and the base terminals are both connected to the node N12. The emitter terminal of bipolar transistor Q1 is connected to node N1, and a resistor R is connected between this node N1 and the ground terminal.
2 and resistor R3 are connected in series. Furthermore, the emitter terminal of bipolar transistor Q2 is connected to node N3.
抵抗R2と抵抗R3とを接続するノードN2は、演算増
幅器OPIの非反転入力端子に接続され、ノードN3は
反転入力端子に接続されている。演算増幅器OPIの出
力端ノードN11と接地端子との間には、抵抗R21と
抵抗R22とが直列に接続されている。この抵抗R21
と抵抗R22とを接続するノードN12は、上述したよ
うにバイポーラトランジスタQ1及びQ2のベース端子
に接続されている。A node N2 connecting the resistors R2 and R3 is connected to a non-inverting input terminal of the operational amplifier OPI, and a node N3 is connected to an inverting input terminal. A resistor R21 and a resistor R22 are connected in series between the output end node N11 of the operational amplifier OPI and the ground terminal. This resistance R21
The node N12 connecting the resistor R22 and the resistor R22 is connected to the base terminals of the bipolar transistors Q1 and Q2, as described above.
トランジスタのベース・エミッタ間電圧は、般に1.2
Vのときに温度及び電源電圧への依存性が少なく、安定
度が高くなる。このため、ノードN12の電圧VOが1
,2Vになるようにすると、演算増幅器OPIの出力端
ノードNllからは、抵抗R21と抵抗R22との抵抗
分割比により、以下の(1)式で決定される基準電圧V
refが出力される。The base-emitter voltage of a transistor is generally 1.2
When the voltage is V, there is little dependence on temperature and power supply voltage, and stability is high. Therefore, the voltage VO at node N12 is 1
, 2V, the output terminal node Nll of the operational amplifier OPI receives the reference voltage V determined by the following equation (1) by the resistance division ratio of the resistor R21 and the resistor R22.
ref is output.
Vrer=1.2X (R21+R22)/R22−(
1)この抵抗R21と抵抗R22を任意に設定すること
によって、1.2V以外の所望の電圧を得ることが可能
になる。但しこの関係は、抵抗R21に流れる電流11
4と、抵抗R22に流れる電流115とがほぼ等しい場
合に成立する。従って、ノードN12に流れる電流Il
lは無視し得る程小さくなければならない。Vrer=1.2X (R21+R22)/R22-(
1) By arbitrarily setting the resistor R21 and resistor R22, it is possible to obtain a desired voltage other than 1.2V. However, this relationship is based on the current 11 flowing through the resistor R21.
4 and the current 115 flowing through the resistor R22 are approximately equal. Therefore, the current Il flowing through the node N12
l must be negligibly small.
(発明か解決しようとする課題)
しかしこのような構成を有した回路には、以下のような
問題かあった。この回路では、演算増幅器OPIの二つ
の入力端子の電圧がほぼ一致するように、ノードN12
に電流Illが流れる。そしてこの電流Illは、ベー
ス電流となってバイポーラトランジスタQ11及びQ1
2に流れ、それぞれの電流増幅率hfe□及びhfe。(Problem to be solved by the invention) However, the circuit having such a configuration has the following problems. In this circuit, the node N12 is set so that the voltages at the two input terminals of the operational amplifier OPI almost match.
A current Ill flows through. This current Ill becomes a base current and flows through bipolar transistors Q11 and Q1.
2, and the respective current amplification factors hfe□ and hfe.
に応じた電流112及び113として、ノードN1及び
N3にそれぞれ流れる。Currents 112 and 113 corresponding to the currents flow through nodes N1 and N3, respectively.
ここで、演算増幅器OPIの二つの入力端子電圧が等し
くなるように動作するためには、電流112及び113
はある程度の大きさが必要となる。Here, in order to operate so that the two input terminal voltages of the operational amplifier OPI are equal, currents 112 and 113 are required.
requires a certain size.
電流増幅率h 、h が十分に大きい場合にr
el fe2
は、わずかなベース電流Illによっても、必要な大き
さの電流112及び113が得られる。このような場合
には、上述の(1)式が成立し、所望の基準電圧V r
erを得ることができる。When the current amplification factors h and h are sufficiently large, r
In el fe2 , the necessary magnitudes of currents 112 and 113 can be obtained even with a small base current Ill. In such a case, the above equation (1) holds true and the desired reference voltage V r
You can get er.
ところが、バイポーラトランジスタQ1及びQ2をMO
S型トランジスタとモノリシックで形成する場合には、
プロセス上の制約から寄生のものとならざるを得ない。However, if the bipolar transistors Q1 and Q2 are MO
When formed monolithically with an S-type transistor,
Due to process constraints, it cannot help but become parasitic.
例えば第4図に示されたように、n型半導体基板31の
表面上にp型ウェル32とn+型不純物層33とか形成
され、p型ウェル32の表面部分にn+型不純物層35
とp+型不純物層34とが形成されている。n+型不純
物層35をエミッタ電極に、p+型不純物層34をベー
ス電極に、n+型不純物層33をコレクタ電極に接続す
ることによって、npn トランジスタとして機能する
。For example, as shown in FIG. 4, a p-type well 32 and an n+-type impurity layer 33 are formed on the surface of an n-type semiconductor substrate 31, and an n+-type impurity layer 35 is formed on the surface of the p-type well 32.
and a p+ type impurity layer 34 are formed. By connecting the n+ type impurity layer 35 to the emitter electrode, the p+ type impurity layer 34 to the base electrode, and the n+ type impurity layer 33 to the collector electrode, it functions as an npn transistor.
このような本来の構造ではないバイポーラトランジスタ
では、電流増幅率h 、h のばらfel
fe2
つきはさけられない。電流増幅率が小さいと、大きなベ
ース電流Illが流れて(1)式は成立しなくなる。In a bipolar transistor that does not have such an original structure, the current amplification factors h and h are different fel
fe2 Tsuki cannot be avoided. If the current amplification factor is small, a large base current Ill will flow and equation (1) will no longer hold true.
このように従来の可変基準電圧発生回路には、プロセス
上の制約からくるバイポーラトランジスタの電流増幅率
のばらつきが原因となって、発生する基T$雷電圧精度
が低いという問題があった。As described above, the conventional variable reference voltage generation circuit has a problem in that the accuracy of the generated base T$ lightning voltage is low due to variations in the current amplification factors of the bipolar transistors due to process constraints.
本発明は上記事情に鑑み、バイポーラトランジスタの電
流増幅率のばらつきの影響を受けることす<、所望の基
準電圧を高精度で発生させることができる可変基準電圧
発生回路を提供することを目的とする。In view of the above circumstances, it is an object of the present invention to provide a variable reference voltage generation circuit that can generate a desired reference voltage with high precision without being affected by variations in the current amplification factors of bipolar transistors. .
(課題を解決するための手段)
本発明の可変基準電圧発生回路は、バンドギャップ電圧
を第1の出力端子より出力するバンドギャップ電圧発生
回路と、この第1の出力端子に非反転入力端子が接続さ
れノードに反転入力端子が接続され第2の出力端子から
基準電圧を発生する演算増幅器と、第2の出力端子及び
ノードに接続され演算増幅器の出力端子から出力された
基準電圧を分圧してノードに出力する抵抗分割部とを有
した可変電圧回路とを備えたことを特徴としている。(Means for Solving the Problems) A variable reference voltage generation circuit of the present invention includes a bandgap voltage generation circuit that outputs a bandgap voltage from a first output terminal, and a non-inverting input terminal connected to the first output terminal. an operational amplifier whose inverting input terminal is connected to the node and which generates a reference voltage from a second output terminal; and an operational amplifier which is connected to the second output terminal and the node and which divides the reference voltage output from the output terminal of the operational amplifier. The present invention is characterized in that it includes a variable voltage circuit having a resistance dividing section that outputs to the node.
また、コレクタ端子が電源端子にベース端子が第1のノ
ードにエミッタ端子が第2のノードにそれぞれ接続され
た第1のバイポーラトランジスタと、コレクタ端子が電
源端子にベース端子が第1のノードにエミッタ端子が第
3のノードにそれぞれ接続された第2のバイポーラトラ
ンジスタと、第2のノードと接地端子との間に直列に接
続された第1の抵抗及び第2の抵抗と、第3のノードと
接地端子との間に接続された第3の抵抗と、第1の抵抗
と第2の抵抗とを接続する第4のノードに非反転入力端
子か接続され第3のノードに反転入力端子か接続され第
1のノードに第1の出力端子が接続されこの第1の出力
端子よりバンドギャップ電圧を発生する第1の演算増幅
器とを有するバンドギャップ電圧発生回路と、
第1の出力端子に非反転入力端子が接続され第5のノー
ドに反転入力端子が接続され第2の出力端子から基準電
圧を発生する第2の演算増幅器と、第2の出力端子と第
5のノードとの間に接続された第4の抵抗と、第5のノ
ードと接地端子との間に接続された第5の抵抗とを有す
る可変電圧回路とを備えたものであってもよい。The first bipolar transistor has a collector terminal connected to a power supply terminal, a base terminal connected to a first node, an emitter terminal connected to a second node, and a collector terminal connected to a power supply terminal, a base terminal connected to a first node, and an emitter terminal connected to the first node. a second bipolar transistor whose terminals are respectively connected to a third node; a first resistor and a second resistor connected in series between the second node and a ground terminal; A non-inverting input terminal is connected to the third resistor connected to the ground terminal, a fourth node connecting the first resistor and the second resistor, and an inverting input terminal is connected to the third node. and a first operational amplifier having a first output terminal connected to the first node and generating a bandgap voltage from the first output terminal; a second operational amplifier having an input terminal connected thereto, an inverting input terminal connected to a fifth node and generating a reference voltage from a second output terminal; and a second operational amplifier connected between the second output terminal and the fifth node. The variable voltage circuit may include a fourth resistor connected between the fifth node and the ground terminal.
さらに、ハンドギャップ電圧を第1の出力端子よl〕比
出力るバンドギャップ電圧発生回路と、第1の出力端子
に非反転入力端子か接続され第1のノードに反転入力端
子が接続され第2の出力端子より第1の電圧を出力する
第1の演算増幅器と、第2+)出力端子と第1のノード
に接続され第2の出力端子より出力された第1の電圧を
分圧して第1のノードに出力する第1の抵抗分割部と、
第1の出力端子に非反転入力端子が接続され第2のノー
ドに反転入力端子が接続され第3の出力端子より基準電
圧を出力する第2の演算増幅器と、第2の出力端子と第
3の出力端子と第2のノードとに接続され第2の出力端
子より出力された第1の電圧と前記第3の出力端子より
出力された基準電圧との電圧差を分圧して第2のノード
に出力する第2の抵抗分割部とを有した可変電圧回路と
を備えていてもよい。Furthermore, a bandgap voltage generating circuit outputs a handgap voltage at a ratio of l] to a first output terminal, a non-inverting input terminal is connected to the first output terminal, an inverting input terminal is connected to the first node, and a second a first operational amplifier that outputs a first voltage from an output terminal; a first resistance divider outputting to the node;
a second operational amplifier having a non-inverting input terminal connected to a first output terminal, an inverting input terminal connected to a second node, and outputting a reference voltage from a third output terminal; The voltage difference between the first voltage output from the second output terminal connected to the output terminal of the output terminal and the second node and the reference voltage output from the third output terminal is divided and the voltage is applied to the second node. The variable voltage circuit may also include a variable voltage circuit having a second resistance dividing section that outputs an output to the voltage.
ここで、第1の抵抗分割部は第2の出力端子と第1のノ
ードとの間に接続された第1の抵抗と、第1のノートと
接地端子との間に接続された第2の抵抗とを有し、第2
の抵抗分割部は第2の出力端子と第2の、ノートとの間
に接続された第3の抵抗と、第2のノードと第3の出力
端子との間に接続された第4の抵抗とを有していてもよ
い。Here, the first resistor divider includes a first resistor connected between the second output terminal and the first node, and a second resistor connected between the first node and the ground terminal. and a second resistor.
The resistor divider includes a third resistor connected between the second output terminal and the second node, and a fourth resistor connected between the second node and the third output terminal. It may have.
バンドギャップ電圧発生回路から出力されるバンドギャ
ップ電圧は、約1.2vであることが望ましい。It is desirable that the bandgap voltage output from the bandgap voltage generation circuit is about 1.2v.
(作 用)
バンドギャップ電圧発生回路よりバンドギャップ電圧が
発生され、可変電圧回路の演算増幅器の非反転入力端子
に出力される。一方の反転入力端子には、この演算増幅
器の出力端子から出力された電圧が抵抗分割部によって
分圧されて入力され、この電圧が非反転入力端子に入力
されるバンドギャップ電圧に一致するように動作する。(Function) A bandgap voltage is generated by the bandgap voltage generation circuit and output to the non-inverting input terminal of the operational amplifier of the variable voltage circuit. The voltage output from the output terminal of this operational amplifier is input to one inverting input terminal after being divided by a resistor divider, and this voltage is inputted to the non-inverting input terminal so that it matches the bandgap voltage input to the non-inverting input terminal. Operate.
これにより、演算増幅器からは抵抗分割部の分圧比に応
じた所望の基準電圧が得られる。ここで、バンドギャッ
プ電圧発生回路の出力端子は、演算増幅器の非反転入力
端子に接続されているが、演算増幅器の人力インピーダ
ンスが極めて高く、出力された電流は非反転入力端子に
は殆ど流れない。従って、バンドギャップ電圧発生回路
内の特性にばらつきかあっても、可変電圧回路内の抵抗
分割部に流れる電流には影響を及ぼさず、所望の基準電
圧が精度良く出力される。Thereby, a desired reference voltage can be obtained from the operational amplifier according to the voltage division ratio of the resistance dividing section. Here, the output terminal of the bandgap voltage generation circuit is connected to the non-inverting input terminal of the operational amplifier, but since the human power impedance of the operational amplifier is extremely high, the output current hardly flows to the non-inverting input terminal. . Therefore, even if there are variations in the characteristics within the bandgap voltage generation circuit, it does not affect the current flowing through the resistance dividing section within the variable voltage circuit, and the desired reference voltage is output with high accuracy.
ここでバンドギャップ電圧発生回路が、第1及び第2の
バイポーラトランジスタ、第1、第2及び第3の抵抗、
第1の演算増幅器を有し、可変電圧回路が第2の演算増
幅器、第4及び第5の抵抗を有する場合、バンドギャッ
プ電圧発生回路内における第1の演算増幅器の出力端子
から第1及び第2のバイポーラトランジスタのベースへ
流れる電流は、バイポーラトランジスタの電流増幅率に
ばらつきかあると変化する。しかし、演算増幅器の入力
インピーダンスは非常に高いため、この第1の演算増幅
器から出力された電流は可変電圧回路の第2の演算増幅
器には流れ込まず、殆どベース電流として第1及び第2
のバイポーラトランジスタのベースへ流れる。このため
、製造プロセスのばらつきによりバイポーラトランジス
タの電流増幅率かばらついていても、可変電圧回路内に
おける第4の抵抗に流れる電流には影響が及ばず、第2
の演算増幅器からは所望の基準電圧が高精度で出力され
る。Here, the bandgap voltage generation circuit includes first and second bipolar transistors, first, second and third resistors,
When the variable voltage circuit has a first operational amplifier and a second operational amplifier and fourth and fifth resistors, the first and second operational amplifiers are connected to the output terminal of the first operational amplifier in the bandgap voltage generation circuit. The current flowing to the base of the bipolar transistor No. 2 changes if there are variations in the current amplification factors of the bipolar transistors. However, since the input impedance of the operational amplifier is very high, the current output from the first operational amplifier does not flow into the second operational amplifier of the variable voltage circuit, and most of the current output from the first and second operational amplifiers is used as base current.
flows to the base of the bipolar transistor. Therefore, even if the current amplification factor of the bipolar transistor varies due to variations in the manufacturing process, it does not affect the current flowing through the fourth resistor in the variable voltage circuit, and the second
A desired reference voltage is output with high accuracy from the operational amplifier.
可変電圧回路が以上のような構成の場合には、基準電圧
を分圧したものがバンドギャップ電圧となるため、バン
ドギャップ電圧よりも高い基準電圧が出力される。When the variable voltage circuit has the above configuration, the bandgap voltage is obtained by dividing the reference voltage, so a reference voltage higher than the bandgap voltage is output.
これと逆に、可変電圧回路が第1及び第2の演算増幅器
と、第1及び第2の抵抗分割部とを有している場合には
、第1の演算増幅器から出力された第1の電圧と第2の
演算増幅器から出力された基準電圧との電圧差を第2の
抵抗分割部により分圧したものがバンドギャップ電圧に
相当し、バンドギャップ電圧よりも低い基準電圧が得ら
れる。Conversely, when the variable voltage circuit has first and second operational amplifiers and first and second resistance dividers, the first output from the first operational amplifier The voltage difference between the voltage and the reference voltage output from the second operational amplifier is divided by the second resistance divider, which corresponds to the bandgap voltage, and a reference voltage lower than the bandgap voltage is obtained.
この場合も同様に、第1及び第2の演算増幅器の入力イ
ンピーダンスが極めて高く、バンドギャップ電圧発生回
路から出力された電流は殆ど非反転入力端子には流れ込
まない。このため、バンドギャップ電圧発生回路内の特
性にばらつきがあっても、可変電圧回路内の第2の抵抗
分割部に流れる電流には影響か及ばず、所望の基準電圧
が高精度で得られる。In this case as well, the input impedance of the first and second operational amplifiers is extremely high, and almost no current output from the bandgap voltage generation circuit flows into the non-inverting input terminal. Therefore, even if there are variations in the characteristics within the bandgap voltage generation circuit, the current flowing through the second resistance dividing section within the variable voltage circuit is not affected, and a desired reference voltage can be obtained with high accuracy.
ここで、可変電圧回路の第1の抵抗分割部が第1及び第
2の抵抗を有し、第2の抵抗分割部か第3及び第4の抵
抗を有する場合、バンドギャップ電圧発生回路の特性の
ばらつきの影響は、第3及び第4の抵抗に流れる電流に
まで及ばず、基準電圧にばらつきが生じるのが防止され
る。Here, when the first resistance dividing section of the variable voltage circuit has first and second resistances, and the second resistance dividing section has third and fourth resistances, the characteristics of the bandgap voltage generating circuit The influence of the variation does not extend to the current flowing through the third and fourth resistors, and the occurrence of variation in the reference voltage is prevented.
バンドギャップ電圧発生回路から出力されるバンドギャ
ップ電圧が約1.2vである場合には、温度や電源電圧
の変化の影響を最も受けず、基準電圧の精度が向上する
。When the bandgap voltage output from the bandgap voltage generation circuit is about 1.2V, it is least affected by changes in temperature and power supply voltage, and the accuracy of the reference voltage is improved.
(実施例)
以下、本発明の一実施例について図面を参照して説明す
る。第1図に第1の実施例による可変基準電圧発生回路
の構成を示す。この可変基準電圧発生回路は、バンドギ
ャップ電圧発生回路1と可変電圧回路2とから成り、バ
ンドギャップ電圧発生回路1の出力端ノードN4に昇圧
回路2の入力端子が接続されている。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings. FIG. 1 shows the configuration of a variable reference voltage generation circuit according to a first embodiment. This variable reference voltage generation circuit consists of a bandgap voltage generation circuit 1 and a variable voltage circuit 2, and the input terminal of the booster circuit 2 is connected to the output end node N4 of the bandgap voltage generation circuit 1.
バンドギャップ電圧発生回路1は純粋なバンドギャップ
電圧発生回路の構成を有しており、第3図に示された回
路から、抵抗R21とR22とから成る抵抗分割部を除
いたものに相当する。この回路1は、バイポーラトラン
ジスタQ1及びQ2と、演算増幅器OPI、抵抗R1,
R2,R3を備えている。バイポーラトランジスタQ1
及びQ2のコレクタ端子か電源電圧V端子に共に接続さ
れており、ベース端子は共にノードN4に接続されてい
る。バイポーラトランジスタQ1のエミッタ端子はノー
ドN1に接続され、このノードN1と接地端子との間に
、抵抗R2及び抵抗R3か直列に接続されている。バイ
ポーラトランジスタQ2のエミッタ端子は、ノードN3
に接続されている。The bandgap voltage generation circuit 1 has the configuration of a pure bandgap voltage generation circuit, and corresponds to the circuit shown in FIG. 3 except that the resistance dividing section consisting of resistors R21 and R22 is removed. This circuit 1 includes bipolar transistors Q1 and Q2, an operational amplifier OPI, a resistor R1,
It is equipped with R2 and R3. Bipolar transistor Q1
The collector terminals of and Q2 are both connected to the power supply voltage V terminal, and the base terminals are both connected to the node N4. The emitter terminal of the bipolar transistor Q1 is connected to a node N1, and a resistor R2 and a resistor R3 are connected in series between this node N1 and a ground terminal. The emitter terminal of bipolar transistor Q2 is connected to node N3.
It is connected to the.
抵抗R2と抵抗R3とを接続するノードN2は、演算増
幅器OPIの非反転入力端子に接続され、ノードN3は
反転入力端子に接続されている。演算増幅器OP1の出
力端ノードN4は、上述のようにバイポーラトランジス
タQ1及びQ2のベース端子に接続されると共に、可変
電圧回路2の入力端子にも接続されている。A node N2 connecting the resistors R2 and R3 is connected to a non-inverting input terminal of the operational amplifier OPI, and a node N3 is connected to an inverting input terminal. The output node N4 of the operational amplifier OP1 is connected to the base terminals of the bipolar transistors Q1 and Q2 as described above, and is also connected to the input terminal of the variable voltage circuit 2.
可変電圧回路2は、演算増幅器OF2と、抵抗R4及び
R5とを有している。演算増幅器OP2の非反転入力端
子は、バンドギャップ電圧発生回路1の出力端ノードN
4に接続され、反転入力端子はノードN6に接続されて
いる。演算増幅器OP2の出力端ノードN5には、接地
端子との間に抵抗R5と抵抗R4とが直列に接続されて
いる。The variable voltage circuit 2 includes an operational amplifier OF2 and resistors R4 and R5. The non-inverting input terminal of the operational amplifier OP2 is connected to the output node N of the bandgap voltage generation circuit 1.
4, and its inverting input terminal is connected to node N6. A resistor R5 and a resistor R4 are connected in series between the output node N5 of the operational amplifier OP2 and the ground terminal.
バンドギャップ電圧発生回路1において、演算増幅器O
PIの二つの入力端子の電圧が実質的に一致するように
、出力端ノードN4からの電流11がベース電流として
バイポーラトランジスタQ1及びQ2のベース端子へ供
給される。演算増幅器OPIの出力端ノードN4は、こ
のベース端子のみならず可変電圧回路2の演算増幅器O
F2の非反転入力端子にも接続されている。し゛かし、
演算増幅器OP2の入力インピーダンスは極めて高い。In the bandgap voltage generation circuit 1, an operational amplifier O
A current 11 from the output node N4 is supplied as a base current to the base terminals of the bipolar transistors Q1 and Q2 so that the voltages at the two input terminals of PI substantially match. The output terminal node N4 of the operational amplifier OPI is connected not only to this base terminal but also to the operational amplifier O of the variable voltage circuit 2.
It is also connected to the non-inverting input terminal of F2. However,
The input impedance of operational amplifier OP2 is extremely high.
このため、出力端ノードN4から出力された電流は殆ど
全てベース電流11として流れる。Therefore, almost all of the current output from the output end node N4 flows as the base current 11.
このようにしてバイポーラトランジスタQ1及びQ2に
流れたベース電流11が、それぞれの電流増幅率り、8
□及びhfe。に応じて増幅され、電流I2及びI3と
してそれぞれノードN1及びノドN3に流れる。ノード
N3の電圧が反転入力端子に入力され、これにほぼ一致
したノードN2の電圧か非反転入力端子にそれぞれ入力
され、演算増幅器OPIの出力端ノードN4からは1.
2Vのバンドギャップ電圧が出力される。The base current 11 flowing through the bipolar transistors Q1 and Q2 in this way has a current amplification factor of 8
□ and hfe. The currents are amplified according to the currents I2 and I3, respectively, and flow to the nodes N1 and N3 as currents I2 and I3. The voltage at node N3 is input to the inverting input terminal, and the voltage at node N2, which almost matches this, is input to the non-inverting input terminal, respectively, and 1.
A bandgap voltage of 2V is output.
このバンドギャップ電圧発生回路1から出力された電圧
1.2Vは、可変電圧回路1の演算増幅器OP2の非反
転入力端子に入力される。この回路では、演算増幅器O
P2の二つの入力端子電圧かほぼ一致するように動作す
る。反転入力端子へ1.2Vの電圧が入力され、演算増
幅器OP2の出力端ノードN5からは所望の基準電圧V
refが得られるように、抵抗R5及びR4の値が設
定される。また、演算増幅器OP2の入力インピーダン
スか高いことから、反転入力端子へ流れる電流I5は極
めて小さく、抵抗R4に流れる電流I4の大きさは、抵
抗R5に流れる電流I6とほぼ等し、いとみなすことか
できる。これにより、基準電圧Vrefと抵抗R5及び
R4との間には、以下のような式(2)が成立する。A voltage of 1.2 V output from this bandgap voltage generation circuit 1 is input to a non-inverting input terminal of an operational amplifier OP2 of the variable voltage circuit 1. In this circuit, the operational amplifier O
It operates so that the two input terminal voltages of P2 are almost the same. A voltage of 1.2V is input to the inverting input terminal, and a desired reference voltage V is input from the output terminal node N5 of the operational amplifier OP2.
The values of resistors R5 and R4 are set so that ref is obtained. Furthermore, since the input impedance of the operational amplifier OP2 is high, the current I5 flowing to the inverting input terminal is extremely small, and the magnitude of the current I4 flowing through the resistor R4 can be considered to be approximately equal to the current I6 flowing through the resistor R5. can. As a result, the following equation (2) is established between the reference voltage Vref and the resistors R5 and R4.
Vrer=1.2X (R4+R5) /R5−(2)
上述したように、バイポーラトランジスタQ1及びQ2
をモノリシックでMOSトランジスタと形成すると、プ
ロセス上の制約から電流増幅率にばらつきが生じる。こ
のばらつきに応じて、ベース電流11は変化する。しか
し、バンドギャップ電圧発生回路1の出力端ノードN4
は入力インピーダンスの高い演算増幅器OP2の入力端
子に接続されており、バンドギャップ電圧発生回路1の
ベース電流11の大きさの変化は、可変電圧回路2の電
流R4に全く影響を与えない。このため可変電圧回路2
の出力端ノードN5からは、所望の基準電圧V ref
を精度良く得ることが可能となる。Vrer=1.2X (R4+R5) /R5-(2)
As mentioned above, bipolar transistors Q1 and Q2
When formed monolithically as a MOS transistor, variations occur in the current amplification factor due to process constraints. The base current 11 changes according to this variation. However, the output end node N4 of the bandgap voltage generation circuit 1
is connected to the input terminal of the operational amplifier OP2 having a high input impedance, and a change in the magnitude of the base current 11 of the bandgap voltage generating circuit 1 has no effect on the current R4 of the variable voltage circuit 2. Therefore, variable voltage circuit 2
A desired reference voltage V ref is output from the output end node N5 of
can be obtained with high precision.
この結果、従来と同様に温度や電源電圧に対して影響を
受けないだけでなく、製造プロセスによるトランジスタ
特性のばらつきにも影響されない高精度な可変基準電圧
発生回路を得ることができる。As a result, it is possible to obtain a highly accurate variable reference voltage generation circuit that is not only unaffected by temperature and power supply voltage as in the prior art, but also unaffected by variations in transistor characteristics due to manufacturing processes.
次に、本願発明の第2の実施例について第2図を参照し
て説明する。第1の実施例による可変基準電圧発生回路
では、基準電圧V refはノードN6の電位よりも必
ず高くなるため、バンドギャップ電圧よりも低い基準電
圧を発生させることはできない。そこで、バンドギャッ
プ電圧よりも低い基準電圧が得られるようにしたのが、
この第2の実施例である。Next, a second embodiment of the present invention will be described with reference to FIG. In the variable reference voltage generation circuit according to the first embodiment, since the reference voltage V ref is always higher than the potential of the node N6, it is not possible to generate a reference voltage lower than the bandgap voltage. Therefore, we made it possible to obtain a reference voltage lower than the bandgap voltage.
This is the second embodiment.
第2の実施例による可変基準電圧発生回路は、バンドギ
ャップ電圧発生回路1と可変電圧回路12とから成る。The variable reference voltage generation circuit according to the second embodiment includes a bandgap voltage generation circuit 1 and a variable voltage circuit 12.
バンドギャップ電圧発生回路1の回路構成は、第1の実
施例のバンドギャップ電圧発生回路1と同一であり、可
変電圧回路12の構成が異なっている。二つの演算増幅
器OP3及びOF2を有し、それぞれの出力端に抵抗R
11及びR12から成る抵抗分割部と、抵抗R13及び
R14から成る抵抗分割部とが設けられている。The circuit configuration of the bandgap voltage generation circuit 1 is the same as that of the bandgap voltage generation circuit 1 of the first embodiment, and the configuration of the variable voltage circuit 12 is different. It has two operational amplifiers OP3 and OF2, with a resistor R at each output terminal.
A resistance dividing section consisting of resistors R11 and R12 and a resistance dividing section consisting of resistors R13 and R14 are provided.
演算増幅器OP3の出力端ノードN7と接地端子との間
に、抵抗R11及びR12が直列に接続され、この抵抗
R11とR12とを接続するノードNIOは演算増幅器
OP3の反転入力端子に接続されている。Resistors R11 and R12 are connected in series between the output end node N7 of the operational amplifier OP3 and the ground terminal, and a node NIO connecting the resistors R11 and R12 is connected to the inverting input terminal of the operational amplifier OP3. .
ノードN7と演算増幅器OP4の出力端ノードN9との
開に抵抗R13及びR14が直列に接続され、この抵抗
R13とR14とを接続するノードN8は演算増幅器O
P4の反転入力端子に接続されている。Resistors R13 and R14 are connected in series between the node N7 and the output node N9 of the operational amplifier OP4, and the node N8 connecting the resistors R13 and R14 is connected to the operational amplifier OP4.
Connected to the inverting input terminal of P4.
バンドギャップ電圧発生回路1の出力端ノードN4に、
可変電圧回路12の演算増幅器OP3の非反転入力端子
と演算増幅器OP4の非反転入力端子とが接続されてい
る。At the output end node N4 of the bandgap voltage generation circuit 1,
A non-inverting input terminal of operational amplifier OP3 and a non-inverting input terminal of operational amplifier OP4 of variable voltage circuit 12 are connected.
バンドギャップ電圧発生回路1の出力端ノードN4から
出力された1、2Vの電圧は、演算増幅器OP3の非反
転入力端子と、演算増幅器OP4の非反転入力端子とに
入力される。演算増幅器OP3の出力端ノードN7から
出力される電圧v1が、抵抗R11及びR12から成る
抵抗分割部で分圧されて、ノードNIOより反転入力端
子に入力される。ここで、演算増幅器OP3の入力イン
ピーダンスは極めて高く、ノードNIOに流れる電流1
23は無視することができ、抵抗R11に流れる電流1
21と抵抗R12に流れる電流122とはほぼ等しいと
みなすことができる。そして反転入力端子に接続された
ノードNIOの電圧が、非反転入力端子に接続されたノ
ードN4の電圧1.2Vと一致するように動作する。こ
れにより、ノードN7から出力される電圧V1は、以下
の(3)式で表される。A voltage of 1 or 2 V output from the output end node N4 of the bandgap voltage generation circuit 1 is input to the non-inverting input terminal of the operational amplifier OP3 and the non-inverting input terminal of the operational amplifier OP4. The voltage v1 output from the output terminal node N7 of the operational amplifier OP3 is divided by a resistor divider made up of resistors R11 and R12, and is inputted to the inverting input terminal from the node NIO. Here, the input impedance of the operational amplifier OP3 is extremely high, and the current 1 flowing through the node NIO is
23 can be ignored, and the current 1 flowing through the resistor R11
21 and the current 122 flowing through the resistor R12 can be considered to be approximately equal. The circuit operates so that the voltage at the node NIO connected to the inverting input terminal matches the voltage 1.2V at the node N4 connected to the non-inverting input terminal. As a result, the voltage V1 output from the node N7 is expressed by the following equation (3).
Vl−1,2X(R11+R12)/R12−(3)こ
のような電圧V1と、出力端ノードN9から出力される
基準電圧V refとの電位差Vl−V rerが、抵
抗R13及びR14から成る抵抗分割部で分圧されて、
ノードN8より非反転入力端子に入力される。このノー
ドN8に流れる電流125は、演算増幅器OP4の入力
インピーダンスが非常に高いことから極めて小さく、抵
抗R13に流れる電流124は、はぼそのまま電流I2
6として抵抗R14に流れる。そして、演算増幅器OP
4の二つの入力電圧が一致するように動作し、ノードN
8の電圧はほぼ1.2vになる。これより、出力端ノー
ドN9から出力される基型圧V refは、次の(4)
式で表される。Vl-1, 2 The pressure is divided at
It is input from node N8 to the non-inverting input terminal. The current 125 flowing through this node N8 is extremely small because the input impedance of the operational amplifier OP4 is very high, and the current 124 flowing through the resistor R13 is almost the same as the current I2.
6 and flows to resistor R14. And operational amplifier OP
4 so that the two input voltages of node N
The voltage of 8 is approximately 1.2v. From this, the base pressure V ref output from the output end node N9 is as follows (4)
Expressed by the formula.
Vref−1,2X (R12・R13−Rll ・R
14)/R12・RlB ・・・ (4)
二の基準電圧V refは、抵抗R14に電流!26か
流れて降下する分だけ、ノードN8のバンドギャップ電
圧よりも低く設定されることになる。Vref-1,2X (R12・R13-Rll・R
14)/R12・RlB... (4) The second reference voltage V ref is the current flowing through the resistor R14! The voltage is set lower than the bandgap voltage of the node N8 by the amount that the voltage drops due to the current flowing through the bandgap voltage.
この第2の実施例によっても、第1の実施例と同様にバ
ンドギャップ電圧発生回路1のバイポーラトランジスタ
のベース電流が変化しても、可変電圧回路12における
電流12Bには影響が及ばず、所望の基準電圧V re
rを高精度で発生させることができる。In this second embodiment, even if the base current of the bipolar transistor of the bandgap voltage generation circuit 1 changes, the current 12B in the variable voltage circuit 12 is not affected, as in the first embodiment. The reference voltage V re
r can be generated with high precision.
上述した実施例はいずれも一例であり、本発明を限定す
るものではない。例えば、実施例ではバンドギャップ電
圧を、一般に最も温度の変化の影響を受けない1.2V
に設定したが、必ずしもこの電圧には限られない。また
、バンドギャップ電圧発生回路や可変電圧回路の構成も
第1図又は第2図に示されたものに限定されない。The embodiments described above are merely examples and do not limit the present invention. For example, in the embodiment, the bandgap voltage is set to 1.2V, which is generally the least affected by temperature changes.
However, the voltage is not necessarily limited to this voltage. Further, the configurations of the band gap voltage generation circuit and the variable voltage circuit are not limited to those shown in FIG. 1 or FIG. 2.
以上説明したように本発明の可変基準電圧発生回路によ
れば、バンドギャップ電圧を発生する回路の出力端子は
、入力インピーダンスの極めて高い可変電圧回路内の演
算増幅器の入力端子に接続されており、バンドギャップ
電圧発生回路から出力された電流は可変電圧回路には殆
ど流れ込まず、バンドギャップ電圧発生回路内の特性に
製造プロセスによるばらつきがあっても、可変電圧回路
内の抵抗分割部に流れる電流には影響が及ばず、所望の
基準電圧を高精度で得ることが可能である。As explained above, according to the variable reference voltage generation circuit of the present invention, the output terminal of the circuit that generates the bandgap voltage is connected to the input terminal of the operational amplifier in the variable voltage circuit with extremely high input impedance. Almost no current output from the bandgap voltage generation circuit flows into the variable voltage circuit. is not affected, and it is possible to obtain a desired reference voltage with high accuracy.
第1図は本発明の第1の実施例による可変基準電圧発生
回路の構成を示した回路図、第2図は本発明の第2の実
施例による可変基準電圧発生回路の構成を示した回路図
、第3図は従来の可変基準電圧発生回路の構成を示した
回路図、第4図は本発明の可変基準電圧発生回路が有す
るバイポーラトランジスタの素子構造を示した縦断面図
である。
1・・・バンドギャップ電圧発生回路、2.12・・・
可変電圧回路、Ql、Q2・・・バイポーラトランジス
タ、OPl、OF2.OF2.OF2・・・演算増幅器
、R1,R2,R3,R4,R5,R11゜R12゜
R13゜
R14・・・抵抗。FIG. 1 is a circuit diagram showing the configuration of a variable reference voltage generation circuit according to a first embodiment of the present invention, and FIG. 2 is a circuit diagram showing the configuration of a variable reference voltage generation circuit according to a second embodiment of the present invention. 3 is a circuit diagram showing the configuration of a conventional variable reference voltage generation circuit, and FIG. 4 is a longitudinal sectional view showing the element structure of a bipolar transistor included in the variable reference voltage generation circuit of the present invention. 1...Bandgap voltage generation circuit, 2.12...
Variable voltage circuit, Ql, Q2...bipolar transistor, OPl, OF2. OF2. OF2...Operation amplifier, R1, R2, R3, R4, R5, R11°R12°R13°R14...Resistor.
Claims (1)
バンドギャップ電圧発生回路と、前記第1の出力端子に
非反転入力端子が接続され、ノードに反転入力端子が接
続され、第2の出力端子から基準電圧を発生する演算増
幅器と、前記第2の出力端子及び前記ノードに接続され
、前記演算増幅器の出力端子から出力された前記基準電
圧を分圧して前記ノードに出力する抵抗分割部とを有し
た可変電圧回路とを備えたことを特徴とする可変基準電
圧発生回路。 2、コレクタ端子が電源端子に、ベース端子が第1のノ
ードに、エミッタ端子が第2のノードにそれぞれ接続さ
れた第1のバイポーラトランジスタと、 コレクタ端子が前記電源端子に、ベース端子が前記第1
のノードに、エミッタ端子が第3のノードにそれぞれ接
続された第2のバイポーラトランジスタと、 前記第2のノードと接地端子との間に直列に接続された
第1の抵抗及び第2の抵抗と、 前記第3のノードと前記接地端子との間に接続された第
3の抵抗と、 前記第1の抵抗と前記第2の抵抗とを接続する第4のノ
ードに非反転入力端子が接続され、前記第3のノードに
反転入力端子が接続され、前記第1のノードに第1の出
力端子が接続され、にの第1の出力端子よりバンドギャ
ップ電圧を発生する第1の演算増幅器とを有するバンド
ギャップ電圧発生回路と、 前記第1の出力端子に非反転入力端子が接続され、第5
のノードに反転入力端子が接続され、第2の出力端子か
ら基準電圧を発生する第2の演算増幅器と、 前記第2の出力端子と前記第5のノードとの間に接続さ
れた第4の抵抗と、 前記第5のノードと接地端子との間に接続された第5の
抵抗とを有する可変電圧回路とを備えたことを特徴とす
る可変基準電圧発生回路。 3、バンドギャップ電圧を第1の出力端子より出力する
バンドギャップ電圧発生回路と、前記第1の出力端子に
非反転入力端子が接続され、第1のノードに反転入力端
子が接続され、第2の出力端子より第1の電圧を出力す
る第1の演算増幅器と、 前記第2の出力端子と前記第1のノードに接続され、前
記第2の出力端子より出力された前記第1の電圧を分圧
して前記第1のノードに出力する第1の抵抗分割部と、 第1の出力端子に非反転入力端子が接続され、第2のノ
ードに反転入力端子が接続され、第3の出力端子より基
準電圧を出力する第2の演算増幅器と、 前記第2の出力端子と前記第3の出力端子と前記第2の
ノードとに接続され、前記第2の出力端子より出力され
た前記第1の電圧と前記第3の出力端子より出力された
前記基準電圧との電圧差を分圧して前記第2のノードに
出力する第2の抵抗分割部とを有した可変電圧回路とを
備えたことを特徴とする可変基準電圧発生回路。 4、前記第1の抵抗分割部は、前記第2の出力端子と前
記第1のノードとの間に接続された第1の抵抗と、前記
第1のノードと接地端子との間に接続された第2の抵抗
とを有し、前記第2の抵抗分割部は、前記第2の出力端
子と前記第2のノードとの間に接続された第3の抵抗と
、前記第2のノードと前記第3の出力端子との間に接続
された第4の抵抗とを有することを特徴とする請求項3
記載の可変基準電圧発生回路。 5、前記バンドギャップ電圧発生回路から出力されるバ
ンドギャップ電圧は、約1.2Vであることを特徴とす
る請求項1ないし4のいずれかに記載の可変基準電圧発
生回路。[Claims] 1. A bandgap voltage generation circuit that outputs a bandgap voltage from a first output terminal, a non-inverting input terminal is connected to the first output terminal, and an inverting input terminal is connected to a node. , an operational amplifier that generates a reference voltage from a second output terminal; and an operational amplifier connected to the second output terminal and the node, dividing the reference voltage output from the output terminal of the operational amplifier and outputting it to the node. 1. A variable reference voltage generation circuit comprising: a variable voltage circuit having a resistance dividing section. 2. A first bipolar transistor whose collector terminal is connected to the power supply terminal, whose base terminal is connected to the first node, and whose emitter terminal is connected to the second node; 1
a second bipolar transistor whose emitter terminal is connected to the third node, and a first resistor and a second resistor connected in series between the second node and the ground terminal. , a non-inverting input terminal is connected to a third resistor connected between the third node and the ground terminal, and a fourth node connecting the first resistor and the second resistor. , a first operational amplifier having an inverting input terminal connected to the third node, a first output terminal connected to the first node, and generating a bandgap voltage from the first output terminal of the first operational amplifier. a bandgap voltage generation circuit having a non-inverting input terminal connected to the first output terminal;
a second operational amplifier having an inverting input terminal connected to a node thereof and generating a reference voltage from a second output terminal; and a fourth operational amplifier connected between the second output terminal and the fifth node. A variable reference voltage generation circuit comprising: a resistor; and a variable voltage circuit having a fifth resistor connected between the fifth node and a ground terminal. 3. A bandgap voltage generation circuit that outputs a bandgap voltage from a first output terminal, a non-inverting input terminal is connected to the first output terminal, an inverting input terminal is connected to the first node, and a second a first operational amplifier that outputs a first voltage from an output terminal; and a first operational amplifier that is connected to the second output terminal and the first node and outputs the first voltage from the second output terminal. a first resistance dividing section that divides the voltage and outputs it to the first node; a non-inverting input terminal is connected to the first output terminal; an inverting input terminal is connected to the second node; and a third output terminal; a second operational amplifier that outputs a reference voltage from the reference voltage, and a second operational amplifier that is connected to the second output terminal, the third output terminal, and the second node, and that and a variable voltage circuit having a second resistance dividing section that divides the voltage difference between the voltage of the voltage and the reference voltage outputted from the third output terminal and outputs the divided voltage to the second node. A variable reference voltage generation circuit featuring: 4. The first resistance dividing section is connected between a first resistor connected between the second output terminal and the first node, and between the first node and a ground terminal. a second resistor connected between the second output terminal and the second node; and a third resistor connected between the second output terminal and the second node; and a fourth resistor connected between the third output terminal and the third output terminal.
The variable reference voltage generation circuit described. 5. The variable reference voltage generation circuit according to claim 1, wherein the bandgap voltage output from the bandgap voltage generation circuit is about 1.2V.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2267236A JPH04143811A (en) | 1990-10-04 | 1990-10-04 | Variable reference voltage generating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2267236A JPH04143811A (en) | 1990-10-04 | 1990-10-04 | Variable reference voltage generating circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04143811A true JPH04143811A (en) | 1992-05-18 |
Family
ID=17442029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2267236A Pending JPH04143811A (en) | 1990-10-04 | 1990-10-04 | Variable reference voltage generating circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04143811A (en) |
-
1990
- 1990-10-04 JP JP2267236A patent/JPH04143811A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3914683A (en) | Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier | |
US4792748A (en) | Two-terminal temperature-compensated current source circuit | |
US4399399A (en) | Precision current source | |
US4287439A (en) | MOS Bandgap reference | |
US4626770A (en) | NPN band gap voltage reference | |
JPH0648449B2 (en) | High precision bandgear voltage reference circuit | |
US4506208A (en) | Reference voltage producing circuit | |
EP1769301A1 (en) | A proportional to absolute temperature voltage circuit | |
US4267519A (en) | Operational transconductance amplifiers with non-linear component current amplifiers | |
JPH05173659A (en) | Band-gap reference circuit device | |
US4302718A (en) | Reference potential generating circuits | |
KR940007974B1 (en) | Electronic circuit | |
JPH02186706A (en) | Bias voltage generating circuit and method thereof | |
US4926138A (en) | Fully-differential reference voltage source | |
US5789906A (en) | Reference voltage generating circuit and method | |
US4485313A (en) | Low-value current source circuit | |
JPS604611B2 (en) | Bias current supply circuit | |
JP2522587B2 (en) | Reference voltage source circuit | |
KR890004771B1 (en) | Differential amplication | |
US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
CN112260655A (en) | Folding operational amplifier and band-gap reference circuit with asymmetric triode input | |
JPH04143811A (en) | Variable reference voltage generating circuit | |
JPH03222470A (en) | Threshold voltage generation circuit | |
CN112379715B (en) | Low-noise band-gap reference circuit | |
JP3736077B2 (en) | Voltage comparison circuit |