JPH04142591A

JPH04142591A - Liquid crystal display device

Info

Publication number: JPH04142591A
Application number: JP26695190A
Authority: JP
Inventors: Kunio Komeno; 邦夫米野
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1990-10-04
Filing date: 1990-10-04
Publication date: 1992-05-15

Abstract

PURPOSE:To reduce an irregularity in the brightness of longitudinal stripes formed in an image on a liquid crystal panel by adding data read out of a storage means to a video signal and then inputting the resulting data to a signal electrode driving integrated circuit. CONSTITUTION:A timing circuit 11 generates timing required for the correction data storage means 4, the signal electrode driving circuit 6, and a scanning electrode driving circuit 8. The storage means 4 is stored with correction data and correction data in 1:1 relation with the output terminals of the circuit 6 are read out at almost the same timing with clock pulses of the circuit 6. The read data are converted by a D/A converter 13 into analog data, which are added to the video signal 21 by an analog adding circuit 10, whose output is inputted to the circuit 6. For the purpose, data for canceling variance in DC bias voltage by the output terminals of the circuit 6 are stored in the storage means 4 previously and the circuit 10 outputs a video signal after the variance is corrected.

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、映像信号を表示する液晶パネルの信号電極を
駆動する、信号電極駆動回路の出力の直流バイアスのば
らつきを補正する信号処理回路に関する。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a signal processing circuit that corrects variations in DC bias of the output of a signal electrode drive circuit that drives signal electrodes of a liquid crystal panel that displays video signals. .

［従来の技術］マトリクス状に構成された液晶パネルの各画素ごとにト
ランジスタ等の能動素子をそなえた、アクティブマトリ
クスと呼称される液晶パネルは、一般に第４図に示す回
路で駆動される。タイミング回路５４では、信号電極駆
動回路５１のシフトレジスタ（図示せず）を動作させる
クロック５８と、走査電極駆動回路５２のシフトレジス
タ（図示せず）を動作させるクロック（図示せず）と、
両シフトレジスタのスタートタイミングを決めるスター
トパルス（図示せず）を発生する。映像信号５９は信号
電極駆動回路５１を通して信号電極５７に現れ、走査電
極駆動回路５２によって選択された、液晶パネル５３の
オン状態の画素トランジスタ５５を通して画素容量５６
に充電される。[Prior Art] A liquid crystal panel, called an active matrix, in which each pixel of a liquid crystal panel configured in a matrix is provided with an active element such as a transistor, is generally driven by a circuit shown in FIG. The timing circuit 54 includes a clock 58 that operates a shift register (not shown) of the signal electrode drive circuit 51, a clock (not shown) that operates a shift register (not shown) of the scan electrode drive circuit 52,
A start pulse (not shown) is generated that determines the start timing of both shift registers. The video signal 59 appears on the signal electrode 57 through the signal electrode drive circuit 51, and then appears on the pixel capacitor 56 through the on-state pixel transistor 55 of the liquid crystal panel 53 selected by the scan electrode drive circuit 52.
is charged.

この充電電圧によってその画素の光の透過率または反射
率がコントロールされる。This charging voltage controls the light transmittance or reflectance of that pixel.

信号電極駆動回路５１には、一般に、第５図に示す点順
次書き込みと呼称される方式や、第６図に示す線順次書
き込みと呼称される方式が用いられる。第５図の点順次
書き込み方式では、トランジスタで作られたスイッチ６
０が時系列に、順に１回路だけがオンするように、スイ
ッチングされ、信号電極５７に接続された画素容量を順
に充電する。第６図の線順次書き込み方式では、スイッ
チａ６１は第５図の場合と同様に時系列に、順に１回路
だけがオンするようにスイッチングされ、コンデンサ６
３を順に一旦充電する。その後、例えば映像信号の水平
ブランキング期間に、該期間と幅がほぼ等しい書き込み
パルス６４によってスイッチｂ６２が一斉にオンし、信
号電極５７に接続されたオン状態の画素トランジスタに
接続されている画素容量を充電する。ここで、書き込み
パルス６４は、第３図のタイミング回路５４で作ること
ができる。一般に、線順次書き込み方式では点順次書き
込み方式に比べて１個ごとの画素容量の充電期間を長く
とれるため、液晶パネルに表示される画像のコントラス
トが良好となる。The signal electrode drive circuit 51 generally uses a method called dot sequential writing shown in FIG. 5 or a method called line sequential writing shown in FIG. 6. In the dot sequential writing method shown in Fig. 5, the switch 6 made of transistors
0 is switched in chronological order so that only one circuit is turned on, and the pixel capacitors connected to the signal electrode 57 are sequentially charged. In the line-sequential writing method shown in FIG. 6, the switches a61 are switched in chronological order as in the case of FIG. 5 so that only one circuit is turned on, and the capacitor 6
Charge 3 once in order. After that, for example, during the horizontal blanking period of the video signal, the switches b62 are turned on all at once by a write pulse 64 whose width is approximately equal to the period, and the pixel capacitors connected to the pixel transistors in the on state connected to the signal electrodes 57 to charge. Here, the write pulse 64 can be generated by the timing circuit 54 of FIG. Generally, in the line sequential writing method, the charging period for each pixel capacitor can be longer than in the dot sequential writing method, so that the contrast of the image displayed on the liquid crystal panel is improved.

上述の信号電極駆動回路は一般に集積回路化され、液晶
パネルの水平方向の信号電極数、すなわち画素数と同じ
数の出力端子か、あるいは複数の集積回路を並列に用い
る場合には、信号電極数、すなわち画素数の整数分の−
の数の出力端子をそなえている。The above-mentioned signal electrode drive circuit is generally integrated circuit, and the number of output terminals is the same as the number of horizontal signal electrodes of the liquid crystal panel, that is, the number of pixels, or if multiple integrated circuits are used in parallel, the number of signal electrodes is the same as the number of signal electrodes in the horizontal direction of the liquid crystal panel. , that is, − of the integer number of pixels
It has a number of output terminals.

［発明が解決しようとする課題］前記集積回路−個の出力端子数は、数十から百以上に及
ぶが、集積回路の内部配線や製造上のばらつきのために
、同一の集積回路においても、出力端子ごとに直流バイ
アス電圧が異なり、ばらつくことがあった。液晶パネル
に表示される画像には、このばらつきが光の透過率、ま
たは反射率の違いとなって表れるため、縦縞状の明るさ
のむらが表れることがあった。[Problems to be Solved by the Invention] The number of output terminals in the integrated circuit ranges from several tens to more than 100, but due to variations in internal wiring and manufacturing of integrated circuits, even in the same integrated circuit, The DC bias voltage was different for each output terminal and sometimes varied. In images displayed on a liquid crystal panel, this variation appears as a difference in light transmittance or reflectance, so that vertical striped brightness unevenness sometimes appears.

［課題を解決するための手段］本発明の液晶表示装置は、信号電極駆動回路の書き込み
クロックと同期して補正データが読み出される記憶手段
と、映像信号に前記読み出されたデータを加算する加算
手段とをそなえ、当該加算手段の出力信号が直接または
間接的に信号電極駆動回路へ入力される構成を特徴とす
る。[Means for Solving the Problems] The liquid crystal display device of the present invention includes a storage unit from which correction data is read out in synchronization with a write clock of a signal electrode drive circuit, and an addition unit which adds the read data to a video signal. The invention is characterized by a configuration in which the output signal of the adding means is directly or indirectly input to the signal electrode drive circuit.

［作用］本発明の上記の構成によれば、集積回路化された信号電
極駆動回路の出力端子ごとのばらつきを補正するデータ
をあらかじめ記憶手段に記憶させておき、映像信号に前
記記憶手段から読み出されたデータを加算してから前記
集積回路化された信号電極駆動回路に入力するため、出
力端子ごとの直流バイアス電圧のばらつきが原因となっ
て液晶パネルの画像に生ずる縦縞状の明るさのむらを軽
減することができる。[Function] According to the above configuration of the present invention, data for correcting variations among the output terminals of the integrated signal electrode drive circuit is stored in advance in the storage means, and data read from the storage means is added to the video signal. Since the output data is added and then input to the integrated circuit signal electrode drive circuit, vertical striped brightness unevenness occurs in the image on the liquid crystal panel due to variations in the DC bias voltage for each output terminal. can be reduced.

［実施例コ以下、この発明の実施例を図面を参照して説明する。[Example code] Embodiments of the present invention will be described below with reference to the drawings.

第１図は本発明の第一の実施例である。３は水平同期信
号２２から、Ａ／Ｄコンバータ１、補正データ記憶手段
４、信号電極駆動回路６、および走査電極駆動回路８に
必要なタイミングを作るタイミング回路である。１はＡ
／Ｄコンバータで、タイミング回路３から送られるクロ
ックパルス２３によって映像信号２１をデジタル化する
。４は補正データを記憶する記憶手段であり、Ａ／Ｄコ
ンバータ１と同じタイミングで、信号電極駆動回路６の
出力端子と１＝１の関係にある補正データを読み出す。FIG. 1 shows a first embodiment of the invention. Reference numeral 3 denotes a timing circuit that generates necessary timing for the A/D converter 1, the correction data storage means 4, the signal electrode drive circuit 6, and the scan electrode drive circuit 8 from the horizontal synchronization signal 22. 1 is A
The /D converter digitizes the video signal 21 using the clock pulse 23 sent from the timing circuit 3. Reference numeral 4 denotes a storage means for storing correction data, which reads out correction data having a 1=1 relationship with the output terminal of the signal electrode drive circuit 6 at the same timing as the A/D converter 1.

読み出されたデータは、上記Ａ／Ｄコンバータ１でデジ
タル化された映像信号とデジタル加算回路２で加算され
、Ｄ／Ａコンバータ５でアナログ信号に戻され、信号電
極駆動回路６に入力される。The read data is added to the video signal digitized by the A/D converter 1 and the digital addition circuit 2, converted back to an analog signal by the D/A converter 5, and inputted to the signal electrode drive circuit 6. .

第３図は、第１図の補正データ記憶手段４の具体例で、
カウンタ１１と、ＲＯＭまたはＲＡＭのメモリ１２から
構成される。カウンタ１１は、第１図のタイミング回路
３からの読み出しのためのクロックパルスでカウントさ
れ、水平同期信号２２と同じ周期の該タイミング回路か
らのリセットパルスでリセットされる。該カウンタの出
力はメモリのアドレスに与えられ、カウント値に対応し
たアドレスに書き込まれたデータが読み出される。FIG. 3 shows a specific example of the correction data storage means 4 shown in FIG.
It is composed of a counter 11 and a memory 12 such as ROM or RAM. The counter 11 is counted by a clock pulse for reading from the timing circuit 3 in FIG. 1, and is reset by a reset pulse from the timing circuit having the same period as the horizontal synchronization signal 22. The output of the counter is given to a memory address, and the data written to the address corresponding to the count value is read out.

ここで、第１図において、信号電極駆動回路６の出力端
子ごとの直流バイアス電圧のばらつきを打ち消すような
データを、あらかじめ補正データ記憶手段４に記憶させ
ておけば、Ｄ／Ａコンバータ５の出力には、ばらつきの
補正データを加算された映像信号が得られるため、信号
電極駆動回路６を通して液晶パネル７の信号電極２４に
与えられる映像信号は信号電極駆動回路６のばらつきを
打ち消されたものとなり、液晶パネル７の各画素に書き
込まれる電圧は映像信号だけとなる。Here, in FIG. 1, if data that cancels out variations in the DC bias voltage for each output terminal of the signal electrode drive circuit 6 is stored in the correction data storage means 4 in advance, the output of the D/A converter 5 Since a video signal with the variation correction data added thereto is obtained, the video signal applied to the signal electrode 24 of the liquid crystal panel 7 through the signal electrode drive circuit 6 has the variation of the signal electrode drive circuit 6 canceled. , the voltage written to each pixel of the liquid crystal panel 7 is only the video signal.

第２図は本発明の第二の実施例である。１１は水平同期
信号２２から、補正データ記憶手段４、信号電極駆動回
路６、および走査型ｉ駆動回路８に必要なタイミングを
作るタイミング回路である。FIG. 2 shows a second embodiment of the invention. Reference numeral 11 denotes a timing circuit that generates necessary timing for the correction data storage means 4, the signal electrode drive circuit 6, and the scanning type i drive circuit 8 from the horizontal synchronization signal 22.

４は補正データを記憶する補正データ記憶手段であり、
信号電極駆動回路６のクロックパルスとほぼ同じタイミ
ングで、同信号電極駆動回路６の出力端子と１＝１の関
係にある補正データを読み出す。読み出されたデータは
、Ｄ／Ａコンバータ１３でアナログ化され、映像信号２
１とアナログ加算回路１０で加算され、信号電極駆動回
路６に入力される。4 is a correction data storage means for storing correction data;
At approximately the same timing as the clock pulse of the signal electrode drive circuit 6, correction data having a 1=1 relationship with the output terminal of the signal electrode drive circuit 6 is read out. The read data is converted into an analog signal by a D/A converter 13 and converted into a video signal 2.
1 and is added by the analog adder circuit 10 and input to the signal electrode drive circuit 6.

ここで、信号電極駆動回路６の出力端子ごとの直流バイ
アス電圧のばらつきを打ち消すようなデータを、あらか
じめ記憶手段４に記憶させておけば、アナログ加算回路
１０の出力には、ばらつきの補正された映像信号が得ら
れる。Here, if data that cancels out variations in the DC bias voltage for each output terminal of the signal electrode drive circuit 6 is stored in the storage means 4 in advance, the output of the analog adder circuit 10 will contain data that cancels out variations in the DC bias voltage for each output terminal. A video signal can be obtained.

［発明の効果］以上説明したように、本発明によると、信号電極駆動回
路の出力端子ごとの直流バイアスの補正ができるため、
当該直流バイアスが原因となって生じる縦縞状の明るさ
のむらを軽減することができる。[Effects of the Invention] As explained above, according to the present invention, it is possible to correct the DC bias for each output terminal of the signal electrode drive circuit.
Vertical striped brightness unevenness caused by the DC bias can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の第一の実施例を示すブロック第２図は
本発明の第二の実施例を示すブロック図。第３図は第１図および第２図の補正データ記憶手段の一
例を示すブロック図。第４図は液晶パネルの駆動方法を説明するためのブロッ
ク図。第５図は第４図の信号電極駆動回路の一例である点順次
方式を説明するための図。第６図は第４図の信号電極駆動回路の別の例である線順
次方式を説明するための図。主要部分の符号の説明１・・・・・Ａ／Ｄコンバータ２・・・・・デジタル加算回路３．１１・・タイミング回路４・・・・・補正データ記憶手段５．１３・・Ｄ／Ａコンバータ６・・・・・信号電極駆動回路７・・・・・液晶パネル・アナログ加算回路・映像信号・水平同期信号・クロックパルスFIG. 1 is a block diagram showing a first embodiment of the invention. FIG. 2 is a block diagram showing a second embodiment of the invention. FIG. 3 is a block diagram showing an example of the correction data storage means of FIGS. 1 and 2. FIG. 4 is a block diagram for explaining a method of driving a liquid crystal panel. FIG. 5 is a diagram for explaining a dot sequential system which is an example of the signal electrode drive circuit of FIG. 4. FIG. 6 is a diagram for explaining a line sequential system which is another example of the signal electrode drive circuit of FIG. 4. Explanation of symbols of main parts 1...A/D converter 2...Digital addition circuit 3.11...Timing circuit 4...Correction data storage means 5.13...D/A Converter 6...Signal electrode drive circuit 7...Liquid crystal panel, analog addition circuit, video signal, horizontal synchronization signal, clock pulse

Claims

【特許請求の範囲】[Claims]

液晶パネルを用いた映像信号表示装置の映像信号処理回
路において、信号電極駆動回路の書き込みクロックと同
期して補正データが読み出される記憶手段と、映像信号
に前記読み出されたデータを加算する加算手段とをそな
え、当該加算手段の出力信号が直接または間接的に信号
電極駆動回路へ入力される構成を特徴とする液晶表示装
置。In a video signal processing circuit of a video signal display device using a liquid crystal panel, a storage means from which correction data is read in synchronization with a write clock of a signal electrode drive circuit, and an addition means for adding the read data to a video signal. What is claimed is: 1. A liquid crystal display device comprising: an output signal of the adding means is directly or indirectly input to a signal electrode drive circuit.