JPH04137623A - 配線パターンの形成方法 - Google Patents
配線パターンの形成方法Info
- Publication number
- JPH04137623A JPH04137623A JP25960290A JP25960290A JPH04137623A JP H04137623 A JPH04137623 A JP H04137623A JP 25960290 A JP25960290 A JP 25960290A JP 25960290 A JP25960290 A JP 25960290A JP H04137623 A JPH04137623 A JP H04137623A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin
- etching
- resist
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000010409 thin film Substances 0.000 claims abstract description 31
- 238000001020 plasma etching Methods 0.000 claims abstract description 9
- 238000001816 cooling Methods 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 16
- 239000010408 film Substances 0.000 abstract description 19
- 238000005530 etching Methods 0.000 abstract description 10
- 238000001039 wet etching Methods 0.000 abstract description 9
- 229920000642 polymer Polymers 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 229910000091 aluminium hydride Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は1表面に段差部分を有する基板に形成されたA
l薄膜の配線パターンの形成方法に関しとくに精密パタ
ーンの形成方法に関する。
l薄膜の配線パターンの形成方法に関しとくに精密パタ
ーンの形成方法に関する。
〈従来の技術〉
第1図<a)〜(f)は段差部分を有する基板上に配線
パターンを形成する従来の方法を示す概略工程図である
。工程に従って説明する。
パターンを形成する従来の方法を示す概略工程図である
。工程に従って説明する。
工程(a)
段差を有する基板1の表面に熱さ1μm程度のAl薄膜
2を蒸着やスパッタなどにより形成する。
2を蒸着やスパッタなどにより形成する。
工程(b)
一工程(a)で形成しなAl薄膜2上に段差の平坦化を
目的とした厚さ2μm程度の下層レジスト3、厚さ0.
1〜0.4μm程度の中間層(#化膜、窒化膜、Alな
ど)4.及び厚さ0.1μm程度の上層レジスト5を順
次積層する。
目的とした厚さ2μm程度の下層レジスト3、厚さ0.
1〜0.4μm程度の中間層(#化膜、窒化膜、Alな
ど)4.及び厚さ0.1μm程度の上層レジスト5を順
次積層する。
工程(c)
除去すべきAI薄WA2の上方に位置する上層レジスト
5をパターニングして中間層4を露出させる。
5をパターニングして中間層4を露出させる。
工程(d)
上層レジスト5をマスクとして中間層4をエツチングし
、更に中間層4をマスクとして下層レジスト3をエツチ
ングしてAl薄膜2を露出させる。
、更に中間層4をマスクとして下層レジスト3をエツチ
ングしてAl薄膜2を露出させる。
工程(e)
下層レジスト3をマスクとしてAi’4膜2をエツチン
グする。
グする。
〈発明が解決しようとする課題〉
ところで7段差は例えば1μm程度の厚さであリ、基板
1上に半導体部品を形成したり多層配線を行うことによ
り発生するが、その側壁は基板面に対して急峻に形成さ
れる。そのため、この上に形成される1μm程度の厚さ
のAl薄膜はその段差部では(a)図に示す様にオーバ
ーハングの形状となる。従って(d)図に示す様に下層
レジスト3を反応性イオンエツチングで除去する場合は
オーバーハングの下にレジスト3−が残る。その結果(
e)図においてAl薄膜2をエツチングしてもその残っ
たレジスト3−下のAlH3は除去されずエツチング残
膜2−として残る。そして。
1上に半導体部品を形成したり多層配線を行うことによ
り発生するが、その側壁は基板面に対して急峻に形成さ
れる。そのため、この上に形成される1μm程度の厚さ
のAl薄膜はその段差部では(a)図に示す様にオーバ
ーハングの形状となる。従って(d)図に示す様に下層
レジスト3を反応性イオンエツチングで除去する場合は
オーバーハングの下にレジスト3−が残る。その結果(
e)図においてAl薄膜2をエツチングしてもその残っ
たレジスト3−下のAlH3は除去されずエツチング残
膜2−として残る。そして。
この残った。12残膜2−は剥がれて遊離しやすいので
そのままにしておくと基板の他の箇所に付着して短絡な
どの不具合を起こす原因となる。
そのままにしておくと基板の他の箇所に付着して短絡な
どの不具合を起こす原因となる。
このためウェットエツチングを行って残ったAl残膜2
−を除去しているが、ウエットエ・ンチングを行うと工
程(f)に示すように下層レジスト3の下のAl薄膜2
までエツチングされてしまって細くなり、良好なパター
ンか得られないという問題があった。
−を除去しているが、ウエットエ・ンチングを行うと工
程(f)に示すように下層レジスト3の下のAl薄膜2
までエツチングされてしまって細くなり、良好なパター
ンか得られないという問題があった。
本発明は上記従来技術の問題を解決するために成された
もので、従来の工程(d)においてA1薄膜2を除去す
る際に基板1の温度を低くすることにより、下層レジス
ト3及びAl薄膜2の側壁にエツチングにより発生する
ポリマーを付着させてウェットエツチング時にAl4膜
の側壁がエツチングされるのを防止することを目的とす
る。
もので、従来の工程(d)においてA1薄膜2を除去す
る際に基板1の温度を低くすることにより、下層レジス
ト3及びAl薄膜2の側壁にエツチングにより発生する
ポリマーを付着させてウェットエツチング時にAl4膜
の側壁がエツチングされるのを防止することを目的とす
る。
く課題を解決するための手段〉
上記従来技術の問題を解決する為の本発明の配線パター
ンの形成方法は、基板の段差部分を含んで形成されたA
l薄膜を反応性イオンエツチングにより除去して配線を
行う配線パターンの形成方法において、前記Al薄膜は
、前記基板を冷却しながらエツチングすることを特徴と
するものである。
ンの形成方法は、基板の段差部分を含んで形成されたA
l薄膜を反応性イオンエツチングにより除去して配線を
行う配線パターンの形成方法において、前記Al薄膜は
、前記基板を冷却しながらエツチングすることを特徴と
するものである。
〈作用〉
A l N膜を反応性イオンエツチングによりエツチン
グするとA1薄膜の側壁にエツチングされたレジストが
再堆積する。基板温度を低くするとこの堆積量が促進さ
れる。
グするとA1薄膜の側壁にエツチングされたレジストが
再堆積する。基板温度を低くするとこの堆積量が促進さ
れる。
〈実施例〉
本実施例における概略製作工程を第1図を用いて説明す
る。第1図(a)〜(c)までは従来と同様の工程によ
り作製する。
る。第1図(a)〜(c)までは従来と同様の工程によ
り作製する。
本発明では工程(d)においてAl薄11に2をエツチ
ングする際に基板1の温度をO〜10℃程度に冷却する
(反応性イオンエツチングでAl薄膜2をエツチングす
る場合、冷却し、ない場合はイオンの衝突により基板の
温度は70〜80°C程度に上昇する)。
ングする際に基板1の温度をO〜10℃程度に冷却する
(反応性イオンエツチングでAl薄膜2をエツチングす
る場合、冷却し、ない場合はイオンの衝突により基板の
温度は70〜80°C程度に上昇する)。
第1図(e)は基板の温度を5℃に冷却してエツチング
することにより下層レジスト3とA I N膜2の側壁
にポリマーくエツチングされたレジストが再堆積したも
の・・・エツチングレートは異なるが反応性イオンエツ
チングによりレジストもエツチングされる)7が付着し
た状態を示している。
することにより下層レジスト3とA I N膜2の側壁
にポリマーくエツチングされたレジストが再堆積したも
の・・・エツチングレートは異なるが反応性イオンエツ
チングによりレジストもエツチングされる)7が付着し
た状態を示している。
なお、ポリマー6は基板温度が従来のように高い場合に
もわずかに付着するがウェットエツチングの保護膜とな
るまでには堆積しない。
もわずかに付着するがウェットエツチングの保護膜とな
るまでには堆積しない。
第2図は第1図に示す工程(e)の後にウェットエツチ
ングをおこなった状態を示すものでAl残膜2−を除去
しても下層レジスト3の下のAl薄膜2は細くならない
。
ングをおこなった状態を示すものでAl残膜2−を除去
しても下層レジスト3の下のAl薄膜2は細くならない
。
第3図は下層レジスト3を除去した本発明による配線方
法(a)と従来例による方法(b)のAり薄膜の幅の状
態を示すもので従来例の幅t、−に比較して本発明によ
る幅tが広くなっている。
法(a)と従来例による方法(b)のAり薄膜の幅の状
態を示すもので従来例の幅t、−に比較して本発明によ
る幅tが広くなっている。
〈発明の効果〉
以上実施例とともに具体的に説明した様に本発明によれ
ば1反応性イオンエツチングでAl薄膜をエツチングす
る際に基板を冷却する様にしたのでAl薄膜の側壁に従
来より厚いポリマーを形成することができ、ウェットエ
ツチングによりA1残膜を除去する際に下層レジスト下
のAl薄膜が除去される、二とかない、その結果、電気
的特性の向上をはかることができる。
ば1反応性イオンエツチングでAl薄膜をエツチングす
る際に基板を冷却する様にしたのでAl薄膜の側壁に従
来より厚いポリマーを形成することができ、ウェットエ
ツチングによりA1残膜を除去する際に下層レジスト下
のAl薄膜が除去される、二とかない、その結果、電気
的特性の向上をはかることができる。
第1図は本発明及び従来の一実施例の概略を工程図、第
2図は本発明におけるウエットエッチングエ稈を示づ“
図、第3図は本発明による配線方法(a)と従来例によ
る方法(b)のAf薄膜の幅の状態を示す図である。 1・・・シリコン基板、2・・・Al薄膜、3・・・下
層レジスト14・・・中間層、5・・・上層レジスト、
6・・・ポリマー
2図は本発明におけるウエットエッチングエ稈を示づ“
図、第3図は本発明による配線方法(a)と従来例によ
る方法(b)のAf薄膜の幅の状態を示す図である。 1・・・シリコン基板、2・・・Al薄膜、3・・・下
層レジスト14・・・中間層、5・・・上層レジスト、
6・・・ポリマー
Claims (1)
- 基板の段差部分を含んで形成されたAl薄膜を反応性イ
オンエッチングにより除去して配線を行う配線パターン
の形成方法において、前記Al薄膜は、前記基板を冷却
しながらエッチングすることを特徴とする配線パターン
の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25960290A JPH04137623A (ja) | 1990-09-28 | 1990-09-28 | 配線パターンの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25960290A JPH04137623A (ja) | 1990-09-28 | 1990-09-28 | 配線パターンの形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04137623A true JPH04137623A (ja) | 1992-05-12 |
Family
ID=17336377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25960290A Pending JPH04137623A (ja) | 1990-09-28 | 1990-09-28 | 配線パターンの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04137623A (ja) |
-
1990
- 1990-09-28 JP JP25960290A patent/JPH04137623A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5904563A (en) | Method for metal alignment mark generation | |
JPH04137623A (ja) | 配線パターンの形成方法 | |
US5804515A (en) | Method for forming contact holes of semiconductor device | |
KR100295669B1 (ko) | 듀얼게이트산화막제조방법 | |
KR100361527B1 (ko) | 반도체소자의제조방법 | |
KR970004477B1 (ko) | 노광막 공정기법을 이용한 인덕터 제조방법 및 접촉창 형성방법 | |
JPH04124822A (ja) | 半導体装置の製造方法 | |
JPS62149125A (ja) | 半導体装置の製造方法 | |
KR100519314B1 (ko) | 반도체 웨이퍼 식각방법 | |
JPS60154539A (ja) | アルミ配線の形成方法 | |
KR100333370B1 (ko) | 반도체 소자의 제조 방법 | |
JPH0837233A (ja) | 半導体装置の製造方法 | |
KR100526470B1 (ko) | 플래쉬 메모리의 게이트 형성방법 | |
JPH04275441A (ja) | 半導体チップの製造方法 | |
JPS6366049B2 (ja) | ||
JPS6217373B2 (ja) | ||
JPH05129253A (ja) | 半導体装置の製造方法 | |
JPH03292736A (ja) | エッチング方法 | |
JPH01171242A (ja) | 半導体装置の製造方法 | |
JPH02202030A (ja) | 半導体装置の製造方法 | |
JPS62114236A (ja) | 半導体装置用目合せパタ−ン | |
JPS6122031B2 (ja) | ||
JPS6022429B2 (ja) | 集積化素子の作成方法 | |
JPS61244042A (ja) | 素子分離領域の形成方法 | |
JPS6194326A (ja) | 半導体素子の製造方法 |