JPH04137078A - Data recording method and memory card system for memory card - Google Patents
Data recording method and memory card system for memory cardInfo
- Publication number
- JPH04137078A JPH04137078A JP2257375A JP25737590A JPH04137078A JP H04137078 A JPH04137078 A JP H04137078A JP 2257375 A JP2257375 A JP 2257375A JP 25737590 A JP25737590 A JP 25737590A JP H04137078 A JPH04137078 A JP H04137078A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- block
- address
- data
- cluster
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000007726 management method Methods 0.000 claims description 22
- 230000006870 function Effects 0.000 claims description 19
- 238000013500 data storage Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 3
- 230000003068 static effect Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
Landscapes
- Memory System (AREA)
- Read Only Memory (AREA)
- Television Signal Processing For Recording (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
【発明の詳細な説明】
皮批ユ１
本発明は、たとえば、画像データや文字データなどのデ
ータを記憶するためのメモリカードにおけるデータ記録
方法およびメモリカードシステムに関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data recording method and a memory card system in a memory card for storing data such as image data and character data, for example.
貨１」【術
近年、電子スチルカメラ等の画像データやワドブロセッ
サ等の文字データを記録する媒体として、フロッピーデ
ィスクに代わり、半導体メモリを用いたより小型なメモ
リカードが使用されるようになってきた。In recent years, smaller memory cards using semiconductor memory have been used in place of floppy disks as media for recording image data from electronic still cameras and character data from word processors.
従来、このようなメモリカードには、高速な読み出し、
および書き込みを行うことができるスタティックＲＡＭ
（ＳＲＡＭ＋が用いられていた。Traditionally, such memory cards have features such as high-speed readout,
and static RAM that can be written to
(SRAM+ was used.
しかしながら、このＳＲＡＭは、揮発性の半導体メモリ
であるので、バックアップ用の電池が必要であり、また
、画像データのように大容量のデータを記憶するものに
なると高価となって、メモリカードの値段が高くなると
いう問題があった。However, since SRAM is a volatile semiconductor memory, it requires a backup battery, and it becomes expensive when storing large amounts of data such as image data, making memory cards expensive. There was a problem that the amount of
そこで、近年、安価でしかもバックアップ電池の必要が
ない不揮発性の半導体メモリであるＥＥＰＲＯＭ （電
気的に消去・再書き込み可能な読出専用メモリ）をメモ
リカードに採用することが検討されている。このＥＥＰ
ＲＯＭは、その記′厖期間が電池なしでＩＯ年間以上と
優れており、近年ではＳＲＡＭに匹敵する読み出しまた
は書き込み速度を備えるようになって、しかも、その値
段がＳＲＡＭの４分の１程度のものが開発されている。Therefore, in recent years, consideration has been given to using EEPROM (electrically erasable/rewritable read-only memory), which is a non-volatile semiconductor memory that is inexpensive and does not require a backup battery, in memory cards. This EEP
ROM has an excellent storage life of more than IO years without batteries, and in recent years it has come to have read and write speeds comparable to SRAM, and its price is about one-fourth that of SRAM. something is being developed.
しかしながら、このＥＥＰＲＯＭは、デバイスの性質上
、消去を考慮に入れなければならないため、メモリカー
ドにそのためのビンを増やす必要性やメモリーカードの
使用に対してそれを運用する側での特別の配慮が生し、
従来のＳＲＡＭで構成されたメモリカードとの互換性を
とることが困難であるということが問題になっていた。However, due to the nature of the device, this EEPROM must take erasure into consideration, so it is necessary to increase the number of bins for this purpose on the memory card, and special consideration must be given to the use of the memory card on the side that operates it. live,
A problem has been that it is difficult to maintain compatibility with memory cards configured with conventional SRAMs.
ビシを増やす必要性としては、ＥＥＰＲＯＭではブタの
書き換えを上書きとしては行えず、この場合消去、書き
込みの２ステツプが、必要となるためＳＲＡＭを用いた
メモリカードと比較して、そのカドに消去用のピンが必
要となる問題があった。The reason why it is necessary to increase the memory card is that EEPROM cannot be rewritten as an overwrite, and in this case two steps of erasing and writing are required. There was a problem that required a pin.
また、特別の配慮が必要である面としては、ＥＥＰＲＯ
Ｍの消去方法に一括消去型（フラッシュタイプ）と、ブ
ロック単位の消去の２種類のタイプがあり、ブロック単
位の消去ができるものではＳＲＡＭと同様にブロック単
位の書き換えを行うことができるが、フラッシュタイプ
を用いる場合、ＳＲＡＭのようにブロック単位の書き替
えが自由に行えないという問題があった。In addition, as an aspect that requires special consideration, EEPRO
There are two types of erasing methods for M: batch erasing (flash type) and erasing in blocks.For those that can erase in blocks, it is possible to rewrite in blocks like SRAM, but flash When using a type, there is a problem in that it is not possible to freely rewrite blocks in units of blocks as in SRAM.
さらに、ＥＥＰＲＯＭにおいては、その消去、書込み回
数が制限されており、たとえば１００回〜１００００回
の消去、書込みの制限があり、ブロック消去型のＥＥＰ
ＲＯＭでは、１個所に書き込みが集中すると、寿命が極
めて早くなるという問題があった。Furthermore, in EEPROM, the number of times of erasure and writing is limited, for example, from 100 to 10,000 times.
ROM has a problem in that when writing is concentrated in one location, its life becomes extremely short.
目 的
本発明は、このような従来技術の欠点を解消して、ＥＥ
ＰＲＯ−を用いたメモリカードでビン数を増やす必要が
なく 、 ＳＲＡＭを用いたメモリカードとの互換性を
図ることができ、かつブロック消去型のＥＥＰＲＯＭを
用いた場合に、その寿命を長く保持することができるメ
モリカードの記録方法およびメモリカードシステムを提
供することを目的とする。Purpose The present invention solves the drawbacks of the prior art and achieves EE.
Memory cards using PRO- do not require an increase in the number of bins, are compatible with memory cards using SRAM, and have a long service life when using block erase type EEPROM. An object of the present invention is to provide a memory card recording method and a memory card system.
発明の開示
本発明に係るメモリカードの記録方法によれば、メイン
メモリにブロック消去型のＥＥＰＲＯＭを用いたメモリ
カードにおけるデータ記録方法において、複数のメモリ
ブロックを備えた前記ＥＥＰＲＯＭに、そのうちの少な
くとも１メモリブロツクを何も書き込まれていない状態
にある予備ブロックとしておき、前回までにデータが書
き込まれた一のメモリブロックにそのデータの書き換え
が行われるアクセスが生した際に、そのメモリブロック
と予備ブロックとの間の物理的アドレスの交換を行って
、前回までにデータが書き込まれた一のメモリブロック
のメモリ内容を消去することにより、そのメモリブロッ
クを予備ブロックとして、予備ブロックから変換された
メモリブロックに今回のアクセスによるデータを書き込
んて、デーや保持ブロックとしてデータの書き換えを行
う。DISCLOSURE OF THE INVENTION According to a memory card recording method according to the present invention, in the data recording method in a memory card using a block erase type EEPROM as the main memory, at least one of the EEPROMs is provided with a plurality of memory blocks. A memory block is set as a spare block in which nothing is written, and when a memory block to which data has been previously written is accessed to rewrite that data, that memory block and the spare block are By exchanging physical addresses with the memory block and erasing the memory contents of one memory block in which data was previously written, that memory block becomes a spare block and the memory block is converted from a spare block. The data resulting from this access is written to and rewritten as a data or holding block.
また、本発明に係るメモリカードシステムによれば、メ
モリカードのメインメモリにブロック消去型のＥＥＰＲ
ＯＭを用いてなるメモリカードシステムにおいて、この
メモリカードシステムは、複数のメモリブロックを備え
た前記ＥＥＰＲＯＭにて構成されて、そのうちの少なく
ともｌメモリブロックが何も書き込まれていない状態に
ある予備ブロックとして構成されたメインメモリ部と、
このメインメモリ部の各メモリブロックの物理的アドレ
スと、これらメモリブロックにデータが保持されている
か否か、それらのデータ保持状態とを記憶するメインメ
モリ管理メモリと、外部装置から送られた論理アドレス
を読み込んて、その論理アドレスに相当するメインメモ
リ部のメモリブロックを選択するブロック選択部と、外
部装置から送られる制御信号に応動して各部を制御する
システム制御部とを備えてなり、前記ブロック選択部は
、読み込んだ論理アドレスが書き込みのためのアドレス
の場合に、メインメモリ管理メモリに記憶されたそのメ
モリブロックのデータ記重状態を読み取って判別する判
別機能と、この判別機能の判別結果が、そのメモリブロ
ックにデータが記憶されていると判断された場合に、メ
インメモリ管理メモリのメモリブロックと予備ブロック
との間の物理的アドレスをメインメモリ管理メモリに交
換して書き込むアドレス交換機能と、このアドレス交換
機能によって予備ブロックのアドレスから変換されたメ
モリブロックを、読み込んだ論理アドレスの対象ブロッ
クとして選択する選択機能とを有しており、また、前記
システム制御部は、ブロック選択部のアドレス交換機能
によって予備ブロックのアドレスに変換されたメモリブ
ロックのメモリ内容を消去する消去機能を有する構成に
よって、メモリブロックに書き換えが生じた場合に、メ
モリブロックを順次交換して各メモリブロックの使用回
数を平均化している。Further, according to the memory card system according to the present invention, a block erase type EEPR is provided in the main memory of the memory card.
In a memory card system using OM, the memory card system is configured of the EEPROM having a plurality of memory blocks, of which at least one memory block is used as a spare block in which nothing is written. A main memory section configured,
A main memory management memory that stores the physical address of each memory block in this main memory section, whether data is held in these memory blocks, and their data holding status, and a logical address sent from an external device. and a system control section that controls each section in response to a control signal sent from an external device. The selection unit has a determination function that reads and determines the data storage state of the memory block stored in the main memory management memory when the read logical address is an address for writing, and a determination result of this determination function. , an address exchange function that exchanges and writes physical addresses between the memory block of the main memory management memory and the spare block to the main memory management memory when it is determined that data is stored in the memory block; The system controller has a selection function that selects the memory block converted from the address of the spare block by the address exchange function as the target block of the read logical address, and the system control unit also controls the address exchange of the block selection unit. With a configuration that has an erase function that erases the memory contents of a memory block that has been converted to a spare block address by the function, when a memory block is rewritten, the memory blocks are replaced one after another to average the number of times each memory block is used. It has become
次に、本発明に係るメモリカートにおける記録方法およ
びメモリカードシステムの一実施例を図面を参照して詳
細に説明する。Next, one embodiment of a recording method in a memory cart and a memory card system according to the present invention will be described in detail with reference to the drawings.
この実施例におけるメモリカードＭは、第１図に示すよ
うに、データを記憶するためのメインメモリ部ＩＯと、
このメインメモリ部１０の書き込み制御、または読み出
し制御を行うための制御部２０とから構成されている。As shown in FIG. 1, the memory card M in this embodiment includes a main memory section IO for storing data;
The main memory section 10 is composed of a control section 20 for controlling writing or reading from the main memory section 10.
このメモリカードＭは、電子スチルカメラまたはその再
生装置等の外部装置にコネクタ２２を介して装着自在と
なっている。This memory card M can be attached to an external device such as an electronic still camera or its playback device via a connector 22.
メインメモリ部１０は、ブロック消去型のＥＥＰＲＯＭ
（電気的に消去・書込可能な不揮発性メモリ）によって
構成されている。このＥＥＰＲＯＭは、複数のメモリブ
ロック１．２．、、、を備えており、それらメモリブロ
ックは、それぞれ、たとえば１画面分の画像データが記
憶される１クラスタ単位となっている。メインメモリ部
ＩＯは、その複数のクラスタｌ。The main memory section 10 is a block erase type EEPROM.
(Electrically erasable/writable nonvolatile memory). This EEPROM includes a plurality of memory blocks 1.2. , , , and each of these memory blocks is a cluster unit in which, for example, one screen worth of image data is stored. The main memory unit IO has a plurality of clusters l.
２９１．のうちの少なくとも１クラスタが、データが何
も書き込まれでいない状態にある予備クラスタ持された
クラスタに上書きが生した場合に使用される。詳しくは
、第２図に示すように、たとえば、上書きのアクセスが
クラスタｌに生した場合、そのクラスタｌの物理アドレ
スＡと予備クラスタ４の物理アドレスＤを交換して、今
回のデータをアドレスＡとなったクラスタ４に書き込み
、アドレスＤとなったクラスタのデータを消去して、ク
ラスタを入れ換えることにより、書き換えを行う。これ
により、メインメモリ部ｌＯ内には、常に１個以上の予
備クラスタが存在するようになっている。これらクラス
タ１．２．、、は、それぞれ消去信号が供給されると、
記憶された内容がすべて“１′°の状態となってデータ
が消去される。291. At least one of the clusters is used when an overwrite occurs in a cluster that has a spare cluster in which no data has been written. Specifically, as shown in FIG. 2, for example, if an overwrite access occurs to cluster l, the physical address A of cluster l and the physical address D of spare cluster 4 are exchanged, and the current data is transferred to address A. Rewriting is performed by writing to cluster 4 that has become address D, erasing the data of the cluster that has become address D, and replacing the clusters. As a result, one or more spare clusters always exist in the main memory section IO. These clusters 1.2. , , are each supplied with an erasure signal,
All the stored contents become "1'°" and the data is erased.
再び第１図において、制御部２０は、アドレスおよびデ
ータの入出力処理を行うための入出力制御部２４と、デ
ータの書き込みまたは読み出しの際に、メインメモリ部
ｌＯの該当クラスタを選択するクラスタセレクト部２６
と、メインメモリ部ｌＯの各クラスタ１．２．．．の物
理的アドレスおよびそのデータ記憶状態を管理するため
のメインメモリ管理メモリ２８と、選択されたクラスタ
の下位アドレスを制御するためのアドレス制（胛部３０
と、これら各部２４〜３０を制御するためのシステム制
御部３２とを備えている。Referring again to FIG. 1, the control section 20 includes an input/output control section 24 for performing address and data input/output processing, and a cluster selector for selecting a corresponding cluster in the main memory section IO when writing or reading data. Part 26
and each cluster 1.2. of the main memory unit IO. ．． ．． a main memory management memory 28 for managing the physical addresses of the clusters and their data storage states; and an address system (machine section 30) for controlling the lower addresses of the selected clusters
and a system control section 32 for controlling each of these sections 24-30.
入出力制御部２４は、コネクタ２２を介して外部装置か
ら送られる書き込みまたは読み出しのためのアドレスを
読み込んでクラスタセレクト制御部２６へ転送するアド
レスレジスタと、外部装置とメインメモリ部ＩＯとの間
にてデータの受は渡しを行うためのデータレジスタとを
備えている。これらレジスタは、システム制御部３２か
ら送出されるタイミング信号ＴＳに応動して動作する。The input/output control section 24 has an address register that reads an address for writing or reading sent from an external device via the connector 22 and transfers it to the cluster select control section 26, and an address register between the external device and the main memory section IO. It is equipped with a data register for receiving and passing data. These registers operate in response to a timing signal TS sent from the system control section 32.
クラスタセレクト制御部２６は、入出力制御部２４を介
して転送されたアドレスに従って、メインメモリ部１０
の該当クラスタ１．２．、、を選択する回路である。こ
の実施例におけるクラスタセレクト制御部２６は、読み
込んだアドレスが書き込みのためのアドレスの場合に、
メインメモリ管理メモリ２８に記憶されたそのクラスタ
のデータ記憶状態を読み取って判別する判別機能と、こ
の判別機能による判別の結果が、そのクラスタにデータ
が記・ｌさねていると判断された場合に、メインメモリ
管理メモリ２８におけるそのクラスタと予備クラスタと
の物理的アドレスをメインメモリ管理メモリ２８に交換
して書き込むアドレス交換機能と、このアドレス交換機
能によって交換されたクラスタを、読み込んだ論理アド
レスの対象クラスタとして選択する選択機能とを有して
いる。The cluster select control unit 26 selects the main memory unit 10 according to the address transferred via the input/output control unit 24.
Corresponding cluster 1.2. This is a circuit that selects , , . The cluster select control unit 26 in this embodiment, when the read address is an address for writing,
A determination function reads and determines the data storage state of the cluster stored in the main memory management memory 28, and when the determination result of this determination function is determined that data is not recorded or recorded in the cluster. In addition, there is an address exchange function that exchanges and writes the physical addresses of the cluster and the spare cluster in the main memory management memory 28 to the main memory management memory 28, and a cluster exchanged by this address exchange function is exchanged with the read logical address. It has a selection function for selecting a target cluster.
メインメモリ管理用メモリ２８は、不揮発性ＲＡＭなど
の不揮発性メモリによって構成されており、外部装置か
らカードＭを取り外した場合にも、その記憶内容を保持
しているメモリである。このメインメモリ管理用メモリ
２８は、メインメモリ部ＩＯの各クラスタ１．２．．．
．の物理アドレスに対応してその各クラスタにデータが
保持されているか否かを記憶している。この場合、たと
えば、データが保持されている場合は、該当アドレスに
”■”のフラグが書き込まれており、データが保持され
ていない場合は、そのアドレスに”０゛のフラグが書き
フラグが書き換えられる。The main memory management memory 28 is constituted by a nonvolatile memory such as a nonvolatile RAM, and is a memory that retains the stored contents even when the card M is removed from an external device. This main memory management memory 28 includes each cluster 1, 2, . ．． ．．
．． It stores whether data is held in each cluster corresponding to the physical address of the cluster. In this case, for example, if data is retained, a flag of "■" is written to the corresponding address, and if data is not retained, a flag of "0" is written to that address and the flag is rewritten. It will be done.
アドレス制御部３０は、アドレスカウンタによって構成
されている。このアドレス制御部３０は、システム制御
部３２から送出されるタイミングクロ・ンクをカウント
して、クラスタセレクト制御部２６にて選択されたクラ
スタの各バイト毎の読み出しまたは書き込みのための下
位アドレスをメインメモ１部１０へ送出する回路である
。The address control unit 30 is composed of an address counter. This address control unit 30 counts the timing clock sent from the system control unit 32 and determines the lower address for reading or writing for each byte of the cluster selected by the cluster select control unit 26. This is a circuit that sends out the first memo 10.
システム制御部３２は、コネクタ２２を介して外部装置
から送られる書き込みのためのライト信号と、読み出し
のためのリード信号とが供給されて、それぞれ書き込み
または読み出しの制御を行うための制御信号を上記各部
２４〜３０へ送出する。The system control unit 32 is supplied with a write signal for writing and a read signal for reading sent from an external device via the connector 22, and sends the control signal for controlling writing or reading, respectively. It is sent to each section 24-30.
詳しくは、コネクタ２２を介して制御信号が供給される
と、メインメモリ部１０およびクラスタセレクト制御部
２６へ読み出しまたは書き込みを区別するための識別信
号Ｉｓを送出して、同時に、外部装置側へ処理中を示す
ＢＵＳＹ信号を送出する。入出力制御部２４へはデータ
の書き込みまたは読み出しのだｍ Ｍ ｈ ／
？ −、ｆｉ’１％ｃ’ｒＴｃ−１−：：ＬＬＬＪ
ｌ ｆ ９ ／ｎ イー’ ８ １７
窒奄奄奄■
期してアドレス制御部３０とメインメモリ部ＩＯへタイ
ミングクロックＴＣＬＫを送出する。また、このシステ
ム制御部３２は、上書きのアクセスが生してメインメモ
リ管理メモリ２８にて物理アドレスの入れ換えが行われ
た場合、クラスタセレクト制御部２６から送出される入
換信号ＳＳを受けることにより、メインメモリ管理メモ
リ２８にて予備クラスタのアドレスとなったデータ保持
クラスタの消去を行うための制御を行う。この場合、メ
インメモリ管理用メモリ２８から予備クラスタのアドレ
スを読み出して、クラスタセレクト制御部２６へそのア
ドレスを送出して、消去クラスタを選択させ、メインメ
モリ部ＩＯへ消去信号を送出して予備ブロックを形成す
る。Specifically, when a control signal is supplied via the connector 22, an identification signal Is is sent to the main memory section 10 and the cluster select control section 26 to distinguish between reading and writing, and at the same time, processing is sent to the external device side. It sends out a BUSY signal indicating that it is inside. Data is written to or read from the input/output control unit 24.
? -, fi'1%c'rTc-1-::LLLJ
l f 9 /n E' 8 17
At the same time, the timing clock TCLK is sent to the address control section 30 and the main memory section IO. In addition, when the physical address is swapped in the main memory management memory 28 due to an overwrite access, the system control section 32 receives a swap signal SS sent from the cluster select control section 26. , controls the main memory management memory 28 to erase the data holding cluster that has become the address of the spare cluster. In this case, the address of the spare cluster is read from the main memory management memory 28, the address is sent to the cluster select control unit 26 to select the erase cluster, and an erase signal is sent to the main memory unit IO to block the spare cluster. form.
この制御部２０を外部装置に接続するコネクタ２２は、
アドレスおよびデータが伝送されるアドレスデータ兼用
バス１００と制御信号が伝送される制御バス１１０に接
続するための端子を有している。The connector 22 that connects this control unit 20 to an external device is
It has terminals for connection to an address/data bus 100 through which addresses and data are transmitted and a control bus 110 through which control signals are transmitted.
アドレスデータ兼用バス１００は、書き込みまたは読み
出しのためのアドレスと、書き込みアドレスに続いて送
られるデータとをメモリカードＭへ伝送して、読み出さ
れたデータを外部装置へ伝送する。制御バス１１０は、
書き込みのためのライト信号と、読み出しのためのリー
ド信号とをメモリカードＭへ伝送して、システム制御胛
部３２から送出されるＢＵＳＹ信号を外部装置へ伝送す
る。The address/data bus 100 transmits an address for writing or reading and data sent following the write address to the memory card M, and transmits the read data to an external device. The control bus 110 is
A write signal for writing and a read signal for reading are transmitted to the memory card M, and a BUSY signal sent from the system control unit 32 is transmitted to an external device.
次に、上記構成におけるメモリカードＭの動作およびそ
の記録方法を説明する。Next, the operation of the memory card M with the above configuration and its recording method will be explained.
まず、操作者は、メモリカードＭを、そのコネクタ２２
を外部装置のアドレスデータ兼用バス１００および制御
バス１１０へ接続することにより、外部装置に装着する
。次いで、外部装置が電子スチルカメラ等のようにデー
タの記録を行う装置の場合、メモリカードＭに制御バス
１１０からライト信号が送られると、システム制御部３
２は、その信号がライト信号かリード信号かを判断して
、入出力制御部２４ヘアドレスを読み込むためのタイミ
ング信号ＴＳを送出して、同時に、クラスタセレクト制
御部２６へ書き込みを示す識別信号を送出する。これに
より、入出力制御部２４は、外部装置から書込アドレス
が送られると、アドレスレジスタにそのアドレスを読み
込んて、読み込んだアドレスをクラスタセレクト制御部
２６へ転送する。クラスタセレクト制御部２６は、書込
アドレスを読み込むとメインメモリ管理用メモリ２８か
らそのアドレスに該当するクラスタのデータ記憶状態を
読み取って、そのアドレスに前回までのデータが保持さ
れているか否かを判断する。その判断結果が、データを
保持していない状態である場合、クラスタセレクト制御
部２６は、そのクラスタの先頭アドレスを指定するクラ
スタ選択信号をメインメモリ部ｌＯへ送出する６次いで
、外部装置から書込データが送出されると、入出力制御
部２４は、そのデータレジスタにデータを読み込んて、
システム制御部３２から送出されるタイミング信号ＴＳ
に同期してメインメモリ部ＩＯへ送出する。このときシ
ステム制御部３２は、アドレス制御部３０と、メインメ
モリ部ＩＯへ書き込みのためのタイミング信号ＴＣＬＫ
を送出する。これにより、メインメモリ部１０は、入出
力側クト制御部２６にて選択されたクラスタに、アドレ
ス制御部３０のアドレス信号に従って順次１バイトづつ
書き込んでいく。書き込みが終Ｙすると、システム制御
部３２は、メインメモリ管理用メモリ２８の該当アドレ
スに°ｌ゛のフラグを書き込んて、外部装置へ送出して
いるＢＵＳＹ信号を解除して、次の命令待ち状態となる
。First, the operator inserts the memory card M into its connector 22.
It is attached to an external device by connecting it to the address/data bus 100 and control bus 110 of the external device. Next, when the external device is a device that records data such as an electronic still camera, when a write signal is sent from the control bus 110 to the memory card M, the system control unit 3
2 determines whether the signal is a write signal or a read signal, sends a timing signal TS for reading the address to the input/output control unit 24, and at the same time sends an identification signal indicating writing to the cluster select control unit 26. Send. Thereby, when the input/output control section 24 receives a write address from the external device, it reads the address into the address register and transfers the read address to the cluster selection control section 26 . When the cluster select control unit 26 reads a write address, it reads the data storage state of the cluster corresponding to that address from the main memory management memory 28, and determines whether or not the previous data is held at that address. do. If the determination result is that no data is held, the cluster select control unit 26 sends a cluster selection signal specifying the start address of the cluster to the main memory unit IO. When the data is sent out, the input/output control unit 24 reads the data into the data register,
Timing signal TS sent from system control unit 32
The data is sent to the main memory section IO in synchronization with . At this time, the system control unit 32 controls the address control unit 30 and the timing signal TCLK for writing to the main memory unit IO.
Send out. As a result, the main memory section 10 sequentially writes one byte at a time to the cluster selected by the input/output side control section 26 in accordance with the address signal from the address control section 30. When the writing is completed, the system control unit 32 writes a flag of °l to the corresponding address in the main memory management memory 28, cancels the BUSY signal sent to the external device, and enters the state of waiting for the next command. becomes.
また、外部装置からのアクセスが上書きの場合、このア
ドレスを入出力制御部２４から受けたクラスタセレクト
制御部２６は、メインメモリ管理用メモリ２８からその
アドレスのデータ保持状態を読み取って、そのアドレス
のクラスタにデータが書き込まれていることを判断する
。これにより、クラスタセレクト制御部２６は、アクセ
ス先のクラスタと予備クラスタとの物理的アドレスを交
換してメインメモリ管理用メモリ２８に書き込み、その
予備クラスタから変換されたクラスタをデータの書き込
み先としてアクセスする。また、同時にクラスタセレク
ト制御部２６は、システム制御部３２に入力制御部２４
ヘタイミング信号ＴＳを送出するとともに、アドレス制
御部３０とメインメモリ部ＩＯへタイミングクロックＴ
ＣＬＫを送出する。これにより、外部装置から供給され
る書込データが入出力制御部２４のデータレジスタを介
してメインメモリ部ＩＯにおける予備クラスタから変換
されたクラスタへと順次１バイトづつ書き込まれていく
。この書き込みが終了すると、システム制御部３２は、
メインメモリ管理用メモリ２８から予備クラスタに変換
されたクラスタのアドレスを読み取ってクラスタセレク
ト制御部２６へ送出する。これにより、クラスタセレク
ト制御部２６は、予備セレクタに変換されたクラスタを
選択する。そして、システム制御部３２は、メインメモ
リ部１０へ消去信号を送出する。この結果、予備クラス
タへ変換されたクラスタのメモリの内容が消去される。Furthermore, if the access from the external device is for overwriting, the cluster select control unit 26 that receives this address from the input/output control unit 24 reads the data retention state of that address from the main memory management memory 28, and Determine that data has been written to the cluster. As a result, the cluster select control unit 26 exchanges the physical addresses of the access destination cluster and the spare cluster, writes them into the main memory management memory 28, and accesses the converted cluster from the spare cluster as the data write destination. do. At the same time, the cluster select control section 26 also sends the input control section 24 to the system control section 32.
At the same time, the timing signal TS is sent to the address control section 30 and the main memory section IO.
Send CLK. As a result, the write data supplied from the external device is sequentially written one byte at a time from the spare cluster to the converted cluster in the main memory section IO via the data register of the input/output control section 24. When this writing is completed, the system control unit 32
The address of the cluster converted to a spare cluster is read from the main memory management memory 28 and sent to the cluster selection control section 26. Thereby, the cluster selection control unit 26 selects the cluster converted to the preliminary selector. Then, the system control unit 32 sends an erase signal to the main memory unit 10. As a result, the memory contents of the cluster converted to a spare cluster are erased.
消去が終了すると、システム制御部３２は、ＢＵＳＹ信
号の解除を行って次の命令待ちとなる。When erasing is completed, the system control unit 32 releases the BUSY signal and waits for the next command.
このように、この実施例においては、外部装置からは実
質的な消去の命令信号が供給されず、そのだめにメモリ
カードＭのコネクタ２２に消去のためのビンを増加させ
る必要がない。この結果ハート的に、ＳＲＡＭを用いた
メモリカードと互換性を図ることができる。また、この
実施例においては、データの書き換えの際に、クラスタ
の交換を行うので、クラスタを平均的に使用することが
でき、したがって、１つのクラスタに書き換えが集中す
ることがなく 、 ＥＥＰＲＯＭすなわちメモリカード
Ｍの寿命を長く保持することができる。In this manner, in this embodiment, no actual erase command signal is supplied from the external device, and therefore there is no need to increase the number of erase bins in the connector 22 of the memory card M. As a result, it is possible to achieve compatibility with memory cards using SRAM. In addition, in this embodiment, clusters are exchanged when rewriting data, so clusters can be used evenly, and rewriting is not concentrated on one cluster, and the EEPROM, that is, memory The life of the card M can be maintained for a long time.
また、メモリカードＭを装着した外部装置が再生装置の
場合は、制御バス１１０からリード信号が供給される。Further, if the external device into which the memory card M is installed is a playback device, a read signal is supplied from the control bus 110.
このリード信号を受信したシステム制御部３２は、クラ
スタセレクト制御部と、メインメモリ部１０へ読み出し
の際の識別信号ＩＳを送出して、入出力制御部２４へ読
み出しの際のタイミング信号ＴＳを送出する。これによ
り、入出力制御部２４は、外部装置から送出された読出
アドレスをアドレスセレクト制御部２６へ転送する。ク
ラスタセレクト制御部２６は、続出アドレスを受けると
、そのアドレスのセレクタを選択するための信号をメイ
ンメモリ部１０へ送出する。このとき、システム制御部
３２は、アドレス制御部３０とメインメモリ部ｌＯへ読
み出しのためのタイミングクロックＴＣＬＫを送出する
。この結果、メインメモリ部ＩＯの該当クラスタからデ
ータが１バイトづつ読み出されて、入出力制御部２４を
介して外部装置へ伝送される。読み出しが終了すると、
システム制御部３２は、ＢＵＳＹ信号を解除して命令待
ち状態となる。Upon receiving this read signal, the system control unit 32 sends an identification signal IS for reading to the cluster select control unit and the main memory unit 10, and sends a timing signal TS for reading to the input/output control unit 24. do. Thereby, the input/output control unit 24 transfers the read address sent from the external device to the address selection control unit 26. When the cluster select control section 26 receives the successive address, it sends a signal for selecting the selector of that address to the main memory section 10. At this time, the system control section 32 sends a timing clock TCLK for reading to the address control section 30 and the main memory section IO. As a result, data is read out one byte at a time from the corresponding cluster in the main memory section IO and transmitted to the external device via the input/output control section 24. When reading is finished,
The system control unit 32 releases the BUSY signal and enters a command waiting state.
なお、上記実施例においては、書き換えの際に、クラス
タを変換した後に、データを書き込んて、予備クラスタ
の消去を行っているが、クラスタを変換した後に、予備
クラスタの消去を行ってからデータを予備クラスタから
変換されたクラスタに書き込んでもよい。Note that in the above embodiment, when rewriting, data is written and the spare cluster is erased after converting the cluster, but data is written after converting the cluster and then erasing the spare cluster. It is also possible to write to a cluster converted from a preliminary cluster.
効 果
以上詳細に説明したように本発明におけるメモリカード
の記録方法およびメモリカードシステムでは、ブロック
消去型のＥＥＰＲＯＭを用いて、その複数のメモリブロ
ックのうち少なくとも１つのメモを行うアクセスが生し
た場合に、そのアクセスの対象のメモリブロックと、予
備プロ・ンクの物理的アドレスの交換を行って、予備ブ
ロックから変換されたメモリブロックに今回のデータを
書き込んて、予備ブロックのアドレスに変換されたメモ
リブロックの内容を消去することにより、メモリブロッ
クを順次交換しつつ書き換えを行っている。Effects As explained in detail above, in the memory card recording method and memory card system of the present invention, when a block erasing type EEPROM is used and at least one of the plurality of memory blocks is accessed for writing a memo, Then, the physical addresses of the memory block to be accessed and the spare block are exchanged, the current data is written to the memory block converted from the spare block, and the memory block converted to the address of the spare block is written. By erasing the contents of the blocks, memory blocks are sequentially replaced and rewritten.
したがって、外部装置からは実質的な消去の命令信号が
供給されず、そのためにメモリカードにビンを増加させ
る必要がない。この結果、ハード的に、ＳＲＡＭを用い
たメモリカードと互換性を図ることができる。また、デ
ータの書き換えの際に、メモリブロックの交換を行うの
で、メモリブロックを平均的に使用することができ、１
つのメモリブロックに書き換えが集中することがなく、
ＥＥＰＲＯＭすなわちメモリカードの寿命を長く保持す
ることができるという優れた効果を奏する。Therefore, no actual erasure command signal is supplied from the external device, and therefore there is no need to increase the number of bins in the memory card. As a result, hardware compatibility with memory cards using SRAM can be achieved. In addition, since memory blocks are exchanged when rewriting data, memory blocks can be used evenly, and 1
Rewriting is not concentrated in one memory block,
This has an excellent effect in that the life of the EEPROM, that is, the memory card can be maintained for a long time.
第１図は本発明によるメモリカードの一実施例第２図は
、本発明の実施例におけるメモリカドの記録方法を示す
概念図である。
主要部 の′″−の説明
メモリカード
クラスタ（メモリブロック）
メインメモリ部
制御部
コネクタ
入出力制御部
クラスタセレクト制御部
メインメモリ管理用メモリ
アドレス制御部
システム制御部
アドレスデータバス
制御バスFIG. 1 is an embodiment of a memory card according to the present invention. FIG. 2 is a conceptual diagram showing a recording method of a memory card according to an embodiment of the present invention. Description of Main Parts Memory Card Cluster (Memory Block) Main Memory Control Unit Connector Input/Output Control Unit Cluster Select Control Unit Main Memory Management Memory Address Control Unit System Control Unit Address Data Bus Control Bus
Claims (2)
用いたメモリカードにおけるデータ記録方法において、 複数のメモリブロックを備えた前記ＥＥＰＲＯＭに、そ
のうちの少なくとも１メモリブロックを何も書き込まれ
ていない状態にある予備ブロックとしておき、 前回までにデータが書き込まれた一のメモリブロックに
そのデータの書き換えが行われるアクセスが生じた際に
、 そのメモリブロックと予備ブロックとの間の物理的アド
レスの交換を行って、 前回までにデータが書き込まれたメモリブロックのメモ
リ内容を消去することにより、そのメモリブロックを予
備ブロックとして、 予備ブロックから変換されたメモリブロックに今回のア
クセスによるデータを書き込んでデータ保持ブロックと
して、 データの書き換えを行うことを特徴とするメモリカード
におけるデータ記録方法。1. In a data recording method in a memory card using a block erase type EEPROM as the main memory, the EEPROM is provided with a plurality of memory blocks, and at least one of the memory blocks is set as a spare block in which nothing is written. , When a memory block in which data was previously written is accessed to rewrite that data, the physical addresses are exchanged between that memory block and the spare block, and By erasing the memory contents of a memory block in which data has been written, that memory block is used as a spare block, and the data from the current access is written to the memory block converted from the spare block to become a data holding block, and the data can be rewritten. A data recording method in a memory card, characterized in that:
ＥＥＰＲＯＭを用いてなるメモリカードシステムにおい
て、 このメモリカードシステムは、 複数のメモリブロックを備えた前記ＥＥＰＲＯＭにて構
成されて、そのうちの少なくとも１メモリブロックが何
も書き込まれていない状態にある予備ブロックとして構
成されたメインメモリ部と、該メインメモリ部の各メモ
リブロックの物理的アドレスと、これらメモリブロック
にデータが保持されているか否か、それらのデータ保持
状態とを記憶するメインメモリ管理メモリと、 外部装置から送られた論理アドレスを読み込んて、その
論理アドレスに相当する前記メインメモリ部のメモリブ
ロックを選択するブロック選択部と、 外部装置から送られる制御信号に応動して各部を制御す
るシステム制御部とを備えてなり、前記ブロック選択部
は、読み込んだ論理アドレスが書き込みのためのアドレ
スの場合に、前記メインメモリ管理メモリに記憶された
そのメモリブロックのアドレスのデータ記憶状態を読み
取って判別する判別機能と、 この判別機能による判別の結果が、そのメモリブロック
にデータが記憶されていると判断された場合に、前記メ
インメモリ管理メモリのメモリブロックと予備ブロック
との物理的アドレスをメインメモリ管理メモリに交換し
て書き込むアドレス交換機能と、 該アドレス交換機能によって予備ブロックから変換され
たメモリブロックを、読み込んだ論理アドレスの対象ブ
ロックとして選択する選択機能とを有しており、 また、前記システム制御部は、ブロック選択部のアドレ
ス交換機能によって予備ブロックのアドレスに変換され
たメモリブロックのメモリ内容を消去する消去機能を有
してなることを特徴とするメモリカードシステム。2. In a memory card system that uses a block erase type EEPROM as the main memory of a memory card, this memory card system is configured with the EEPROM having a plurality of memory blocks, and at least one of the memory blocks is empty. A main memory section configured as a spare block in an unwritten state, the physical address of each memory block in the main memory section, whether or not data is held in these memory blocks, and their data holding state. a block selection section that reads a logical address sent from an external device and selects a memory block in the main memory section that corresponds to the logical address; and a control signal sent from the external device. and a system control unit that controls each unit in response to the block selection unit, when the read logical address is an address for writing, the block selection unit selects the memory block stored in the main memory management memory. A determination function that reads and determines the data storage state of an address; and if the determination result of this determination function is that data is stored in that memory block, the memory block of the main memory management memory and the spare An address exchange function that exchanges and writes the physical address with the block to the main memory management memory, and a selection function that selects the memory block converted from the spare block by the address exchange function as the target block of the read logical address. Further, the system control unit has an erasing function for erasing the memory contents of the memory block converted into the address of the spare block by the address exchange function of the block selection unit. card system.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25737590A JP2584120B2 (en) | 1990-09-28 | 1990-09-28 | Data recording method in memory card and memory card system |
| US07/726,173 US5303198A (en) | 1990-09-28 | 1991-07-05 | Method of recording data in memory card having EEPROM and memory card system using the same |
| EP91112963A EP0477503B1 (en) | 1990-09-28 | 1991-08-01 | Method of recording data in memory card having eeprom and memory card system using the same |
| DE69124323T DE69124323T2 (en) | 1990-09-28 | 1991-08-01 | Method for recording data in an EEPROM memory card and associated memory card system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25737590A JP2584120B2 (en) | 1990-09-28 | 1990-09-28 | Data recording method in memory card and memory card system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04137078A true JPH04137078A (en) | 1992-05-12 |
| JP2584120B2 JP2584120B2 (en) | 1997-02-19 |
Family
ID=17305518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25737590A Expired - Lifetime JP2584120B2 (en) | 1990-09-28 | 1990-09-28 | Data recording method in memory card and memory card system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2584120B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05282889A (en) * | 1992-03-31 | 1993-10-29 | Toshiba Corp | Nonvolatile semiconductor memory |
| JPH06202821A (en) * | 1992-10-30 | 1994-07-22 | Intel Corp | Solid memory disk and method and equipment for controlling it |
| JPH10134559A (en) * | 1996-10-31 | 1998-05-22 | Sony Corp | Semiconductor storage |
| JP2003242788A (en) * | 2003-02-10 | 2003-08-29 | Toshiba Corp | Nonvolatile semiconductor memory device and control method therefor |
| JP2005044375A (en) * | 1992-07-09 | 2005-02-17 | Gemplus | Communication card with input/output function |
| JP2005339581A (en) * | 2005-08-08 | 2005-12-08 | Hitachi Ltd | Semiconductor memory |
| US8001319B2 (en) | 1992-06-22 | 2011-08-16 | Solid State Storage Solutions, Inc. | Semiconductor storage device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61113102A (en) * | 1984-11-07 | 1986-05-31 | Canon Inc | Information recording reproducing device |
| JPS61227300A (en) * | 1985-03-29 | 1986-10-09 | Yokogawa Electric Corp | Writing method to electrically changeable rom |
| JPS62283496A (en) * | 1986-05-31 | 1987-12-09 | Canon Inc | Management system for of number of times of writing programmable read only memory |
| JPS6398889A (en) * | 1986-10-14 | 1988-04-30 | Oki Electric Ind Co Ltd | Optical disk file device |
| JPS6460896A (en) * | 1987-08-31 | 1989-03-07 | Pfu Ltd | System for controlling rewrite of data of non-volatile memory device |
| JPH02118999A (en) * | 1988-10-27 | 1990-05-07 | Fujitsu Ltd | Ic card |
-
1990
- 1990-09-28 JP JP25737590A patent/JP2584120B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61113102A (en) * | 1984-11-07 | 1986-05-31 | Canon Inc | Information recording reproducing device |
| JPS61227300A (en) * | 1985-03-29 | 1986-10-09 | Yokogawa Electric Corp | Writing method to electrically changeable rom |
| JPS62283496A (en) * | 1986-05-31 | 1987-12-09 | Canon Inc | Management system for of number of times of writing programmable read only memory |
| JPS6398889A (en) * | 1986-10-14 | 1988-04-30 | Oki Electric Ind Co Ltd | Optical disk file device |
| JPS6460896A (en) * | 1987-08-31 | 1989-03-07 | Pfu Ltd | System for controlling rewrite of data of non-volatile memory device |
| JPH02118999A (en) * | 1988-10-27 | 1990-05-07 | Fujitsu Ltd | Ic card |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05282889A (en) * | 1992-03-31 | 1993-10-29 | Toshiba Corp | Nonvolatile semiconductor memory |
| US8001319B2 (en) | 1992-06-22 | 2011-08-16 | Solid State Storage Solutions, Inc. | Semiconductor storage device |
| JP2005044375A (en) * | 1992-07-09 | 2005-02-17 | Gemplus | Communication card with input/output function |
| JPH06202821A (en) * | 1992-10-30 | 1994-07-22 | Intel Corp | Solid memory disk and method and equipment for controlling it |
| JPH10134559A (en) * | 1996-10-31 | 1998-05-22 | Sony Corp | Semiconductor storage |
| JP2003242788A (en) * | 2003-02-10 | 2003-08-29 | Toshiba Corp | Nonvolatile semiconductor memory device and control method therefor |
| JP2005339581A (en) * | 2005-08-08 | 2005-12-08 | Hitachi Ltd | Semiconductor memory |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2584120B2 (en) | 1997-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0477503B1 (en) | Method of recording data in memory card having eeprom and memory card system using the same | |
| TW445452B (en) | Semiconductor storage device and data management method therefor | |
| US7227788B2 (en) | Memory management device and memory device | |
| JP2003044351A (en) | Flash memory device and method for merging data stored in the same | |
| US5390148A (en) | Method of rewriting data in EEPROM, and EEPROM card | |
| US6345333B1 (en) | Method and apparatus for reverse rewriting | |
| JPH04137085A (en) | Ic memory card | |
| US5724544A (en) | IC memory card utilizing dual eeproms for image and management data | |
| EP0615193A1 (en) | Memory card device | |
| US5829014A (en) | Method of supervising storage of data in a memory card having EEPROM and a memory card system using the same | |
| JPH04137078A (en) | Data recording method and memory card system for memory card | |
| JPH09171486A (en) | Pc card | |
| JP2635448B2 (en) | Data recording method in memory card and memory card system | |
| JP2584119B2 (en) | Data recording method in memory card and memory card system | |
| JP3017524B2 (en) | Data recording method and IC memory card system in IC memory card | |
| EP0492450B1 (en) | Memory card having an EEPROM | |
| JP3117244B2 (en) | EEPROM control device | |
| JP3070994B2 (en) | Memory card storage management method | |
| JP3099908B2 (en) | EEPROM control device | |
| JPH04313882A (en) | Record control system for memory card | |
| JPH04307647A (en) | Memory card storage control system | |
| JP2818628B2 (en) | Data recording method in memory card and memory card system | |
| JP3190421B2 (en) | IC memory card system | |
| JPH06139131A (en) | Memory card device | |
| JPH06139138A (en) | Memory card device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |