JPH04130752A - 集積回路の製造方法 - Google Patents

集積回路の製造方法

Info

Publication number
JPH04130752A
JPH04130752A JP2414518A JP41451890A JPH04130752A JP H04130752 A JPH04130752 A JP H04130752A JP 2414518 A JP2414518 A JP 2414518A JP 41451890 A JP41451890 A JP 41451890A JP H04130752 A JPH04130752 A JP H04130752A
Authority
JP
Japan
Prior art keywords
integrated circuit
substrate
incident
conductive
link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2414518A
Other languages
English (en)
Other versions
JPH0652760B2 (ja
Inventor
James D Chlipala
ジェームス ディ.クリパラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH04130752A publication Critical patent/JPH04130752A/ja
Publication of JPH0652760B2 publication Critical patent/JPH0652760B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Lasers (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
[0001]
【産業上の利用分野】
本発明は、輻射線の照射により特徴部を形成する工程を
含む、集積回路の製造方法に関する。 [0002]
【従来の技術】
集積回路が発明されて以来、集積回路の複雑性は飛躍的
に高まり、その結果、今日では、発明当初の集積回路に
比べて非常に多数の部品類を有するようになった。回路
中の部品の数が増大し続け、また、回路の各部品の寸法
は小さくなり続けているので、全ての部品が完全な特性
を維持している集積回路チップの製造は非常に困難にな
っている。 [0003] すなわち、周知のように、複数個のチップが単一の基板
上に製造され、そして、各チップが多数の個別部品から
なる集積回路を有する。しかし、各個の集積回路は1個
以上の欠陥部品を有することがある。この欠陥部品は集
積回路全体を商業的に無価値なものにしてしまう。従っ
て、ウェハ当たりの有用なチップの歩留りは、欠陥部品
の数が増大するにつれて低下する。低歩留りは集積回路
のコストを増大させるので、このようなことは明らかに
望ましくない。 [0004] 従って、集積回路の歩留りを向上させる技術の開発が求
められている。成る技術によれば、加工技術の改良と木
目細かいコントロールの双方により歩留りを向上する。 別の技術は、チップ上に冗長部品を含む。欠陥部品を発
見するために、冗長部品が集積回路中に計画的に組み込
まれるか、または排除される。冗長部品は一般的に、電
気回路を完成または破壊し、その後回路を修復すること
により集積回路に組み込まれるか、または排除される。 [0005] この修復は大抵、輻射線(例えば、電磁エネルギー)を
使用し、導電性リンクを破壊することにより行われる。 このリンクは基板上の単なる導電性(例えば、アルミニ
ウムまたはポリシリコン)のラインまたはランナである
。エネルギーは一般的に、リンクの所望部分を溶融また
は揮発させるのに十分な量のレーザにより供給される。 複雑な回路で申し分な〈実施できる修復方法は、数百例
のリンクの修復全台むこともある。 [0006] 修復は一般的に、複雑な回路についてのみ行われるカミ
単純な回路の製造では、個々の部品を選択的に組み込み
または排除し、カスタム集積回路を生産することにより
完了される。このような単純な回路でも、何万個ものリ
ンクを含むことましい。 [0007] 概念的には簡単であるが、リンクの破壊にレーザを実際
に使用すると様々な困難に遭遇するので、レーザの使用
は最初考えられていたよりも非常に難しくなる。エネル
ギーの使用量はリンクを確実に破壊するのに十分なもの
でなければならないが、同時に、下部または周囲の部品
を損傷するエネルギー量未満でなければならない。従っ
て、許容エネルギー範囲が存在する。エネルギーをこの
許容範囲内に維持することは、リンク構造の物性の変動
およびレーザの出力エネルギーやレーザの照準の正確性
などの変動により複雑になる。 [0008] 金属および半導体表面に対するレーザ照射の効果を研究
する様々な技術が開発された。恐らく、最初に開発され
た技術は、照射中に表面から反射される光の強度の時間
的変化を研究した。このような技術は″時分割反射率″
と呼ばれ、レーザ(Sooy)らによってアップライド
・フィジックス・レタース(Applied Phys
ics Letters) 、  5. 54〜56頁
(1964年8月1日)に開示されて以来、使用されて
いる。レーザは半導体をQスイッチとして使用すること
、および、半導体表面からの反射率を測定し、キャビテ
ィーミラーとしての有用性に関心を示した。 [0009] レーザは、反射率の時間依存性は、キャリア濃度の増大
および照射により生じた半導体表面の溶融によるものと
した。バーンバウム(Birnbaum)およびストッ
カー (Stocker)は半導体の反射率をアップラ
イド・フィジックス・レタース、396032〜603
6頁(1968年12月)に報告した。彼らは、半導体
表面面上の、半導体溶融により生じた、液体層によるも
のとした。また、彼らは、数種類の金属からの反射率も
研究し、反射率の低下を発見した。彼らは、この低反射
率は金属表面の損傷によるものとした。 [00101 これらの研究は両方とも、2個のレーザの実、験配列を
使用した。一方のレーザはポンプとして機能し、他方の
レーザはプローブとして機能した。すなわち、−方のレ
ーザ(すなわちポンプ)は目標材料中にレスポンスを発
生し、そして、他方のレーザ(すなわちプローブ)から
の反射ビームの強度を測定することによりこのレスポン
スの発生をモニターした。この2ビーム技術でリンクを
溶断することは困難である。なぜなら、プローブビーム
とポンプビームはオーバーラツプしなければならない力
板ビームが細いことと、回路のサイズにより実施は困難
である。 [0011] イオン注入シリコンの単一レーザ研究がリュウ(Liu
)らによりアップライド・フィジックス・レタース、3
4,363〜365頁(1979年5月15日)に報告
されている。正確な実験手順は詳述されていないが、サ
ンプルをほぼ垂直な入射線により照射し、入射パルスお
よび反射パルスの両方ともホトダイオードで別々に検出
したことが記載されている。入射エネルギーが増大する
につれて、溶融が起こり、アモルファスはパルスの早期
部分に移動された液体転移が生じる、すなわち、転移は
早い時期に起こることが発見された。 [0012] 溶融シリコンの存在に基づく高い反射率も発見された。 この研究は技術的には興味があるが、リュウらはイオン
注入シリコンのレーザアニーリングの研究、すなわち、
溶融後のシリコンの液相エピタキシャル再成長の研究に
関心を示した。 しかし、この研究はリンクが破壊された時のような多層
構造のレーザ照射については言及していない。リンク爆
発に匹敵する現象を試、験した研究は全く言及されてい
ない。 [0013] リンク溶断に有用な技術を開示した文献がある。例えば
、米国特許第4853758号明細書には、広範囲の許
容エネルギーでレーザを使用し、リンクを溶断する実験
的技術が開示されている。この明細書に開示された実施
例では、誘電体基板の上部レベルにリンクを配置し、こ
れにより、下部レベル上のリンクは上部誘電体の厚さよ
りも低い。低誘電体厚さは、両レベル上のリンクをきれ
いに溶断するのに必要な最小レーザエネルギーを低下す
る。 [0014]
【発明が解決しようとする課題】
しかし、リンク溶断工程を経時的にモニタする工程が組
み入れられた方法の開発が望まれている。 [0015]
【課題を解決するための手段】
入射輻射線エネルギーを照射することにより集積回路の
所定部分を非導電性にすることからなる集積回路の製造
方法において、非導電性にすることを望む前記集積回路
の前記部分に輻射線ビームを照射し、前記部分は非導電
性基板上の電気的に導電性の材料からなり;そして、入
射および反射輻射線強度を分析し、前記部分が非導電性
になったかどうか、検査する。 [0016] 好ましい実施例では、本発明の方法は、入射および反射
エネルギー強度を比較し、基板損傷の程度を測定する工
程を更に含む。別の実施例では、リンクが溶断されてい
ない場合、ビーム強度の分析により、失敗が目標誤認、
コンタミネーションまたは低強度エネルギーの何れによ
るものか決定する。照射源は一般的にレーザであり、目
標誤認あるいはコンタミネーション以外の理由によりリ
ンクが溶断されていない場合、その出力エネルギーを増
大させ、または、基板の重大な損傷が発生した場合には
、その出力エネルギーを低下させる。 [0017]
【実施例】
以下、図面を参照しながら本発明を更に詳細に説明する
。なお、明確にするために、個々の部品は寸法通りには
作図されていない。 [0018] 図1は本発明の方法を実施するのに有用な装置の概要図
である。図示された装置要素は明確化のために模式的に
示されている。照射源であるレーザ1、ビームスプリッ
タ−3、光検出器5(反射輻射線を検出する) 光検出
器9(入射輻射線を検出する)、レンズ11、基板13
および制御コンピュータ15が図示されている。光検出
器5および9はそれぞれデジタイザ17および19に接
続されており、その電気的出力信号はレーザ制御コンピ
ュータに入力される。レーザからの輻射線はビームスプ
リッタ−に入り、一部は光検出器9に直接入り、別のビ
ーム部分は基板に入り、そして、基板から反射されてビ
ームスプリッタ−5から光検出器5(反射輻射線を検出
する)に入る。 [0019] 正確な数字化速度は必須要件ではないが、この速度は迅
速な経時的現象を検出できるように十分に高速でなけれ
ばならない。下記に説明する実施例では、1nSの速度
で申し分なく動作する。当業者ならば好適な速度を容易
に選択できる。 [0020] 図示された要素は当業者に周知である。従って、当業者
ならば適当な要素を容易に選択できる。これらの要素に
ついて若干の簡単な説明を加えることが望ましいものと
思われる。光検出器は、リンクが破壊された時の短時間
(一般的に、5ns)反射率変化に十分な応答時間を有
しなければならない。レーザは、発射輻射線がリンクに
より吸収または反射され、また、高繰返し速度を行える
ような発射波長を有しなければならない。1.064μ
mで発射されるNd:YAGレーザは直接使用できる。 [0021] 別法として、レーザは周波数2倍器と共に使用できる。 妥当なスループット(すなわち、1秒間光たりのリンク
の破壊数)の場合、レーザは少なくとも20パルス/秒
を発生できなければならない。使用したパルスの半値全
幅(fwhm)は35nsであった。レンズ11はビー
ムを適当なサイズに絞り込む。ビームはリンクの横幅と
同等の寸法を有しなければならない。 [0022] ビームの形状は必須要件ではない。所望の位置にビーム
を移動させる技術は当業者ならば容易に選択し、かつ、
実施することができる。リンクの位置情報はコンピュー
タメモリに入力し、そして記憶させておくことができる
。初期ビーム位置合わせには当業者に眉知の技術を使用
する。 [0023] レーザ制御コンピュータはレーザパルスのエネルギーを
コントロールし、また、他の必要な機能も果たす。明確
化のために、コンピュータは1台しか図示されていない
。言うまでもなく、所望により、必要なコンピュータ機
能は数台のコンピュータ間に分割することもできる。2
個の光検出器からの電気的出力信号はデジタイザに供給
され、デジタイザからの情報はコンピュータに送られ、
このコンピュータは数字化情報の必要な全ての操作を行
う。 [0024] 例えば、コンピュータは反射および入射パルス強度の一
次導関数、反射強度の二次導関数、および摂動反射率な
どを計算する。摂動反射率およびその有用性は下記にお
いて更に詳細に説明する。非摂動反射パルス強度は、リ
ンクまたは基板に熱効果が全くなかったものに予想され
る反射パルス強度である。本質的に、摂動反射率は、非
摂動反射パルス強度により分割された実際の反射パルス
強度である。分割は各点毎に行われた。すなわち、実際
の反射パルスと非摂動反射パルスのピーク強度を測定し
、そして、2つのピーク強度を一致させながら、2個の
パルスを経時的な各点毎に分割させた。制御コンピュー
タは、入射輻射線強度に関する情報を使用し、レーザ出
力強度を所望のレベルに維持することもできる。 [0025] パルス強度情報を使用し、目標照準の正確性、リンク上
のダスト、レーザ出力エネルギーなどをチエツクするこ
ともできる。エネルギーがリンクの溶断の閾値以下であ
る場合、レーザからの出力は恐らく所望の値以下に低下
されているので、所望の値まで上昇させる。エネルギー
が閾値以上であり、がっ、リンクが溶断していない場合
、目標誤認またはリンク上に汚染物が存在していたこと
になる。 当業者ならば、コンタミネーションまたは目標誤認につ
いて予想される実際の反射エネルギーを比較することに
より、これらの可能性を区別することができる。 コンタミネーションおよび目標誤認は異なった熱応答を
示す。 [0027] 集積回路の一部分の模式的断面構造を図2に示す。図2
には、基板201、第1および第2の誘電体層203,
205、ランナ209およびキャップ層211が示され
ている。明確化のために、デバイスの各素子類(例えば
、ソース、ゲートおよびドレインなど)は図示されてい
ないが、当業者には周知である。誘電体層は一般的に、
酸化物または窒化物材料である。このような誘電体層の
製造方法は当業者に周知なので、これ以上説明する必要
はない。 [0028] ランナはドープトポリシリコン、アルミニウム、シリサ
イドまたはタングステンのような導電性材料からなる。 ランナ209の一部は本発明の方法により溶断され、ラ
ンナ209の一部は非導電性にされる。図から明らかな
ように、ランナの周囲の誘電体材料は除去され、ランナ
は誘電体層の上に存在する。誘電体層の形成が完了した
後、非導電性材料(例えば、酸化物)の薄いキャップ層
が表面上に被着される。幾つかの導電性ランナ材料は揮
発され、そして、リンクが溶断された場合、必ず跳ねる
。キャップ層の存在は、この跳ね返りにより起こるラン
ナ間の短絡を防止する。 [0029] 性質上、アルミニウムリンクの場合、パルスエネルギー
が増大するにつれて、発光金属が溶融したとしても、反
射率が低下する。反射率は最初に低下する。低下の一部
は、ランナの溶融につれて表面張力によりリンクの横寸
法がネックダウンすることに基づく。目標リンクが溶融
した場合、反射強度に明瞭な信号が発生する。すなわち
、急速な低下が起こる。エネルギーが更に増大された場
合、反射強度に二次ピークが見られる。これは、基板の
重大な損傷(すなわち、過熱)が発生したことに基づく
。従って、本発明の方法によれば、リンクが溶断された
か否か、溶断されていない場合、基板番、二重犬な損傷
が発生したが否かについて検出することができる。 [0030] 前記の説明は下記の実例を検討することにより実証され
る。図3は、反射ビームの強度(任意単位)を縦軸に、
そして時間(任意単位)を横軸にプロットした特性曲線
を示す。構造は図2に示されたものと類似していた力板
キャップ層は存在していなかった。使用したレーザはN
d : YAGレーザであり、0,80μJの強度で1
.064μmで発光する。パルス持続時間は約200n
sであった。 リンクは厚さ1.75μmのアルミニウムランナからな
り、シリコン基板から05μm高い位置に存在した。リ
ンク溶断をせずに使用された最高エネルギーは0.70
μJであり、0.75μJでリンクは溶断された。 [0031] 図3から明らかなように、パルスには幾つかの構造があ
り、−点鎖線は一次ピークと二次ピークを示す。二次ピ
ークは一次ピークよりも時間的に遅く現れる。 リンクが消滅すると直ぐに、基板は熱的に損傷されるよ
うになり、反射率が変化する。″ピーダという用語は、
便宜的に使用されており、図示されているように二次ピ
ークは実際には肩なので、このエネルギーでは若干呼び
誤りがある。 [00321 リンクが溶断されたか否かの決定は、入射および反射強
度を分析することにより行われる。反射強度の二次導関
数を試験する実験技術が試験された。その他の技術も当
然使用できる。導関数は数値的に計算される。経時的ウ
ィンドウを画定し、所望の結果をウィンドウ内で探した
。ウィンドウは、パルス強度が測定最大値の10%に最
初に達しな時の始点および最大パルス強度の後、若干の
規定時間周期(例えば、30ns)における終点として
容易に画定される。 [0033] 図3の構造は、二次導関数を試験した場合に一層明確に
なる。図4は、二次導関数(任意単位)を縦軸に、時間
(任意単位)を横軸にプロットした特性曲線を示す。図
中の一点鎖線は図3で発生する一次および二次ピークの
時間を示す。図4において、−次ピークの後に、3個の
ゼロ点交差が存在する。すなわち、二次導関数は、−次
ピークの後に3回また、ウィンドウ(図示されていない
)内で、十から−まで、あるいはこの逆の変化をする。 [0034] ゼロ点交差の以後の全ての基準は、−次ピーク後の、ウ
ィンドウ内のゼロ点交差である。ウィンドウ内に3個の
ゼロ点交差が存在する場合、リンクは消滅されている。 この変化は次のように説明できるものと思われる。パル
ス形状およびリンク吸収のために、−次ピーク後に反射
率は最初低下する。−次導関数が最小負値に達すると、
パルスの終了につれて、その後ゼロまで増大する。基板
反射に対応して、反射率が増大する場合、反射パルスの
一次導関数における局部的最大値が存在する。ウィンド
ウ内の反射強度の局部的最大値は、二次導関数のゼロ点
交差の数を計数することにより容易に発見される。これ
は−次導関数の試験によっても発見できる。 [0035] 図4において、二次および三次ゼロ点交差の間に局所的
最大値が存在する。この増大した基板反射率の証拠はリ
ンクが消滅されたことを示す。反射強度にはがなりの量
のノイズが存在し、また、二次導関数にもがなりの量の
ノイズが存在する。しかし、ウィンドウを選択すること
により、殆どのノイズを排除し、ウィンドウ内で良好な
S/N比を得ることができる。 [0036] 二次および三次ゼロ点交差の間に局所的最大値が存在す
ることにより、リンクが破壊されたことの決定を行うこ
とができる。しかし、この情報は、これ単独では、好適
なエネルギー範囲を選択することはできない。必要な追
加情報は、除徐に増大するエネルギーで一連の実、験を
行うことにより得られる。結局、リンクが破壊され、そ
して、リンクの破壊に必要なエネルギーの最小値が決定
される。 [0037] しかし、各リンクの特性の変動、コンタミネーション、
パルスエネルギー 目標誤認などにより、最lJX値よ
りも高いエネルギーを使用することが望ましい。このエ
ネルギーは基板が損傷されるはど高過ぎてはならない。 すなわち、このエネルギーは基板の特性に悪い永久的変
化を生じさせるほど高いものであってはならない。使用
するエネルギーはリンクを確実に破壊するには十分であ
るが、基板に回復不能なほどの損傷を与えないような大
きさでなければならない。 [0038] 基板の重大な損傷は、“′摂動反射率°′と呼ばれるも
ので検査することにより決定される。エネルギーは、リ
ンクに重要な熱作用(例えば、溶融)を起こさせるのに
低すぎない力板良好なS/N比を得るには十分に高い値
のものが選択される。ベースラインレベルを計算し、入
射および反射曲線の両方をそれらのベースラインレベル
に配置する。ベースラインレベルは移動平均を用いて計
算し、ノイズの影響を最小にすることが望ましい。 [0039] 2個のピークを整列させた後、各点毎の入射スキャンに
より反射スキャンを分割し、非摂動反射パルス、すなわ
ち、非摂動反射パルス転移配列を生成する。レーザエネ
ルギーは重大な熱作用を起こすには低すぎるものを選択
したので、数値化入射パルスによるこの配列の各点の増
倍は、重大な熱作用を示さない目標リンクから反射され
たパルスを再生する。 [0040,] 目標リンクに重大な熱作用を及ぼすか、または、及ぼさ
ない、−層高い入射レーザエネルギーの場合、数値化入
射パルスはこの配列により各点毎に増倍され、非摂動反
射パルスを生成する。従って、非摂動反射パルスは、こ
のエネルギーで重大な熱作用が生じなかったことを予想
させる反射パルスを示す。実際の反射パルスは、熱作用
の存在により、非摂動反射パルスとは異なる。 [0041] 測定された反射パルスを非摂動パルスにより各点毎に分
割し、摂動反射率を決定する。摂動反射率は熱作用の存
在と結び付けることができる。1.10μJの入射エネ
ルギーにおける摂動反射率のグラフを図5に示す。この
図では、摂動反射率(任意単位)が縦軸にプロットされ
、時間(任意単位)が横軸にプロットサれている。摂動
反射率は非摂動反射率と同じ時間の位置に一次ピークを
有する。 リンクが破壊されるレベルから入射エネルギーが増大す
るにつれて、−次ピークの後に発生する二次ピークが明
瞭になる。 [0042] 二次ピークの振幅が一次ピークの振幅と一致または接近
すると、基板損傷が観察される。図示された摂動反射率
曲線では、二次ピークの振幅は一次ピークの振幅を超え
ているので、基板損傷が認められる。従って、入射エネ
ルギーは、基板損傷の程度が許容レベル以下になるよう
に選択しなければならない。これは、2個のピークの相
対的振幅をモニタすることにより容易に行うことができ
る。当業者ならば、このようなエネルギーを容易に選択
することができる。言うまでもなく、コノエネルギーは
認識可能な基板損傷のレベルよりもかなり低い値である
こともできる。すなわち、二次ピークは一次ピークより
もかなり小さなものであることもできる。 [0043] その他の変更例も当業者には自明である。例えば、リン
クは金属以外に、ポリシリコンまたはシリサイドからな
ることもできる。強度の分析はアルミニウムと比較して
、他の材料により異なる。しかし、当業者ならば、細部
について容易に決定できる。更に、輻射線源としてレー
ザが好ましいが、その他の輻射線源も使用できる。また
、図2に示されたキャップ層または誘電体層は所望によ
り省くこともできる。 [0044]
【発明の効果】
以上説明したように、本発明の方法によれば、リンク溶
断工程を経時的にモニタすることにより、基板に重大な
損傷を与えることなく、集積回路内の不良リンク部分を
効果的に溶断し、チップの良品歩留りを向上させること
ができる。
【図面の簡単な説明】
【図1】 本発明の方法を実施するのに好適な装置の概要図である
【図2】 本発明の方法により製造される集積回路の一部分の模式
的断面図である。
【図3】 縦軸に任意単位で反射エネルギーをプロットし、横軸に
任意単位で時間をプロットした特性曲線である。
【図4】 縦軸にプロットされた反射強度の二次導関数と横軸にプ
ロットされた時間との関係を示す特性曲線である。
【図5】 縦軸に任意単位でプロットされた摂動反射率と横軸にプ
ロッ関係を示す特性曲線である。
【符号の説明】
1 レーザ 3 ビームスプリッタ− 5光検出器 9 光検出器 11 レンズ 13 基板 15 制御コンピュータ 17 デジタイザ 19 デジタイザ 201  基板 203−次誘電体層 205  二次誘電体層 209  ランナ 211 キャップ層 トされた時間との
【書類名】
【図1】 図面
【図2】
【図3】
【図4】
【図5】

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】入射輻射線エネルギーを照射することによ
    り集積回路の所定部分を非導電性にすることからなる集
    積回路の製造方法において、非導電性にすることを望む
    前記集積回路の前記部分に輻射線ビームを照射し、前記
    部分は非導電性基板上の電気的に導電性の材料からなり
    ;入射および反射輻射線強度を分析し、前記部分が非導
    電性になったかどうか、検査する; 工程を含むことを特徴とする集積回路の製造方法。
  2. 【請求項2】前記部分が非導電性になっていなかった場
    合、前記レーザの出力を増大するか、または、基板に重
    大な損傷が発生した場合、前記レーザの出力を低下する
    工程を更に含むことを特徴とする請求項1の集積回路の
    製造方法。
  3. 【請求項3】輻射線源はレーザからなる請求項2の集積
    回路の製造方法。
  4. 【請求項4】前記入射および反射エネルギー強度を比較
    し、基板に重大な損傷が発生していないかどうか検査す
    る工程を更に含む請求項3の集積回路の製造方法。
  5. 【請求項5】前記比較工程は摂動反射率を使用すること
    を特徴とする請求項4の集積回路の製造方法。
  6. 【請求項6】前記分析工程は前記入射および反射ビーム
    強度のうちの少なくとも1個の導関数を使用することを
    特徴とする請求項1の集積回路の製造方法。
  7. 【請求項7】入射パルスエネルギーを測定し、該エネル
    ギーがリンク溶断のための閾値以上であるか、または閾
    値以下であるか検査する工程を更に含むことを特徴とす
    る請求項4の集積回路の製造方法。
JP2414518A 1989-12-29 1990-12-26 集積回路の製造方法 Expired - Fee Related JPH0652760B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US459168 1989-12-29
US07/459,168 US5021362A (en) 1989-12-29 1989-12-29 Laser link blowing in integrateed circuit fabrication

Publications (2)

Publication Number Publication Date
JPH04130752A true JPH04130752A (ja) 1992-05-01
JPH0652760B2 JPH0652760B2 (ja) 1994-07-06

Family

ID=23823684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2414518A Expired - Fee Related JPH0652760B2 (ja) 1989-12-29 1990-12-26 集積回路の製造方法

Country Status (4)

Country Link
US (1) US5021362A (ja)
EP (1) EP0435469B1 (ja)
JP (1) JPH0652760B2 (ja)
DE (1) DE69026229T2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886320A (en) * 1996-09-03 1999-03-23 International Business Machines Corporation Laser ablation with transmission matching for promoting energy coupling to a film stack
US5998759A (en) * 1996-12-24 1999-12-07 General Scanning, Inc. Laser processing
US6025256A (en) * 1997-01-06 2000-02-15 Electro Scientific Industries, Inc. Laser based method and system for integrated circuit repair or reconfiguration
US6046429A (en) * 1997-06-12 2000-04-04 International Business Machines Corporation Laser repair process for printed wiring boards
US6057180A (en) * 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
US6300590B1 (en) * 1998-12-16 2001-10-09 General Scanning, Inc. Laser processing
US6387715B1 (en) * 1999-09-30 2002-05-14 Advanced Micro Devices, Inc. Integrated circuit defect detection via laser heat and IR thermography
US7838794B2 (en) 1999-12-28 2010-11-23 Gsi Group Corporation Laser-based method and system for removing one or more target link structures
US20040134894A1 (en) * 1999-12-28 2004-07-15 Bo Gu Laser-based system for memory link processing with picosecond lasers
US7723642B2 (en) * 1999-12-28 2010-05-25 Gsi Group Corporation Laser-based system for memory link processing with picosecond lasers
US6281471B1 (en) 1999-12-28 2001-08-28 Gsi Lumonics, Inc. Energy-efficient, laser-based method and system for processing target material
US7671295B2 (en) * 2000-01-10 2010-03-02 Electro Scientific Industries, Inc. Processing a memory link with a set of at least two laser pulses
US20030222324A1 (en) * 2000-01-10 2003-12-04 Yunlong Sun Laser systems for passivation or link processing with a set of laser pulses
US20060141681A1 (en) * 2000-01-10 2006-06-29 Yunlong Sun Processing a memory link with a set of at least two laser pulses
US6777645B2 (en) 2001-03-29 2004-08-17 Gsi Lumonics Corporation High-speed, precision, laser-based method and system for processing material of one or more targets within a field
JP4231349B2 (ja) * 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE241562C (ja) * 1909-07-31 1911-12-05
JPS5317078A (en) * 1976-07-30 1978-02-16 Toshiba Corp Etching end point detection circuit
US4155779A (en) * 1978-08-21 1979-05-22 Bell Telephone Laboratories, Incorporated Control techniques for annealing semiconductors
JPS61111563A (ja) * 1984-11-05 1986-05-29 Mitsubishi Electric Corp 半導体装置の金属配線切断方法
US4816422A (en) * 1986-12-29 1989-03-28 General Electric Company Fabrication of large power semiconductor composite by wafer interconnection of individual devices
US4853758A (en) * 1987-08-12 1989-08-01 American Telephone And Telegraph Company, At&T Bell Laboratories Laser-blown links
US4902631A (en) * 1988-10-28 1990-02-20 At&T Bell Laboratories Monitoring the fabrication of semiconductor devices by photon induced electron emission

Also Published As

Publication number Publication date
JPH0652760B2 (ja) 1994-07-06
DE69026229D1 (de) 1996-05-02
EP0435469B1 (en) 1996-03-27
US5021362A (en) 1991-06-04
EP0435469A3 (en) 1992-04-01
EP0435469A2 (en) 1991-07-03
DE69026229T2 (de) 1996-09-05

Similar Documents

Publication Publication Date Title
JPH04130752A (ja) 集積回路の製造方法
EP0162681B1 (en) Method and apparatus for evaluating surface conditions of a sample
Lewis et al. Backside laser testing of ICs for SET sensitivity evaluation
US6008906A (en) Optical method for the characterization of the electrical properties of semiconductors and insulating films
US7989729B1 (en) Detecting and repairing defects of photovoltaic devices
JP2962234B2 (ja) 半導体デバイスの寄生MIM構造箇所解析法及びSi半導体デバイスの寄生MIM構造箇所解析法
US6118533A (en) Method and apparatus for measuring the concentration of ions implanted in semiconductor materials
US20100276405A1 (en) Laser systems and methods using triangular-shaped tailored laser pulses for selected target classes
TWI593983B (zh) 可同時取得時序圖與雷射引發擾動,具同步化脈衝的雷射輔助裝置修改系統與方法
US8941824B2 (en) Semiconductor inspection method and semiconductor inspection apparatus
US20020141473A1 (en) Controlling laser polarization
TW201244861A (en) Methods and systems for laser processing a workpiece using a plurality of tailored laser pulse shapes
WO1997008536A1 (en) Ultrafast optical technique for the characterization of altered materials
US4259574A (en) Microanalysis by pulse laser emission spectroscopy
US20070173075A1 (en) Laser-based method and system for processing a multi-material device having conductive link structures
WO2019017120A1 (ja) 半導体製造方法及びウェハ検査方法
TWI823125B (zh) 帶電粒子束裝置及相關的非暫時性電腦可讀媒體
US20070024871A1 (en) Method and apparatus for measuring thickness of thin films via transient thermoreflectance
Kuhn et al. Experimental study of laser formed connections for LSI wafer personalization
WO2019017121A1 (ja) 半導体ウェハ
WO1999013318A1 (en) Optical method for the characterization of the electrical properties of semiconductors and insulating films
Darracq et al. Investigation on the single event burnout sensitive volume using two-photon absorption laser testing
Burzo et al. Optimized thermo-reflectance system for measuring the thermal properties of thin-films and their interfaces
US6566888B1 (en) Repair of resistive electrical connections in an integrated circuit
Cohen et al. Laser beam processing and wafer-scale integration

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19941220

LAPS Cancellation because of no payment of annual fees