JPH04124990A - 周波数信号処理回路 - Google Patents
周波数信号処理回路Info
- Publication number
- JPH04124990A JPH04124990A JP2244649A JP24464990A JPH04124990A JP H04124990 A JPH04124990 A JP H04124990A JP 2244649 A JP2244649 A JP 2244649A JP 24464990 A JP24464990 A JP 24464990A JP H04124990 A JPH04124990 A JP H04124990A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- signal
- voltage
- receives
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 43
- 230000010363 phase shift Effects 0.000 claims abstract description 24
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 5
- 238000001514 detection method Methods 0.000 claims description 30
- 230000003111 delayed effect Effects 0.000 claims description 12
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 16
- 239000013078 crystal Substances 0.000 abstract description 10
- 238000005070 sampling Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 24
- 230000000694 effects Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 102100038023 DNA fragmentation factor subunit beta Human genes 0.000 description 5
- 101100277639 Homo sapiens DFFB gene Proteins 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 2
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101100457002 Neosartorya fumigata (strain ATCC MYA-4609 / Af293 / CBS 101355 / FGSC A1100) mfsC gene Proteins 0.000 description 1
- 101100381996 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BRO1 gene Proteins 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/82—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only
- H04N9/83—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only the recorded chrominance signal occupying a frequency band under the frequency band of the recorded brightness signal
- H04N9/84—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only the recorded chrominance signal occupying a frequency band under the frequency band of the recorded brightness signal the recorded signal showing a feature, which is different in adjacent track parts, e.g. different phase or frequency
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Television Signal Processing For Recording (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、周波数信号処理回路に関し、例えば家庭用
VTR(ビディオ・テープ・レコーダ、以下同じ)にお
ける録画用の搬送波を形成する信号処理回路に利用して
有効な技術に関するものである。
VTR(ビディオ・テープ・レコーダ、以下同じ)にお
ける録画用の搬送波を形成する信号処理回路に利用して
有効な技術に関するものである。
家庭用VTRの色信号は、FM変調された輝度信号の低
域周波数帯に帯域変換されて記録再生される。帯域変換
された色信号搬送波周波数が40・1 / 8 X f
H(f oは水平同期周波数、以下同じ)となるPA
L方式のVTRにあっては、帯域変換に必要なキャリア
信号の周波数fHはfSC+40・1/8Xfg (
fSCはテレビジョン映像信号中における色副搬送波周
波数である。以下、同じ)である。ここで、40・1/
8=321/8である。
域周波数帯に帯域変換されて記録再生される。帯域変換
された色信号搬送波周波数が40・1 / 8 X f
H(f oは水平同期周波数、以下同じ)となるPA
L方式のVTRにあっては、帯域変換に必要なキャリア
信号の周波数fHはfSC+40・1/8Xfg (
fSCはテレビジョン映像信号中における色副搬送波周
波数である。以下、同じ)である。ここで、40・1/
8=321/8である。
従来のVTR用信号処理回路において、このような周波
数fSC+40・1 / 8 x f 14にされたキ
ャリア信号を形成するために、nX40・1/8×18
の信号を形成し、それをn分周して906ずつ位相差の
ある4相からなる40foの信号を形成し、90°差の
2つの信号をそれぞれローパスフィルタを通して2つの
周波数変換回路に入力し、一方にrscに対応した周波
数信号を形成する水晶発振回路から90°差のある2信
号を上述の40・1 / 8 x f uの信号に組み
合わせて周波数変換回路に入力し、2つの周波数変換回
路の出力信号を合成して発生する。このようなVTR用
信号処理回路に関しては、特開昭57−123785号
公報がある。
数fSC+40・1 / 8 x f 14にされたキ
ャリア信号を形成するために、nX40・1/8×18
の信号を形成し、それをn分周して906ずつ位相差の
ある4相からなる40foの信号を形成し、90°差の
2つの信号をそれぞれローパスフィルタを通して2つの
周波数変換回路に入力し、一方にrscに対応した周波
数信号を形成する水晶発振回路から90°差のある2信
号を上述の40・1 / 8 x f uの信号に組み
合わせて周波数変換回路に入力し、2つの周波数変換回
路の出力信号を合成して発生する。このようなVTR用
信号処理回路に関しては、特開昭57−123785号
公報がある。
また、電圧制御型発振回路から分周して1相の40・1
/8XfH成分を発生し、ロウパスフィルタを通してr
scの信号と周波数変換した後に、fSC+40・1
/ 8 X f 11成分のみを取り出して、90°差
の4相信号を形成する回路がある。このような回路に関
しては、テレビジョン学会技術報告(Vol、12.1
1kL17、pp、1〜67EBS ’8B−8)があ
る。
/8XfH成分を発生し、ロウパスフィルタを通してr
scの信号と周波数変換した後に、fSC+40・1
/ 8 X f 11成分のみを取り出して、90°差
の4相信号を形成する回路がある。このような回路に関
しては、テレビジョン学会技術報告(Vol、12.1
1kL17、pp、1〜67EBS ’8B−8)があ
る。
この方式の信号処理回路は、第10図のブロック図に示
されている。電圧制御型発振回路VCOにより形成され
た321fHの発振周波数信号は、分周回路(1/32
1)により分周されて位相比較回路に入力される。この
位相比較回路は、水平同期信号fHとの位相比較動作(
周波数比較動作)を行う。この位相比較出力は、検波フ
ィルタLPFにより直流化されて上記電圧制御型発振回
路VC○の発振制御信号として用いられ、上記■COの
発振出力が水平同期信号fHに同期するよう制御される
。
されている。電圧制御型発振回路VCOにより形成され
た321fHの発振周波数信号は、分周回路(1/32
1)により分周されて位相比較回路に入力される。この
位相比較回路は、水平同期信号fHとの位相比較動作(
周波数比較動作)を行う。この位相比較出力は、検波フ
ィルタLPFにより直流化されて上記電圧制御型発振回
路VC○の発振制御信号として用いられ、上記■COの
発振出力が水平同期信号fHに同期するよう制御される
。
また、上記電圧制御型発振回路VCOの出力信号は、分
周回路(1/8)により分周されて321/8(=40
・1/8)xfI(に周波数低減され、ロウパスフィル
タLPFを通して側周波数変換器に入力される。水晶発
振器から得られた色副搬送波信号fSCも上記側周波数
変換器に入力される。この側周波数変換器の出力からは
、fSC+40・1/8 ×fHとfSC−40・1/
8xfHの両成分が得られる。バンドパスフィルタBP
Fは、上記fSC+40・1/8XrHのみを取り出し
て4相体号発生回路に伝える。4相体号発生回路は、π
/4の位相差を有する4相体号を形成し、その中から制
御信号1と2からなる位相推移制御信号より選択された
ものが、主周波数変換器に伝えられる。主周波数変換器
は、入力色信号における副搬送波周波数rscを40・
1/8XfHの周波数に変換して録画用の色信号を形成
する。
周回路(1/8)により分周されて321/8(=40
・1/8)xfI(に周波数低減され、ロウパスフィル
タLPFを通して側周波数変換器に入力される。水晶発
振器から得られた色副搬送波信号fSCも上記側周波数
変換器に入力される。この側周波数変換器の出力からは
、fSC+40・1/8 ×fHとfSC−40・1/
8xfHの両成分が得られる。バンドパスフィルタBP
Fは、上記fSC+40・1/8XrHのみを取り出し
て4相体号発生回路に伝える。4相体号発生回路は、π
/4の位相差を有する4相体号を形成し、その中から制
御信号1と2からなる位相推移制御信号より選択された
ものが、主周波数変換器に伝えられる。主周波数変換器
は、入力色信号における副搬送波周波数rscを40・
1/8XfHの周波数に変換して録画用の色信号を形成
する。
これらの信号処理回路では、fSCと40・1/8×f
Hとを掛算する周波数変換回路と、矩形波の40・1
/ 3 x f H信号に含まれる高調波を低減させる
ロウパスフィルタを有している。4o・1/8xfHの
信号発生回路と周波数変換回路の出力からは、Ax4Q
・1/8xfHB≧2の整数)と、mfsC±n 40
・1/8X fH(m≧1、n≧2の整数)の不要信
号成分が発生してしまう。周波数変換回路の出力には、
バンドパスフィルタ等が設けられ、上記のような不要成
分を低減するようにしているが完全には除去できない。
Hとを掛算する周波数変換回路と、矩形波の40・1
/ 3 x f H信号に含まれる高調波を低減させる
ロウパスフィルタを有している。4o・1/8xfHの
信号発生回路と周波数変換回路の出力からは、Ax4Q
・1/8xfHB≧2の整数)と、mfsC±n 40
・1/8X fH(m≧1、n≧2の整数)の不要信
号成分が発生してしまう。周波数変換回路の出力には、
バンドパスフィルタ等が設けられ、上記のような不要成
分を低減するようにしているが完全には除去できない。
また、このような不要信号成分は、半導体集積回路上に
おいて電源線や接地線等を介して他の回路ブロックにク
ロストークし、信号のS/N劣化の原因になることが多
い。
おいて電源線や接地線等を介して他の回路ブロックにク
ロストークし、信号のS/N劣化の原因になることが多
い。
この発明の目的は、簡単な構成でS/Nの改善を図った
周波数信号処理回路を提供することにある。
周波数信号処理回路を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。
、本明細書の記述および添付図面から明らかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
を簡単に説明すれば、下記の通りである。
すなわち、PAL (又は8龍)方式におけるテレビジ
ョン色副搬送波周波数f scと40・1/8(又は4
7・1/4)倍にされた水平同期周波数fNとを加算し
た周波数又はその整数倍にはソ”対応したフリーラン周
波数を持つ電圧制御型発振回路の発振出力信号を分周す
るとともに互いに位相が90°異なる4相体号を形成し
、上記色副搬送波周波数f scに対して位相がπ/4
(又はπ/2)ずつ異なる8(又は4)通りの周波数
信号を形成し、上記8(又は4)通りの周波数信号の中
から水平同期信号rHの1周期毎にπ/4(又はπ/2
)ずつ位相が順次遅れた信号を選択して電圧制御型発振
回路により形成されたそれに対応する周波数信号とを減
算し、この減算出力信号を水平同期周波数fHに対応し
た周波数まで分周して録画すべき映像信号中に含まれる
水平同期信号と位相検波し、それに基づき上記電圧制御
型発振回路の制御信号を形成する。
ョン色副搬送波周波数f scと40・1/8(又は4
7・1/4)倍にされた水平同期周波数fNとを加算し
た周波数又はその整数倍にはソ”対応したフリーラン周
波数を持つ電圧制御型発振回路の発振出力信号を分周す
るとともに互いに位相が90°異なる4相体号を形成し
、上記色副搬送波周波数f scに対して位相がπ/4
(又はπ/2)ずつ異なる8(又は4)通りの周波数
信号を形成し、上記8(又は4)通りの周波数信号の中
から水平同期信号rHの1周期毎にπ/4(又はπ/2
)ずつ位相が順次遅れた信号を選択して電圧制御型発振
回路により形成されたそれに対応する周波数信号とを減
算し、この減算出力信号を水平同期周波数fHに対応し
た周波数まで分周して録画すべき映像信号中に含まれる
水平同期信号と位相検波し、それに基づき上記電圧制御
型発振回路の制御信号を形成する。
上記した手段によれば、分周動作によってキャリア信号
fCを形成するものであるから掛算動作を行う周波数変
換器が不要となり、それに伴い高調波の発生が防止でき
るとともにそれを除去するフィルタが不要になって回路
の簡素化が実現できる。
fCを形成するものであるから掛算動作を行う周波数変
換器が不要となり、それに伴い高調波の発生が防止でき
るとともにそれを除去するフィルタが不要になって回路
の簡素化が実現できる。
第1図には、この発明が適用されたVTR用信号処理回
路の一実施例のブロック図が示されている。特に制限さ
れないが、同図におけるフィルタ回路や発振回路等を構
成するための外付部品を除く、主要な各回路ブロックは
、公知の半導体集積回路の製造技術によって、単結晶シ
リコンのような1個の半導体基板上において形成される
。
路の一実施例のブロック図が示されている。特に制限さ
れないが、同図におけるフィルタ回路や発振回路等を構
成するための外付部品を除く、主要な各回路ブロックは
、公知の半導体集積回路の製造技術によって、単結晶シ
リコンのような1個の半導体基板上において形成される
。
本願発明者においては、PAL方式のテレビジョンでの
色副搬送波周波数fSCが1135f++/4 + 2
5 Hz (f o = 15625 Hz )であ
ること、上述の40・1 / 8 x f oの周波数
に変換する方式のVT、Rにおいて必要なキャリア信号
周波数fCがfH。+40・1/8×f)Iであること
に着目し、直接的に上記キャリア信号周波数fCが次式
(1)により得られることを見い出した。
色副搬送波周波数fSCが1135f++/4 + 2
5 Hz (f o = 15625 Hz )であ
ること、上述の40・1 / 8 x f oの周波数
に変換する方式のVT、Rにおいて必要なキャリア信号
周波数fCがfH。+40・1/8×f)Iであること
に着目し、直接的に上記キャリア信号周波数fCが次式
(1)により得られることを見い出した。
fC =fSC+40・1/8XfH
−1135f )1 / 4425 Hz+321fH
/8 −1295.5 f 11 / 4 + 25 Hz
・・・(11そして、この信号fHの2N(Nは正の整
数)倍の周波数を電圧制御型発振回路で形成し、PLL
ループにより水平同期信号に同期させることを考えた。
/8 −1295.5 f 11 / 4 + 25 Hz
・・・(11そして、この信号fHの2N(Nは正の整
数)倍の周波数を電圧制御型発振回路で形成し、PLL
ループにより水平同期信号に同期させることを考えた。
このようにすることにより、40・l/8×fHの高調
波成分の発生もなく、掛算回路による周波数変換回路も
不要でキャリア信号fCを形成することができる。
波成分の発生もなく、掛算回路による周波数変換回路も
不要でキャリア信号fCを形成することができる。
電圧制御型発振回路(以下、単にVCOという)は、特
に制限されないが、キャリア信号「。
に制限されないが、キャリア信号「。
の2倍の周波数には\対応したフリーラン周波数を持つ
ようにされる。
ようにされる。
このVCOの出力信号は、分周回路により1/2に分周
されて、この分周動作によって上述のような周波数のキ
ャリア信号fCが形成される。分周回路は、特に制限さ
れないが、後述するようなECL構成のスルーラッチ回
路が用いられることにより、分周動作ととともに互いに
906の位相差を持つような4相体号を形成する。
されて、この分周動作によって上述のような周波数のキ
ャリア信号fCが形成される。分周回路は、特に制限さ
れないが、後述するようなECL構成のスルーラッチ回
路が用いられることにより、分周動作ととともに互いに
906の位相差を持つような4相体号を形成する。
このように分周と位相シフト動作が行われた4つのキャ
リア信号fCは、ヘッド切換信号と水平同期信号により
スイッチ制御されるスイッチ回路により1つが選ばれて
周波数変換回路に入力される。
リア信号fCは、ヘッド切換信号と水平同期信号により
スイッチ制御されるスイッチ回路により1つが選ばれて
周波数変換回路に入力される。
このキャリア信号fCを正確に録画信号に含まれる水平
同期信号に同期させるために、次のPLLループが設け
られる。
同期信号に同期させるために、次のPLLループが設け
られる。
上記分周回路により分周された1つの分周出力は、D型
フリップフロップ回路(以下、単にDFFという)のク
ロック端子Cに供給される。このDFFのデータ端子り
には、水晶発振回路により形成された約4.43MHz
の色副搬送波rscに対応した周波数が供給される。こ
のDFFは、高い方の周波数である約5.06MHzに
されるキャリア信号fCの立ち上がりエツジに同期して
、低い方の周波数である約4.43MHzO色副搬波f
SCに対応した信号を取り込むことにより、出力端子Q
から両者の位相差、言い換えるならば、周波数差に対応
した出力信号を得ることができる。すなわち、このDF
Fによる減算動作は、次式(2)により表される。
フリップフロップ回路(以下、単にDFFという)のク
ロック端子Cに供給される。このDFFのデータ端子り
には、水晶発振回路により形成された約4.43MHz
の色副搬送波rscに対応した周波数が供給される。こ
のDFFは、高い方の周波数である約5.06MHzに
されるキャリア信号fCの立ち上がりエツジに同期して
、低い方の周波数である約4.43MHzO色副搬波f
SCに対応した信号を取り込むことにより、出力端子Q
から両者の位相差、言い換えるならば、周波数差に対応
した出力信号を得ることができる。すなわち、このDF
Fによる減算動作は、次式(2)により表される。
fC fSC”5.06 4.43−2591
f H/ 8 + 25 Hz2270 f H/
8 25 Hz−321fN/8(;0.63MHz
) −・ 12)上記のような周波数2591fH
/8のキャリア信号を分周回路により8/2591分周
するようにしてもよいが、この場合には8/2591の
ような端数の分周動作が必要なり、回路が複雑になると
ともに回路規模が大きくなる。これに対して、上記のよ
うなりFFによる周波数減算回路を用いることより、P
LLループ内の分周回路の大幅な簡素化が可能になるも
のである。
f H/ 8 + 25 Hz2270 f H/
8 25 Hz−321fN/8(;0.63MHz
) −・ 12)上記のような周波数2591fH
/8のキャリア信号を分周回路により8/2591分周
するようにしてもよいが、この場合には8/2591の
ような端数の分周動作が必要なり、回路が複雑になると
ともに回路規模が大きくなる。これに対して、上記のよ
うなりFFによる周波数減算回路を用いることより、P
LLループ内の分周回路の大幅な簡素化が可能になるも
のである。
それ故、PLLループ内に設けられる分周回路は1/4
0.125 (8/321)の分周動作を行うことに
より、水平同期信号fHに対応した周波数信号を形成す
る。
0.125 (8/321)の分周動作を行うことに
より、水平同期信号fHに対応した周波数信号を形成す
る。
しかし、1/40.125のような分周動作を行う分周
回路を形成することができない。そこで、上記減算出力
を8回に1回の割合でサンプリングして位相比較を行う
ようにすることも考えられるが、PLL動作が安定性に
欠けるという問題が生じる。
回路を形成することができない。そこで、上記減算出力
を8回に1回の割合でサンプリングして位相比較を行う
ようにすることも考えられるが、PLL動作が安定性に
欠けるという問題が生じる。
そこで、この実施例では、水晶発振回路により形成れた
色副搬送波信号rscを移相回路に供給して、ここでπ
/4ずつ位相が異なる8通りの信号を形成し、切換回路
によりそのうちの1つを選らんで上記フリップフロップ
回路DFFに供給する。
色副搬送波信号rscを移相回路に供給して、ここでπ
/4ずつ位相が異なる8通りの信号を形成し、切換回路
によりそのうちの1つを選らんで上記フリップフロップ
回路DFFに供給する。
切換回路は、特に制限されないが、分離された水平同期
信号fHを遅延回路に供給して遅延した信号を受ける切
換信号発生回路により形成された切り換え信号により、
水平同期信号fHのサンプリング期間以外で、かつ1水
平期間に1回の割り合いでπ/4の位相進みとなる信号
を選んで出力させる。つまり、π/4ずつ8回にわたっ
て位相進みの信号を選択させるようにすることより、4
0回の計数(分周)動作により等価的に40・1/8の
分周動作を行わせるようにするものである。
信号fHを遅延回路に供給して遅延した信号を受ける切
換信号発生回路により形成された切り換え信号により、
水平同期信号fHのサンプリング期間以外で、かつ1水
平期間に1回の割り合いでπ/4の位相進みとなる信号
を選んで出力させる。つまり、π/4ずつ8回にわたっ
て位相進みの信号を選択させるようにすることより、4
0回の計数(分周)動作により等価的に40・1/8の
分周動作を行わせるようにするものである。
このようにして、8個分(8周期分)の水平同期信号f
Hに対して8/321分周を行わせることができる。
Hに対して8/321分周を行わせることができる。
第2A図には、上記のような切換回路の動作を説明する
ための波形図が示されている。また、第2B図には、上
記移相回路によりπ/4ずつ位相が異なるように形成さ
れるA〜Hからなる8通りの周波数信号が示されている
。
ための波形図が示されている。また、第2B図には、上
記移相回路によりπ/4ずつ位相が異なるように形成さ
れるA〜Hからなる8通りの周波数信号が示されている
。
第2A図において、最初の水平同期信号から第2番目の
水平同期信号fHまでの周期は、40・1 / 8 X
f Nである。それ故、水晶発振回路により形成され
た色副搬送波fCs(信号A)のみを用いた場合のDF
Fの出力を1/40分周したのでは、分周出力fIl・
のように40・1 / 8 x f )I成分のπ/4
だけ位相が進んだ信号となって同期しなくなる。そこで
、1/40分周動作の途中で信号Aから40・1/8X
fH成分のπ/4だけ進んだ信号Bに切り換えて分周動
作を行なわせる。
水平同期信号fHまでの周期は、40・1 / 8 X
f Nである。それ故、水晶発振回路により形成され
た色副搬送波fCs(信号A)のみを用いた場合のDF
Fの出力を1/40分周したのでは、分周出力fIl・
のように40・1 / 8 x f )I成分のπ/4
だけ位相が進んだ信号となって同期しなくなる。そこで
、1/40分周動作の途中で信号Aから40・1/8X
fH成分のπ/4だけ進んだ信号Bに切り換えて分周動
作を行なわせる。
このように信号AからBに切り換えることにより、分周
出力fDが第2番目の水平同期信号fHと位相が一致す
るものとなる。
出力fDが第2番目の水平同期信号fHと位相が一致す
るものとなる。
以下、同様にして第2番目から第3番目の水平同期信号
fHまでの周期で信号Bからπ/4だけ進んだ信号Cに
切り換えて分周動作を行なわせる。
fHまでの周期で信号Bからπ/4だけ進んだ信号Cに
切り換えて分周動作を行なわせる。
同図では分周出力fHの前半と後半のそれぞれの半周期
で移相回路により形成された8通りの信号A−Hのうち
、切換回路により選ばれる信号が示されている。
で移相回路により形成された8通りの信号A−Hのうち
、切換回路により選ばれる信号が示されている。
このような移相回路により形成された出力信号の切り換
えにより、第2C図に示すように、π/4だけ位相が遅
れた周波数減算出力を得ることができる。同図では、移
相回路により形成された信号AとBを用いた場合のそれ
ぞれの減算出力fH−Aと、fH−Bとが代表として例
示的に示されている。すなわち、キャリア信号fCの正
のエツジ(立ち上がりエツジ)により、上記移相回路に
より形成した信号Aを取り込んだ場合と、信号Bを取り
込んだ場合とでは、その位相差(周波数差)に対応した
出力信号が得られるとともに上記のようにπ/4だけ位
相が遅れた信号を形成することができる。これにより、
水平同期信号fHに同期した分周出力を得ることができ
るから、各水平同期信号fHの到来毎に位相比較動作が
行われることになる。
えにより、第2C図に示すように、π/4だけ位相が遅
れた周波数減算出力を得ることができる。同図では、移
相回路により形成された信号AとBを用いた場合のそれ
ぞれの減算出力fH−Aと、fH−Bとが代表として例
示的に示されている。すなわち、キャリア信号fCの正
のエツジ(立ち上がりエツジ)により、上記移相回路に
より形成した信号Aを取り込んだ場合と、信号Bを取り
込んだ場合とでは、その位相差(周波数差)に対応した
出力信号が得られるとともに上記のようにπ/4だけ位
相が遅れた信号を形成することができる。これにより、
水平同期信号fHに同期した分周出力を得ることができ
るから、各水平同期信号fHの到来毎に位相比較動作が
行われることになる。
この分周出力信号と録両側子Rから供給される録画信号
中に含まれる水平同期信号fHとは位相検波回路に供給
されて、位相比較動作が行われる。
中に含まれる水平同期信号fHとは位相検波回路に供給
されて、位相比較動作が行われる。
なお、上記水平同期信号fHは、図示しない同期分離回
路を通して形成される信号である。この位相検波回路で
の位相比較動作により、位相差(周波数差)に対応した
検波信号が形成され、ロウパスフィルタLPFIにより
直流化されて録画モードのときに録画側RECに接続れ
るスイッチSW2を介して上記VCOの制御端子に供給
される。
路を通して形成される信号である。この位相検波回路で
の位相比較動作により、位相差(周波数差)に対応した
検波信号が形成され、ロウパスフィルタLPFIにより
直流化されて録画モードのときに録画側RECに接続れ
るスイッチSW2を介して上記VCOの制御端子に供給
される。
このようなPLLループにより、引き込み特性を犠牲に
することなく、上記録画される映像信号中に含まれる水
平同期信号fHに正確に同期したキャリア信号fCを形
成することができる。
することなく、上記録画される映像信号中に含まれる水
平同期信号fHに正確に同期したキャリア信号fCを形
成することができる。
上記録両側子Rから供給される映像信号中の色副搬送波
は、録画モードのときに録画側RECに接続れるスイッ
チSWIを介して周波数変換回路に入力され、ここで上
記キャリア信号と合成されてその差分に対応した約62
9KHzに周波数変換される。このように帯域変換され
た色信号は、ロウパスフィルタLPF3を介して録画用
アンプの入力端子RAに伝えられる。
は、録画モードのときに録画側RECに接続れるスイッ
チSWIを介して周波数変換回路に入力され、ここで上
記キャリア信号と合成されてその差分に対応した約62
9KHzに周波数変換される。このように帯域変換され
た色信号は、ロウパスフィルタLPF3を介して録画用
アンプの入力端子RAに伝えられる。
同図には、再生用の信号処理回路も合わせて描かれてい
る。
る。
再生モードでは、上記の場合とは逆の周波数変換動作が
行われる。再生モードのときにはスイッチSWIは再生
端子PB側に接続される。周波数変換回路は、上記約5
.06MHzのキャリア信号と約629KHzに帯域変
換された色信号とを合成して、その差分に対応した約4
.43MHzに周波数変換される。このように帯域変換
された色信号は、バンドパスフィルタ(以下、単にBP
Fという)を通して色副搬送波成分が取り出されて位相
検波回路に入力にされる。この位相検波回路は、上記水
晶発振回路により形成された4、43MHzの基準周波
数信号との位相比較動作を行う。この位相比較動作によ
り、位相差(周波数差)に対応した検波信号は、ロウパ
スフィルタLPF2により直流化され、再生モードのと
きに再生側PBに接続れるスイッチSW2を介して上記
VCOの制御端子に供給される。このようなPLLルー
プにより、再生モードのときには水晶発振回路により形
成された基準周波数信号に正確に同期したキャリア信号
を形成することができる。なお、この再生モードでは、
切換回路は水晶発振回路により形成された4、43MH
zの基準周波数信号をそのまま固定的に出力させる。
行われる。再生モードのときにはスイッチSWIは再生
端子PB側に接続される。周波数変換回路は、上記約5
.06MHzのキャリア信号と約629KHzに帯域変
換された色信号とを合成して、その差分に対応した約4
.43MHzに周波数変換される。このように帯域変換
された色信号は、バンドパスフィルタ(以下、単にBP
Fという)を通して色副搬送波成分が取り出されて位相
検波回路に入力にされる。この位相検波回路は、上記水
晶発振回路により形成された4、43MHzの基準周波
数信号との位相比較動作を行う。この位相比較動作によ
り、位相差(周波数差)に対応した検波信号は、ロウパ
スフィルタLPF2により直流化され、再生モードのと
きに再生側PBに接続れるスイッチSW2を介して上記
VCOの制御端子に供給される。このようなPLLルー
プにより、再生モードのときには水晶発振回路により形
成された基準周波数信号に正確に同期したキャリア信号
を形成することができる。なお、この再生モードでは、
切換回路は水晶発振回路により形成された4、43MH
zの基準周波数信号をそのまま固定的に出力させる。
第8図には、上記1/2分周動作と4相体号を形成する
分周回路の一実施例の具体的回路図が示されている。
分周回路の一実施例の具体的回路図が示されている。
この実施例では、ECL構成の2つのスルーラッチ回路
FF1.FF2を用いて分周動作を行うとともに4相出
力信号を形成する。
FF1.FF2を用いて分周動作を行うとともに4相出
力信号を形成する。
コレクタとベースとが交差接続されたトランジスタQ6
とQ7はラッチ回路を構成する。これら差動トランジス
タQ6.Q7のコレクタとコレクタがそれぞれ共通接続
された入力差動トランジスタQ5とQ8が設けられる。
とQ7はラッチ回路を構成する。これら差動トランジス
タQ6.Q7のコレクタとコレクタがそれぞれ共通接続
された入力差動トランジスタQ5とQ8が設けられる。
上記の共通化されたコレクタには、負荷抵抗R1,R2
がそれぞれ設けられる。上記ラッチ形態の差動トランジ
スタQ6、Q7と入力差動トランジスタQ5.Q8のそ
れぞれの共通エミッタには、差動トランジスタQ1、Q
2を介して定電流源Ioが設けられる。このような回路
により、第1のスルーラッチ回路FF1が構成される。
がそれぞれ設けられる。上記ラッチ形態の差動トランジ
スタQ6、Q7と入力差動トランジスタQ5.Q8のそ
れぞれの共通エミッタには、差動トランジスタQ1、Q
2を介して定電流源Ioが設けられる。このような回路
により、第1のスルーラッチ回路FF1が構成される。
上記の第1のスルーラッチ回路FFIと同様にランチ形
態の差動トランジスタQIO,Qll、入力差動トラン
ジスタQ9.Q12、コレクタ負荷抵抗R3,R4及び
定電流源Ioとその切り換え差動トランジスタQ3.Q
4とにより第2のスルーラッチ回路FF2が構成される
。これら2つのスルーラッチ回路FFIとFF2の入力
差動トランジスタQ5.Q8とQ9.Q12のベースは
、互いに他方のスルーラッチ回路FF2.FFIの出力
信号が交差的に供給される。
態の差動トランジスタQIO,Qll、入力差動トラン
ジスタQ9.Q12、コレクタ負荷抵抗R3,R4及び
定電流源Ioとその切り換え差動トランジスタQ3.Q
4とにより第2のスルーラッチ回路FF2が構成される
。これら2つのスルーラッチ回路FFIとFF2の入力
差動トランジスタQ5.Q8とQ9.Q12のベースは
、互いに他方のスルーラッチ回路FF2.FFIの出力
信号が交差的に供給される。
そして、上記電流切り換え動作を行う差動トランジスタ
Ql、Q2とQ3.Q4のベースに、分周される入力信
号が互いに逆相にされるよう入力される。すなわち、入
力端子INIは、第1のスルーランチ回路FFIに対し
てスルー人力動作を行わせるトランジスタQ1のベース
に接続され、第2のスルーラッチ回路FF2に対してラ
ッチ動作を行わせるトランジスタQ3のベースに接続さ
れる。入力端子IN2は、第1のスルーラッチ回路FF
Iに対してラッチ動作を行わせるトランジスタQ2のベ
ースに接続され、第2のスルーラッチ回路FF2に対し
てスルー人力動作を行わせるトランジスタQ4のベース
に接続される。
Ql、Q2とQ3.Q4のベースに、分周される入力信
号が互いに逆相にされるよう入力される。すなわち、入
力端子INIは、第1のスルーランチ回路FFIに対し
てスルー人力動作を行わせるトランジスタQ1のベース
に接続され、第2のスルーラッチ回路FF2に対してラ
ッチ動作を行わせるトランジスタQ3のベースに接続さ
れる。入力端子IN2は、第1のスルーラッチ回路FF
Iに対してラッチ動作を行わせるトランジスタQ2のベ
ースに接続され、第2のスルーラッチ回路FF2に対し
てスルー人力動作を行わせるトランジスタQ4のベース
に接続される。
この入力端子INIとlN2には、上記分周されるべき
入力信号が供給される。発振出力信号がダブルエンドの
出力形態のきには入力端子INIとlN2に互いに逆相
の入力信号が供給され、発振出力信号がシングルエンド
の出力形態のきには入力端子INI (又はlN2)
に発振出力が供給され、入力端子IN2 (又はINI
)に発振出力信号の中点電位が供給される。
入力信号が供給される。発振出力信号がダブルエンドの
出力形態のきには入力端子INIとlN2に互いに逆相
の入力信号が供給され、発振出力信号がシングルエンド
の出力形態のきには入力端子INI (又はlN2)
に発振出力が供給され、入力端子IN2 (又はINI
)に発振出力信号の中点電位が供給される。
この実施例では、位相が互いに90°ずつ異なる4相体
号として、上記2つのスルーラッチ回路FFI、FF2
に設けられた負荷抵抗R1〜R4により形成される4つ
の信号がトランジスタQ13〜Q16と定電流filo
からなるエミッタフォロワ回路を介して出力される。
号として、上記2つのスルーラッチ回路FFI、FF2
に設けられた負荷抵抗R1〜R4により形成される4つ
の信号がトランジスタQ13〜Q16と定電流filo
からなるエミッタフォロワ回路を介して出力される。
なお、同図において定電流源の回路記号■0は、同じ定
電流を流すという限定された意味ではなく、−船釣に定
を流源を表すものであることに注意されたい。
電流を流すという限定された意味ではなく、−船釣に定
を流源を表すものであることに注意されたい。
この実施例回路の動作を第9図に示した動作波形図を参
照して説明する。
照して説明する。
同図には、入力端子INIにシングルエンドの発振信号
が供給され、入力端子IN2にはその中点電位が基準電
圧として供給される。
が供給され、入力端子IN2にはその中点電位が基準電
圧として供給される。
入力端子INIに供給される発振信号が基準となる中点
電圧に対してロウレベルの期間、トランジスタQ2とQ
4がオン状態にされる。トランジスタQ2のオン状態に
より、第1のスルーラッチ回路FFIでは、ランチ形態
の差動トランジスタQ6.Q7に定電流源IOの定電流
が流れ、それ以前に取り込んだ人力信号を保持している
。例えば、トランジスタQ6がオン状態なら負荷抵抗R
1に定電流がながれそれに対応した出力端子0UT4が
ロウレベルとなる。トランジスタQ7がオフ状態のとき
には、それに対応した出力端子0UT1がハイレベルに
なっている。
電圧に対してロウレベルの期間、トランジスタQ2とQ
4がオン状態にされる。トランジスタQ2のオン状態に
より、第1のスルーラッチ回路FFIでは、ランチ形態
の差動トランジスタQ6.Q7に定電流源IOの定電流
が流れ、それ以前に取り込んだ人力信号を保持している
。例えば、トランジスタQ6がオン状態なら負荷抵抗R
1に定電流がながれそれに対応した出力端子0UT4が
ロウレベルとなる。トランジスタQ7がオフ状態のとき
には、それに対応した出力端子0UT1がハイレベルに
なっている。
上記トランジスタQ4のオン状態により、第2のスルー
ランチ回路FF2では、入力差動トランジスタQ9.Q
12が動作状態にされる。上記のように第1のスルーラ
ッチ回路FFIのトランジスタQ7のオフ状態に対応し
たハイレベルの出力信号を受ける入力トランジスタQ9
がオン状態になり、トランジスタQ6のオン状態に対応
したロウレベルの出力信号を受ける入力トランジスタQ
12がオフ状態になっている。これにより、ft荷低抵
抗R3定電流が流れてロウレベルの出力信号が形成され
、負荷抵抗R4には定電流が流れないから電源電圧Vc
cのようなハイレベルが形成される。それ故、出力端子
0UT2の出力信号はロウレベルとなり、出力端子0U
T3はハイレベルになっている。
ランチ回路FF2では、入力差動トランジスタQ9.Q
12が動作状態にされる。上記のように第1のスルーラ
ッチ回路FFIのトランジスタQ7のオフ状態に対応し
たハイレベルの出力信号を受ける入力トランジスタQ9
がオン状態になり、トランジスタQ6のオン状態に対応
したロウレベルの出力信号を受ける入力トランジスタQ
12がオフ状態になっている。これにより、ft荷低抵
抗R3定電流が流れてロウレベルの出力信号が形成され
、負荷抵抗R4には定電流が流れないから電源電圧Vc
cのようなハイレベルが形成される。それ故、出力端子
0UT2の出力信号はロウレベルとなり、出力端子0U
T3はハイレベルになっている。
入力端子INIに供給される発振信号が基準となる中点
電圧に対してハイレベルに変化すると、トランジスタQ
2と04がオフ状態に、トランジスタQlと03がオン
状態に切り換えられる。トランジスタQ3のオン状態に
より、第2のスルーラッチ回路FF2では、ラッチ形態
の差動トランジスタQIO,Qllに定電流源IOの定
電流が流れ、それ以前に取り込んだ入力信号を保持する
。
電圧に対してハイレベルに変化すると、トランジスタQ
2と04がオフ状態に、トランジスタQlと03がオン
状態に切り換えられる。トランジスタQ3のオン状態に
より、第2のスルーラッチ回路FF2では、ラッチ形態
の差動トランジスタQIO,Qllに定電流源IOの定
電流が流れ、それ以前に取り込んだ入力信号を保持する
。
すなわち、上記入力トランジスタQ9のオン状態に応じ
てトランジスタQ10がオン状態に、入力トランジスタ
Q12のオフ状態に応じてトランジスタQllがオフ状
態にラッチされる。これにより、出力端子0UT2はロ
ウレベルのままに維持され、出力端子0UT3はハイレ
ベルのままに維持される。
てトランジスタQ10がオン状態に、入力トランジスタ
Q12のオフ状態に応じてトランジスタQllがオフ状
態にラッチされる。これにより、出力端子0UT2はロ
ウレベルのままに維持され、出力端子0UT3はハイレ
ベルのままに維持される。
上記トランジスタQ1のオン状態により、第1のスルー
ラッチ回路FFIでは、入力差動トランジスタQ5.Q
6が動作状態にされる。上記のように第2のスルーラッ
チ回路FF2においてトランジスタQllのオフ状態に
対応したハイレベルの出力信号を受ける入力トランジス
タQ8がオン状態になり、トランジスタQIOのオン状
態に対応したロウレベルの出力信号を受ける入力トラン
ジスタQ5がオフ状態にされる。これにより、負荷抵抗
R1に代わって負荷抵抗R2に定電流が流れるようにな
り上記の保持信号が反転する。すなわち、出力端子0U
T4の出力信号はロウレベルからハイレベルに変化し、
出力端子0UTIはハイレベルからロウレベルに変化す
る。
ラッチ回路FFIでは、入力差動トランジスタQ5.Q
6が動作状態にされる。上記のように第2のスルーラッ
チ回路FF2においてトランジスタQllのオフ状態に
対応したハイレベルの出力信号を受ける入力トランジス
タQ8がオン状態になり、トランジスタQIOのオン状
態に対応したロウレベルの出力信号を受ける入力トラン
ジスタQ5がオフ状態にされる。これにより、負荷抵抗
R1に代わって負荷抵抗R2に定電流が流れるようにな
り上記の保持信号が反転する。すなわち、出力端子0U
T4の出力信号はロウレベルからハイレベルに変化し、
出力端子0UTIはハイレベルからロウレベルに変化す
る。
入力端子INIに供給される発振信号が基準となる中点
電圧に対して再びロウレベルに変化すると、トランジス
タQ1とQ3がオフ状態に、トランジスタQ2とQ4が
オン状態に切り換えられる。
電圧に対して再びロウレベルに変化すると、トランジス
タQ1とQ3がオフ状態に、トランジスタQ2とQ4が
オン状態に切り換えられる。
トランジスタQ2のオン状態により、第1のスルーラッ
チ回路FFIでは、ラッチ形態の差動トランジスタQ6
.Q7に定電流源1oの定電流が流れ、それ以前に取り
込んだ入力信号を保持する。
チ回路FFIでは、ラッチ形態の差動トランジスタQ6
.Q7に定電流源1oの定電流が流れ、それ以前に取り
込んだ入力信号を保持する。
すなわち、上記入力トランジスタQ8のオン状態に応じ
てトランジスタQ7がオン状態に、入力トランジスタQ
5のオフ状態に応じてトランジスタQ6がオフ状態にラ
ッチされる。これにより、出力端子0UT4はロウレベ
ルのままに維持され、出力端子0UTIはハイレベルの
ままに維持される。
てトランジスタQ7がオン状態に、入力トランジスタQ
5のオフ状態に応じてトランジスタQ6がオフ状態にラ
ッチされる。これにより、出力端子0UT4はロウレベ
ルのままに維持され、出力端子0UTIはハイレベルの
ままに維持される。
上記トランジスタQ3のオン状態により、第2のスルー
ラッチ回路FF2では、入力差動トランジスタQ9.Q
IOが動作状態にされる。上記のように第1のスルーラ
ンチ回路FF1においてトランジスタQ6のオフ状態に
対応したハイレベルの出力信号を受ける入力トランジス
タQ12がオン状態になり、トランジスタQ7のオン状
態に対応したロウレベルの出力信号を受ける入力トラン
ジスタQ9がオフ状態にされる。これにより、負荷抵抗
R3に代わって負荷抵抗R4に定電流が流れるようにな
り上記の保持信号が反転する。すなわち、出力端子0U
T2の出力信号はロウレベルからハイレベルに変化し、
出力端子0UT3はハイレベルからロウレベルにi化す
る。
ラッチ回路FF2では、入力差動トランジスタQ9.Q
IOが動作状態にされる。上記のように第1のスルーラ
ンチ回路FF1においてトランジスタQ6のオフ状態に
対応したハイレベルの出力信号を受ける入力トランジス
タQ12がオン状態になり、トランジスタQ7のオン状
態に対応したロウレベルの出力信号を受ける入力トラン
ジスタQ9がオフ状態にされる。これにより、負荷抵抗
R3に代わって負荷抵抗R4に定電流が流れるようにな
り上記の保持信号が反転する。すなわち、出力端子0U
T2の出力信号はロウレベルからハイレベルに変化し、
出力端子0UT3はハイレベルからロウレベルにi化す
る。
以下、同様な動作の繰り返しにより、入力信号INIの
発振周波数に対して2倍の周期を持つ、言い換えるなら
ば、1/2分周された出力信号0UTI〜0UT4を形
成することができるやまた、同図から明らかなように、
2つのスルーラッチ回路FFI、FF2の4つの出力信
号は、立ち上がりでみると、0UT4に対して0UT2
の位相が90°遅れ、この0UT2に対して0UTIの
位相が90°遅れ、この0UTIに対して0UT3の位
相が90″遅れるという4つの出力信号を形成すること
ができる。
発振周波数に対して2倍の周期を持つ、言い換えるなら
ば、1/2分周された出力信号0UTI〜0UT4を形
成することができるやまた、同図から明らかなように、
2つのスルーラッチ回路FFI、FF2の4つの出力信
号は、立ち上がりでみると、0UT4に対して0UT2
の位相が90°遅れ、この0UT2に対して0UTIの
位相が90°遅れ、この0UTIに対して0UT3の位
相が90″遅れるという4つの出力信号を形成すること
ができる。
このようなECL構成のスルーラッチ回路からなる分周
回路を用いることにより、簡単な構成で分周動作と位相
シフト動作とを合わせ持つ複合機能回路を実現できる。
回路を用いることにより、簡単な構成で分周動作と位相
シフト動作とを合わせ持つ複合機能回路を実現できる。
第3図には、この発明が適用されたVTR用の信号処理
回路の他の一実施例のブロック図が示されている。同図
には、録画モードでのブロック図が示されている。それ
故、再生モードで使用する回路や切り換えスイッチは省
略されている。
回路の他の一実施例のブロック図が示されている。同図
には、録画モードでのブロック図が示されている。それ
故、再生モードで使用する回路や切り換えスイッチは省
略されている。
この実施例では、移相回路によりπ/4ずつ位相が異な
るように形成された4つの出力信号に対応して、上記減
算動作を行う4つのフリップフロップ回路DFFI〜D
FF4を設ける。そして、各フリップフロ、ツブ回路D
FFの反転出力を用いることにより、π/4づつ位相が
異なるようにされた8通りの減算出力をそれぞれ形成し
、切換回路により、順次切り換えて1/40分周して水
平同期信号fHに同期した分周出力を形成するようにす
るものである。この切り換えタイミングは、第2C図に
おいて、2つの減算出力のレベルが同じであるときに行
う必要があることはいうまでもないであろう。
るように形成された4つの出力信号に対応して、上記減
算動作を行う4つのフリップフロップ回路DFFI〜D
FF4を設ける。そして、各フリップフロ、ツブ回路D
FFの反転出力を用いることにより、π/4づつ位相が
異なるようにされた8通りの減算出力をそれぞれ形成し
、切換回路により、順次切り換えて1/40分周して水
平同期信号fHに同期した分周出力を形成するようにす
るものである。この切り換えタイミングは、第2C図に
おいて、2つの減算出力のレベルが同じであるときに行
う必要があることはいうまでもないであろう。
第4図には、この発明が適用されたVTR用の信号処理
回路の更に他の一実施例のブロック図が示されている。
回路の更に他の一実施例のブロック図が示されている。
同図においても、上記第3図と同様に録画モードにおけ
るブロック図が示されている。
るブロック図が示されている。
この実施例では、水晶発振回路は、2倍の色副搬送波信
号2fieを形成する。そして、移相回路によりπ/2
ずつ位相が異なるように形成された2つの出力信号に対
応して、上記減算動作を行う2つのフリップフロップ回
路DFFI、DFF2を設ける。そして、上記のような
2倍の色副搬送波信号2fSCに対応して、各フリップ
フロップ回路DFFI、DFF2にはVCOにより形成
された2倍のキャリア信号2fCが供給される。
号2fieを形成する。そして、移相回路によりπ/2
ずつ位相が異なるように形成された2つの出力信号に対
応して、上記減算動作を行う2つのフリップフロップ回
路DFFI、DFF2を設ける。そして、上記のような
2倍の色副搬送波信号2fSCに対応して、各フリップ
フロップ回路DFFI、DFF2にはVCOにより形成
された2倍のキャリア信号2fCが供給される。
フリップフロップ回路DFFI、DFF2の非反転出力
及び反転出力からそれぞれ形成されたπ/2ずつ位相が
異なるようにされた周波数減算出力は、上記のように周
波数が2倍にされていることに対応して分周回路により
1/2分周される。
及び反転出力からそれぞれ形成されたπ/2ずつ位相が
異なるようにされた周波数減算出力は、上記のように周
波数が2倍にされていることに対応して分周回路により
1/2分周される。
そして、その分周出力とインバータ回路N1〜N4によ
り反転(π/2だけ位相を異ならせる)されることによ
り、全体でπ/4ずつ位相が異なる8通りの周波数減算
信号を形成して切換回路に供給するものである。
り反転(π/2だけ位相を異ならせる)されることによ
り、全体でπ/4ずつ位相が異なる8通りの周波数減算
信号を形成して切換回路に供給するものである。
第5図には、この発明が適用されたVTR用の信号処理
回路の更に他の一実施例のブロック図が示されている。
回路の更に他の一実施例のブロック図が示されている。
同図においも、上記第3図と同様に録画モードでのブロ
ック図が示されている。
ック図が示されている。
この実施例においては、移相回路にキャリア信号2fC
が供給され、そこでπ/2だけ位相が異なるように形成
された2つの出力信号に対応して、上記減算動作を行う
2つのフリップフロップ回路DFF1.DFF2を設け
る。そして、上記のような2倍の色副搬送波信号2fH
cを各フリップフロップ回路DFF1.DFF2をデー
タ端子に共通に供給する。この周波数減算出力を用いた
π/4ずつ位相が異なる信号を形成する回路は、前記第
4図の実施例と同様であるのでその説明を省略する。
が供給され、そこでπ/2だけ位相が異なるように形成
された2つの出力信号に対応して、上記減算動作を行う
2つのフリップフロップ回路DFF1.DFF2を設け
る。そして、上記のような2倍の色副搬送波信号2fH
cを各フリップフロップ回路DFF1.DFF2をデー
タ端子に共通に供給する。この周波数減算出力を用いた
π/4ずつ位相が異なる信号を形成する回路は、前記第
4図の実施例と同様であるのでその説明を省略する。
第6図には、この発明が適用されたVTR用の信号処理
回路の更に他の一実施例のブロック図が示されている。
回路の更に他の一実施例のブロック図が示されている。
同図は、前記第4図の実施例の変形例であり、周波数減
算信号によりπ/4ずつ位相差を有する8相の信号を形
成するのに、第4図の実施例では50%デユーティの信
号で発生するものである。これに対して、この実施例で
は25%デユーティの信号とし、切換回路ではπの位相
差を持つ2倍号を同時に出力し、セット/リセットのフ
リップフロップ回路5RFFのセット人力S及びリセッ
ト人力Rにそれぞれ入力して波形整形をするものである
。このような動作のために、前記同様な1/2分周回路
、インバータ回路N1〜N4及び8個のアンドゲート回
路01〜G8が用いられる。
算信号によりπ/4ずつ位相差を有する8相の信号を形
成するのに、第4図の実施例では50%デユーティの信
号で発生するものである。これに対して、この実施例で
は25%デユーティの信号とし、切換回路ではπの位相
差を持つ2倍号を同時に出力し、セット/リセットのフ
リップフロップ回路5RFFのセット人力S及びリセッ
ト人力Rにそれぞれ入力して波形整形をするものである
。このような動作のために、前記同様な1/2分周回路
、インバータ回路N1〜N4及び8個のアンドゲート回
路01〜G8が用いられる。
第7図には、この発明が通用された8能力式のVTR用
信号処理回路の他の一実施例のブロック図が示されてい
る。同図の限されないが、同図におけるフィルタ回路や
発振回路等を構成するための外付部品を除く、主要な各
回路ブロックは、公知の半導体集積回路の製造技術によ
って、単結晶シリコンのような1個の半導体基板上にお
いて形成される。
信号処理回路の他の一実施例のブロック図が示されてい
る。同図の限されないが、同図におけるフィルタ回路や
発振回路等を構成するための外付部品を除く、主要な各
回路ブロックは、公知の半導体集積回路の製造技術によ
って、単結晶シリコンのような1個の半導体基板上にお
いて形成される。
8能力式のテレビジョンでは変換周波数が47・l/4
xfH4である。それ故、分周回路は1/47分周する
ように構成し、その前段に設けられるDFFを用いた周
波数減算回路により、fH/4の位相遅れを生じさせる
ために、移相回路によりπ/2ずつ位相が異なる4通り
の信号を形成するものである。これにより、前記PAL
方式の場合と同様にしてPLLループを動作させること
ができる。Bfl方式においても、上記第3図ないし第
6図に示したような変形例を採ることができる。
xfH4である。それ故、分周回路は1/47分周する
ように構成し、その前段に設けられるDFFを用いた周
波数減算回路により、fH/4の位相遅れを生じさせる
ために、移相回路によりπ/2ずつ位相が異なる4通り
の信号を形成するものである。これにより、前記PAL
方式の場合と同様にしてPLLループを動作させること
ができる。Bfl方式においても、上記第3図ないし第
6図に示したような変形例を採ることができる。
上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 (1)PAL(又は81皇)方式におけるテレビジョン
色副搬送波周波数f scと40−1/8(又は47・
l/4)倍にされた水平同期周波数fHとを加算した周
波数又はその整数倍には!′対応したフリーラン周波数
を持つ電圧制御型発振回路の発振出力信号を分周すると
ともに互いに位相が90″異なる4相体号を形成し、上
記色副搬送波周波数f scに対して位相がπ/4(又
はπ/2)ずつ異なる8 (又は4)通りの周波数信号
を形成し、上記8(又は4)通りの周波数信号の中から
水平同期信号fNの1周期毎にπ/4(又はπ/2)ず
つ位相が順次遅れた信号を選択して電圧制御型発振回路
により形成されたそれに対応する周波数信号とを減算し
、この減算出力信号を水平同期周波数fHに対応した周
波数まで分周して録画すべき映像信号中に含まれる水平
同期信号と位相検波し、それに基づき上記電圧制御型発
振回路の制御信号を形成することにより、分周動作によ
り周波数変換動作のためのキャリア信号を形成できるか
ら、従来技術のように高調波の発生がなく、それを除去
するためのフィルタ回路が不要にできるとともに、他の
回路ブロックへの悪影響をなくすことができるという効
果が得られる。
る。すなわち、 (1)PAL(又は81皇)方式におけるテレビジョン
色副搬送波周波数f scと40−1/8(又は47・
l/4)倍にされた水平同期周波数fHとを加算した周
波数又はその整数倍には!′対応したフリーラン周波数
を持つ電圧制御型発振回路の発振出力信号を分周すると
ともに互いに位相が90″異なる4相体号を形成し、上
記色副搬送波周波数f scに対して位相がπ/4(又
はπ/2)ずつ異なる8 (又は4)通りの周波数信号
を形成し、上記8(又は4)通りの周波数信号の中から
水平同期信号fNの1周期毎にπ/4(又はπ/2)ず
つ位相が順次遅れた信号を選択して電圧制御型発振回路
により形成されたそれに対応する周波数信号とを減算し
、この減算出力信号を水平同期周波数fHに対応した周
波数まで分周して録画すべき映像信号中に含まれる水平
同期信号と位相検波し、それに基づき上記電圧制御型発
振回路の制御信号を形成することにより、分周動作によ
り周波数変換動作のためのキャリア信号を形成できるか
ら、従来技術のように高調波の発生がなく、それを除去
するためのフィルタ回路が不要にできるとともに、他の
回路ブロックへの悪影響をなくすことができるという効
果が得られる。
(2)周波数減算回路としてD型フリソプフロフプ回路
を用いることにより、簡単な回路によりPLLループが
構成できるという効果が得られる。
を用いることにより、簡単な回路によりPLLループが
構成できるという効果が得られる。
両者の差分の周波数信号を得ることができるという効果
が得られる。
が得られる。
以上本発明者によりなされた発明を実施例に基づき具体
的に説明したが、本願発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、録画モード用と
再生モード用のPLLループを構成する位相検波回路と
ロウパスフィルタを共通化するものであってもよい。こ
の場合には、位相検波回路としては広い周波数範囲で動
作する回路を用い、その入力部に切り換えスイッチを設
ければよい。例えば、第1図の実施例回路と他の付属的
回路とを1つの半導体集積回路により構成するもの他、
同図の実施例回路が複数の半導体集積回路から構成され
てもよい。
的に説明したが、本願発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、録画モード用と
再生モード用のPLLループを構成する位相検波回路と
ロウパスフィルタを共通化するものであってもよい。こ
の場合には、位相検波回路としては広い周波数範囲で動
作する回路を用い、その入力部に切り換えスイッチを設
ければよい。例えば、第1図の実施例回路と他の付属的
回路とを1つの半導体集積回路により構成するもの他、
同図の実施例回路が複数の半導体集積回路から構成され
てもよい。
上記のようなVCOと水晶発振回路の周波数の設定は、
上記キャリア信号や色副搬送波信号にそれぞれ対応して
整数倍の信号にするものであってもよい。この場合には
、それに見合った分周回路を挿入することにより周波数
を対応させればよい。
上記キャリア信号や色副搬送波信号にそれぞれ対応して
整数倍の信号にするものであってもよい。この場合には
、それに見合った分周回路を挿入することにより周波数
を対応させればよい。
この発明は、VTR用の周波数信号処理回路の他、各種
周波数信号処理回路として広く利用することができる。
周波数信号処理回路として広く利用することができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、PAL (又は8龍)方式におけるテレビ
ジョン色副搬送波周波数f scと40・1/8 (又
は47・1/4)倍にされた水平同期周波数fHとを加
算した周波数又はその整数倍には\対応したフリーラン
周波数を持つ電圧制御型発振回路の発振出力信号を分周
するとともに互いに位相が90″異なる4相体号を形成
し、上記色副搬送波周波数f scに対して位相がπ/
4(又はπ/2)ずつ異なる8 (又は4)通りの周波
数信号を形成し、上記8 (又は4)通りの周波数信号
の中から水平同期信号fHの1周期毎にπ/4(又はπ
/2)ずつ位相が順次遅れた信号を選択して電圧制御型
発振回路により形成されたそれに対応する周波数信号と
を減算し、この減算出力信号を水平同期周波数fHに対
応した周波数まで分周して録画すべき映像信号中に含ま
れる水平同期信号と位相検波し、それに基づき上記電圧
制御型発振回路の制御信号を形成することにより、分周
動作により周波数変換動作のためのキャリア信号を形成
できるから、従来技術のように高調波の発生がなく、そ
れを除去するためのフィルタ回路が不要にできるととも
に、他の回路ブロックへの悪影響をなくすことができる
。
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、PAL (又は8龍)方式におけるテレビ
ジョン色副搬送波周波数f scと40・1/8 (又
は47・1/4)倍にされた水平同期周波数fHとを加
算した周波数又はその整数倍には\対応したフリーラン
周波数を持つ電圧制御型発振回路の発振出力信号を分周
するとともに互いに位相が90″異なる4相体号を形成
し、上記色副搬送波周波数f scに対して位相がπ/
4(又はπ/2)ずつ異なる8 (又は4)通りの周波
数信号を形成し、上記8 (又は4)通りの周波数信号
の中から水平同期信号fHの1周期毎にπ/4(又はπ
/2)ずつ位相が順次遅れた信号を選択して電圧制御型
発振回路により形成されたそれに対応する周波数信号と
を減算し、この減算出力信号を水平同期周波数fHに対
応した周波数まで分周して録画すべき映像信号中に含ま
れる水平同期信号と位相検波し、それに基づき上記電圧
制御型発振回路の制御信号を形成することにより、分周
動作により周波数変換動作のためのキャリア信号を形成
できるから、従来技術のように高調波の発生がなく、そ
れを除去するためのフィルタ回路が不要にできるととも
に、他の回路ブロックへの悪影響をなくすことができる
。
第1図は、この発明が適用されたVTR用信号処理回路
の一実施例を示すブロック図、第2A図は、PLL回路
と切換回路の動作の一例を説明するための波形図、 第2B図は、移相回路の動作の一例を説明するための波
形図、 第2C図は、周波数減算動作の一例を説明するための波
形図、 第3図は、この発明が適用されたVTR用信号処理回路
の他の一実施例を示すブロック図、第4図は、この発明
が適用されたVTR用信号処理回路の更に他の一実施例
を示すブロック図、第5図は、この発明が適用されたV
TR用信号処理回路の更に他の一実施例を示すブロック
図、第6図は、この発明が適用されたVTR用信号処理
回路の更に他の一実施例を示すブロック図、第7図は、
この発明が適用された8mm方式のVTR用信号処理回
路の一実施例を示すブロック図、第8図は、上記分周回
路の一実施例を示す回路図、 第9図は、その動作を説明するための波形図、第10図
は、従来技術の一例を説明するためのブロック図である
。 VCO・・電圧制御型発振回路、DFF・・D型フリッ
プフロップ回路、LPFI−LPF3・・ロウパスフィ
ルタ、SW1〜SW2・・スイッチ、BPF・・バンド
パスフィルタ、DFF、DFFI〜DFF4・・D型フ
リップフロップ回路(周波数減算回路)、N1−N4・
・インバータ回路、01〜G8・・ゲート回路、FF1
.FF2・・スルーラッチ回路。
の一実施例を示すブロック図、第2A図は、PLL回路
と切換回路の動作の一例を説明するための波形図、 第2B図は、移相回路の動作の一例を説明するための波
形図、 第2C図は、周波数減算動作の一例を説明するための波
形図、 第3図は、この発明が適用されたVTR用信号処理回路
の他の一実施例を示すブロック図、第4図は、この発明
が適用されたVTR用信号処理回路の更に他の一実施例
を示すブロック図、第5図は、この発明が適用されたV
TR用信号処理回路の更に他の一実施例を示すブロック
図、第6図は、この発明が適用されたVTR用信号処理
回路の更に他の一実施例を示すブロック図、第7図は、
この発明が適用された8mm方式のVTR用信号処理回
路の一実施例を示すブロック図、第8図は、上記分周回
路の一実施例を示す回路図、 第9図は、その動作を説明するための波形図、第10図
は、従来技術の一例を説明するためのブロック図である
。 VCO・・電圧制御型発振回路、DFF・・D型フリッ
プフロップ回路、LPFI−LPF3・・ロウパスフィ
ルタ、SW1〜SW2・・スイッチ、BPF・・バンド
パスフィルタ、DFF、DFFI〜DFF4・・D型フ
リップフロップ回路(周波数減算回路)、N1−N4・
・インバータ回路、01〜G8・・ゲート回路、FF1
.FF2・・スルーラッチ回路。
Claims (1)
- 【特許請求の範囲】 1、PAL方式におけるテレビジョン色副搬送波周波数
f_S_Cと40・1/8倍にされた水平同期周波数f
_Hとを加算した周波数又はその整数倍にほゞ対応した
フリーラン周波数を持つ電圧制御型発振回路と、上記色
副搬送波周波数f_S_Cに対して位相がπ/4ずつ異
なる8通りの周波数信号を形成する移相回路と、上記8
通りの周波数信号の中から水平同期信号f_Hの1周期
毎にπ/4ずつ位相が順次進んだ信号を選択する切換回
路と、この切換回路により選択された信号と電圧制御型
発振回路により形成されたそれに対応する周波数信号と
を減算する減算回路と、この減算回路の出力信号を受け
て水平同期周波数f_Hに対応した周波数まで周波数を
低減させる分周回路と、この分周回路の出力信号と録画
すべき映像信号中に含まれる水平同期信号とを受ける位
相検波回路と、この位相検波出力を受けて、上記電圧制
御型発振回路の制御端子に供給される制御電圧を形成す
るロウパスフィルタ回路とを備えてなることを特徴とす
る周波数信号処理回路。 2、PAL方式におけるテレビジョン色副搬送波周波数
f_S_Cと40・1/8倍にされた水平同期周波数f
_Hとを加算した周波数f_C又はその整数倍にほゞ対
応したフリーラン周波数を持つ電圧制御型発振回路と、
上記周波数f_Cに対して位相がπ/4ずつ異なる8通
りの周波数信号を形成する移相回路と、上記8通りの周
波数信号の中から水平同期信号f_Hの1周期毎にπ/
4ずつ位相が順次遅れた信号を選択する切換回路と、こ
の切換回路により選択された信号と上記色副搬送波周波
数f_S_Cとを減算する減算回路と、この減算回路の
出力信号を受けて水平同期周波数f_Hに対応した周波
数まで周波数を低減させる分周回路と、この分周回路の
出力信号と録画すべき映像信号中に含まれる水平同期信
号とを受ける位相検波回路と、この位相検波出力を受け
て、上記電圧制御型発振回路の制御端子に供給される制
御電圧を形成するロウパスフィルタ回路とを備えてなる
ことを特徴とする周波数信号処理回路。 3、PAL方式におけるテレビジョン色副搬送波周波数
f_S_Cと40・1/8倍にされた水平同期周波数f
_Hとを加算した周波数又はその整数倍にほゞ対応した
フリーラン周波数を持つ電圧制御型発振回路と、上記色
副搬送波周波数f_S_Cに対して位相がπ/4ずつ異
なる8通りの周波数信号を形成する移相回路と、上記8
通りの周波数信号と電圧制御型発振回路により形成され
たそれに対応する周波数信号とを減算する減算回路と、
上記8通りの減算出力の中から水平同期信号f_Hの1
周期毎に減算出力成分のπ/4ずつ位相が順次遅れた信
号を選択する切換回路と、この切換回路により選択され
た信号を受けて水平同期周波数f_Hに対応した周波数
まで周波数を低減させる分周回路と、この分周回路の出
力信号と録画すべき映像信号中に含まれる水平同期信号
とを受ける位相検波回路と、この位相検波出力を受けて
、上記電圧制御型発振回路の制御端子に供給される制御
電圧を形成するロウパスフィルタ回路とを備えてなるこ
とを特徴とする周波数信号処理回路。 4、PAL方式におけるテレビジョン色副搬送波周波数
f_S_Cと40・1/8倍にされた水平同期周波数f
_Hとを加算した周波数又はその整数倍にほゞ対応した
フリーラン周波数を持つ電圧制御型発振回路と、上記色
副搬送波周波数f_S_Cの2倍の周波数2f_S_C
に対して位相がπ/2ずつ異なる4通りの周波数信号を
形成する移相回路と、上記4通りの周波数信号と電圧制
御型発振回路により形成されたそれに対応する周波数信
号とを減算する減算回路と、各減算回路の出力を1/2
分周する分周回路と、該分周回路から得られる4通りの
位相の異なる出力の中から水平同期信号f_Hの1周期
毎にπ/4に相当した位相の遅れた信号を順次選択する
切換回路と、この切換回路により選択された信号を受け
て水平同期周波数f_Hに対応した周波数まで周波数を
低減させる分周回路と、この分周回路の出力信号と録画
すべき映像信号中に含まれる水平同期信号とを受ける位
相検波回路と、この位相検波出力を受けて、上記電圧制
御型発振回路の制御端子に供給される制御電圧を形成す
るロウパスフィルタ回路とを備えてなることを特徴とす
る周波数信号処理回路。 5、PAL方式におけるテレビジョン色副搬送波周波数
f_S_Cと40・1/8倍にされた水平同期周波数f
_Hとを加算した周波数f_C又はその整数倍にほゞ対
応したフリーラン周波数を持つ電圧制御型発振回路と、
2倍の周波数2f_Cに対して位相がπ/2ずつ異なる
4通りの周波数信号を形成する移相回路と、上記4通り
の周波数信号と上記色副搬送波周波数f_S_Cとを減
算する減算回路と、各減算回路の出力を1/2分周する
分周回路と、該分周回路から得られる8通りの位相が異
なる出力の中から水平同期信号f_Hの1周期毎にπ/
4に相当する位相の遅れた信号を順次選択する切換回路
と、この切換回路により選択された信号を受けて水平同
期周波数f_Hに対応した周波数まで周波数を低減させ
る分周回路と、この分周回路の出力信号と録画すべき映
像信号中に含まれる水平同期信号とを受ける位相検波回
路と、この位相検波出力を受けて、上記電圧制御型発振
回路の制御端子に供給される制御電圧を形成するロウパ
スフィルタ回路とを備えてなることを特徴とする周波数
信号処理回路。 6、8mm方式におけるテレビジョン色副搬送波周波数
f_S_Cと47・1/4倍にされた水平同期周波数f
_Hとを加算した周波数又はその整数倍にほゞ対応した
フリーラン周波数を持つ電圧制御型発振回路と、上記色
副搬送波周波数f_S_Cに対して位相がπ/2ずつ異
なる4通りの周波数信号を形成する移相回路と、上記4
通りの周波数信号の中から水平同期信号f_Hの1周期
毎にπ/2ずつ位相が順次遅れた信号を選択する切換回
路と、この切換回路により選択された周波数信号と電圧
制御型発振回路により形成されたそれに対応する周波数
信号とを減算する減算回路と、この減算回路の出力信号
を受けて水平同期周波数f_Hに対応した周波数まで周
波数を低減させる分周回路と、この分周回路の出力信号
と録画すべき映像信号中に含まれる水平同期信号とを受
ける位相検波回路と、この位相検波出力を受けて、上記
電圧制御型発振回路の制御端子に供給される制御電圧を
形成するロウパスフィルタ回路とを備えてなることを特
徴とする周波数信号処理回路。 7、上記減算回路は、上記電圧制御型発振回路により形
成された周波数信号がクロック端子に供給され、上記色
副搬送波周波数信号がデータ端子に入力されたD型フリ
ップフロップ回路により構成されるものであることを特
徴とする特許請求の範囲第1、第2、第3、第4、第5
又は第6項記載の周波数信号処理回路。 8、上記切換回路は、水平同期信号f_Hを遅延した信
号を受ける切換信号発生回路により選択制御が行われる
ものであることを特徴とする特許請求の範囲第1、第2
、第3、第4、第5、第6又は第7項記載の周波数信号
処理回路。 9、第1の周波数信号とX・1/Y倍にされた同期周波
数とを加算した周波数にほゞ対応したフリーラン周波数
を持つ電圧制御型発振回路と、上記第1の周波数信号に
対して位相がπ/Yずつ異なるY通りの周波数信号を形
成する移相回路と、上記Y通りの周波数信号の中から同
期信号の1周期毎にπ/Yずつ位相が順次進んだ信号を
選択する切換回路と、この切換回路により選択された周
波数信号がデータ端子に供給され、上記電圧制御型発振
回路により形成されたそれに対応する周波数信号がクロ
ック端子に供給されたD型フリップフロップ回路と、フ
リップフロップ回路の出力信号を受けて1/Xの分周動
作を行う分周回路と、この分周回路の出力信号と同期信
号とを受ける位相検波回路と、この位相検波出力を受け
て、上記電圧制御型発振回路の制御端子に供給される制
御電圧を形成するロウパスフィルタ回路とを備えてなる
ことを特徴とする周波数信号処理回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2244649A JPH04124990A (ja) | 1990-09-15 | 1990-09-15 | 周波数信号処理回路 |
DE1991629571 DE69129571T2 (de) | 1990-09-15 | 1991-09-11 | Schaltung zum Verarbeiten der Frequenz eines Signals in einem Videorecorder |
EP19910308294 EP0476922B1 (en) | 1990-09-15 | 1991-09-11 | Circuit for processing the frequency of a signal for a video cassette recorder |
KR1019910015952A KR100236878B1 (ko) | 1990-09-15 | 1991-09-13 | 주파수신호처리회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2244649A JPH04124990A (ja) | 1990-09-15 | 1990-09-15 | 周波数信号処理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04124990A true JPH04124990A (ja) | 1992-04-24 |
Family
ID=17121890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2244649A Pending JPH04124990A (ja) | 1990-09-15 | 1990-09-15 | 周波数信号処理回路 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0476922B1 (ja) |
JP (1) | JPH04124990A (ja) |
KR (1) | KR100236878B1 (ja) |
DE (1) | DE69129571T2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3323611B2 (ja) * | 1993-06-25 | 2002-09-09 | 株式会社日立製作所 | Vtr用周波数変換装置 |
DE69515380T2 (de) * | 1994-06-30 | 2000-10-26 | Sanyo Electric Co., Ltd. | Fernseh-Signal-Wiedergabe-Anlage für Farbsignale |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5636290A (en) * | 1979-09-03 | 1981-04-09 | Matsushita Electric Ind Co Ltd | Recording and reproducing device with image pickup function |
JPS57123785A (en) * | 1981-01-23 | 1982-08-02 | Hitachi Ltd | Carrier signal generating circuit |
DE3731767C2 (de) * | 1987-09-22 | 1993-10-21 | Thomson Brandt Gmbh | Videorecorder für die Aufzeichnung von PAL-Fernsehsignalen |
JPH0720264B2 (ja) * | 1988-09-19 | 1995-03-06 | 三洋電機株式会社 | ビデオテープレコーダ |
-
1990
- 1990-09-15 JP JP2244649A patent/JPH04124990A/ja active Pending
-
1991
- 1991-09-11 EP EP19910308294 patent/EP0476922B1/en not_active Expired - Lifetime
- 1991-09-11 DE DE1991629571 patent/DE69129571T2/de not_active Expired - Fee Related
- 1991-09-13 KR KR1019910015952A patent/KR100236878B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE69129571D1 (de) | 1998-07-16 |
EP0476922B1 (en) | 1998-06-10 |
EP0476922A2 (en) | 1992-03-25 |
KR100236878B1 (ko) | 2000-02-01 |
EP0476922A3 (en) | 1993-06-16 |
DE69129571T2 (de) | 1999-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3847908B2 (ja) | 信号処理装置及びクロック発生装置 | |
JP3323611B2 (ja) | Vtr用周波数変換装置 | |
JPH04124990A (ja) | 周波数信号処理回路 | |
JP2680348B2 (ja) | 磁気記録装置及び再生装置 | |
JPH0491594A (ja) | Vtr用信号処理回路と周波数減算回路 | |
JPS63226192A (ja) | 色信号処理装置 | |
JP3435446B2 (ja) | Vtr用信号処理回路 | |
JP3081350B2 (ja) | 色信号用タイムベースコレクタ回路 | |
JPH0342789Y2 (ja) | ||
JPH0350963A (ja) | 同期信号再生回路 | |
JP2508443B2 (ja) | サンプリングレ−ト変換回路のクロック同期回路 | |
JP3083211B2 (ja) | カラー映像信号処理回路 | |
JPH058630B2 (ja) | ||
JPS6193794A (ja) | 色信号処理装置 | |
JPH04356890A (ja) | 色信号処理装置 | |
JPS62164269A (ja) | 磁気記録再生装置 | |
WO1998019464A1 (fr) | Systeme utilisant un processeur de signaux pour magnetoscope video a bande | |
JPS5843953B2 (ja) | カラ−映像信号の記録再生方法 | |
JPS6292685A (ja) | ビデオ信号処理装置 | |
JPH0276418A (ja) | 再生装置 | |
JPS639297A (ja) | 巡回型雑音低減装置 | |
JPS61219287A (ja) | 映像信号再生装置 | |
JPH02188088A (ja) | キャリア信号発生回路及び映像信号記録再生装置 | |
JPH03185994A (ja) | Vtrの色信号処理回路 | |
JPS63227190A (ja) | 自動周波数制御装置 |