JPH0412330A - アクティブマトリクス型液晶ディスプレイ装置 - Google Patents

アクティブマトリクス型液晶ディスプレイ装置

Info

Publication number
JPH0412330A
JPH0412330A JP2112639A JP11263990A JPH0412330A JP H0412330 A JPH0412330 A JP H0412330A JP 2112639 A JP2112639 A JP 2112639A JP 11263990 A JP11263990 A JP 11263990A JP H0412330 A JPH0412330 A JP H0412330A
Authority
JP
Japan
Prior art keywords
film
silicon
silicon nitride
active matrix
silicon oxynitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2112639A
Other languages
English (en)
Other versions
JP2536230B2 (ja
Inventor
Keizo Kobayashi
敬三 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11263990A priority Critical patent/JP2536230B2/ja
Publication of JPH0412330A publication Critical patent/JPH0412330A/ja
Application granted granted Critical
Publication of JP2536230B2 publication Critical patent/JP2536230B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、薄膜トランジスタ(TPT)等により構成さ
れたアクティブマトリクス型液晶ディスプレイ装置(L
CD)に関する。
[従来の技術] 従来、この種のアクティブマトリクスLCDは、第3図
に示すように構成されている。
即ち、ガラス基板1上には、TFTのゲート電極2が形
成され、更にその上を覆うように全面にゲート絶縁膜3
が形成されている。ゲート絶縁膜3のゲート電極2直上
域の上面には、si膜4、n”si膜5及びソース・ド
レイン電極6が順次形成されている。そして、その上面
からSi膜4に達する掘込部8が形成されると共に、ソ
ース・ドレイン電極に接続される絵素電極7が形成され
、さらにその上面を表面保護膜9で覆うようにしている
。これにより、ゲート電極2の配置されてぃる部分がT
FT部1部長0素電極7の部分が絵素部11として使用
されるものとなっている。
ところで、このようなアクティブマトリクスLCDの表
面保護膜9は、TFT部1部長0絵素部11の全体を覆
うように形成される。従来、この表面保護膜9は、第4
図にも示すように、シリコン酸化膜(SiN2)、シリ
コンオキシナイトライド膜(SiO,Ny)又はシリコ
ン窒化膜(S i3 N4 )等が使用されている。ま
た、これらの組成一定の膜の他、5iO3−8t3N4
等の2層構造の膜も使用されている。
[発明が解決しようとする課題] しかしながら、上述した従来のアクティブマトリクスL
CDでは、その表面保護膜に以下のような問題点があっ
た。
即ち、シリコン酸化膜は、アルカリイオンに対するバリ
ア効果が少なく、信頼性があまり高くないという問題点
がある。
シリコン窒化膜では、アルカリイオンに対するバリア効
果は十分であるが、Si上に直接形成した場合、膜応力
が大きいため、膜厚が厚いとクラック及び膜剥がれ等を
招き、薄いとチャネル掘り込み部8の段差の部分での被
覆性が芳しくないという問題がある。また、シリコン窒
化膜は、界面準位密度が大きく、チャネルリークを発生
させるという問題点もある。
また、シリコンオキシナイトライド膜は、両者の中間の
性質を有するが、最適成長条件の再現安定性が悪く、最
適条件をいえども膜質は中途半端な性質である。
更に、S 1o2−8 i3 N4の2層構造膜は、S
iO2とSi3N4との界面での膜歪及び界面準位密度
が大きく、クラック及び膜剥がれ等が発生するという問
題点があった。
本発明はかかる問題点に鑑みてなされたものであって、
クラック及び膜剥がれ等の問題が発生することがなり、
シかもアルカリイオンに対するバリア効果が高いアクテ
ィブマトリクス型液晶ディスプレイ装置を提供すること
を目的とする。
[課題を解決するための手段] 本発明に係るアクティブマトリクス型液晶ディスプレイ
装置は、エツチングによって掘込まれたバックチャネル
上に表面保護膜が形成さ゛れたアクティブマトリクス型
液晶ディスプレイ装置において、前記表面保護膜は、前
記バックチャネルの上に半導体シリコンに接して形成さ
れたシリコン酸化膜と、このシリコン酸化膜上に形成さ
れたシリコンオキシナイトライド膜と、このシリコンオ
キシナイトライド膜上に形成されたシリコン窒化膜とか
らなり、且つ前記シリコンオキシナイトライド膜は、前
記シリコン酸化膜側から前記シリコン窒化膜側へその組
成がなだらかに変化していることを特徴とする。
[作用コ 本発明によれば、バックチャネル側の半導体シリコンに
は、シリコン酸化膜が形成されているので、膜応力及び
界面準位密度を小さくすることができ、安定で良好な特
性を得ることができる。また、中間層であるシリコンオ
キシナイトライド膜の組成を緩やかに変化させるように
しているので、従来のSiO□−8t3N4界面にみら
れるような界面準位の局在がな(、膜応力が小さく、厚
膜化が可能で、膜剥がれの心配はない。更に、最上部は
、シリコン窒化膜であるため、アルカリイオンの汚染及
び侵入に対するバリア効果も十分である。
[実施例コ 以下、添付の図面に基づいて本発明の実施例について説
明する。
先ず、TFT部1部長0絵素部11を形成後、チャネル
掘り込み部に、2800人の段差を覆うように、表面保
護膜としてプラズマCVD法により、モノシラン(Si
H4) −一酸化窒素(NO)系でSiO2膜を100
0人を形成し、次いで5iH4−NO−アンモニア(N
H3)系でシリコンオキシナイトライド膜を2000人
形成する。成長させる温度は270℃である。シリコン
オキシナイトライド形成時は、SiH4の流量を一定と
し、No及びN H3流量は夫々時間と共に減少、及び
増大するように設定し、シリコンオキシナイトライドの
組成が、SiO2側からSi3N4側に連続的に変化す
るようにする。
このようにして形成した膜の組成を第1図に示す。この
図に示すように、表面保護膜20は、Si膜4に接する
8102層21、この8102層21に接するシリコン
オキシナイトライド(S I X N y )層22及
びこれに接するSi3N4層23の三層構造である。
また、第2図は、表面保護膜20の膜厚方向の組成変化
を示すグラフ図である。
膜厚dtからO2に位置するシリコンオキシナイトライ
ド(S tx N& )層22は、8102層21と接
する膜厚O1付近でx = 21 ’! = O1St
3N4層23と接する膜厚O2付近でX=0゜y=4/
3となっており、その組成が緩やかに変化している。
このような表面保護膜20を形成することにより、バッ
クチャネル側での膜応力及び界面準位密度を小さくする
ことができ、安定で良好なTPT特性を得ることができ
る。また、中間層のオキシナイトライド層22の組成が
緩やかに変化しているので、界面準位密度の局在を防止
することができ、膜応力が少なく、厚膜化可能で、膜剥
がれの問題を解決することができる。更に、最上部は5
taN4層23であるため、アルカリイオンに対するバ
リア効果も十分となる。
なお、上記実施例と同じチャネル掘り込み2800人の
段差を覆うように5iH4−炭酸ガス(CO2)系で5
i02を1000人、5iH4−CO9−NH3系でシ
リコンオキシナイトライドを2000人、S 1H4−
NH*系でSi3N4を1000人形成するようにして
もよい。成長温度は、270℃である。
本実施例では、酸素供給源ガスとしてCO2を使用して
いるため、先の実施例のNoガスにみられる腐食性、毒
性及び支燃性等の問題が発生しないとい利点がある。
なお、SiO2,5iOxN、、及びSi3N4の各膜
の膜厚は、チャネル掘り込み部深さ、TFT特性、信頼
性等を考慮して決定すればよい。
また、バックチャネルSiに影響を与えずに良好なTF
T特性をを得るためには、SiO2膜厚が300Å以上
であることが望ましい。さらに、アルカリイオンに対す
る十分なバリア効果を得るためには、Si3N4膜の膜
厚は、300λ以上が望ましい。5ixtyは、チャネ
ル掘り込み部の段差被覆性が良好となる膜厚に設定され
る。
なお、本発明は、TFTアクティブマトリクス型LCD
のみならず、MIM型等の他のタイプのアクティブマト
リクス型LCDにも適用可能であることは言うまでもな
い。
[発明の効果コ 以上述べたように、本発明によれば、エツチングによっ
て掘込まれたバックチャネル上の表面保護膜をシリ・コ
ン酸化膜とシリコンオキシナイトライド膜とシリコン窒
化膜とからなる三層構造とし、しかも前記シリコンオキ
シナイトライド膜の組成を前記シリコン酸化膜側から前
記シリコン窒化膜側へと緩やかに変化させるようにした
から、クラック及び膜剥がれ等の問題が発生することが
なく、しかもアルカリイオンに対するバリア効果が高い
このため、製造歩留まりが高く、初期特性も従来のもの
より優れる等の効果を奏する。
【図面の簡単な説明】
第1図は本発明の実施例に係るアクティブマトリクス型
液晶ディスプレイ装置の表面保護膜の組成を示す模式図
、第2図は同保護膜の組成を定性的に示したグラフ図、
第3図は従来のアクティブマトリクス型液晶ディスプレ
イ装置の構成を示す断面図、第4図は同装置における従
来の表面保護膜の組成を示す模式図である。 1;ガラス基板、2;ゲート電極、3;ゲート絶縁膜、
4:Si膜、5 ; n ” S i膜、6;ソース・
ドレイン電極、7;絵素電極、8;チャネル掘り込み部
、9,20;表面保護膜、10;TF’T部、11;絵
素部、21:SiO2層、22;シリコンオキシナイト
ライド層、23;Si3N4層 憤 艶叫 (t))r、[ij f醋く3

Claims (2)

    【特許請求の範囲】
  1. (1)エッチングによって掘込まれたバックチャネル上
    に表面保護膜が形成されたアクティブマトリクス型液晶
    ディスプレイ装置において、前記表面保護膜は、前記バ
    ックチャネルの上に半導体シリコンに接して形成された
    シリコン酸化膜と、このシリコン酸化膜上に形成された
    シリコンオキシナイトライド膜と、このシリコンオキシ
    ナイトライド膜上に形成されたシリコン窒化膜とからな
    り、且つ前記シリコンオキシナイトライド膜は、前記シ
    リコン酸化膜側から前記シリコン窒化膜側へその組成が
    なだらかに変化していることを特徴とするアクティブマ
    トリクス型液晶ディスプレイ装置。
  2. (2)前記シリコン酸化膜及び前記シリコン窒化膜は、
    夫々300Åの膜厚からなるものであることを特徴とす
    る請求項1に記載のアクティブマトリクス型液晶ディス
    プレイ装置。
JP11263990A 1990-04-30 1990-04-30 アクティブマトリクス型液晶ディスプレイ装置 Expired - Lifetime JP2536230B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11263990A JP2536230B2 (ja) 1990-04-30 1990-04-30 アクティブマトリクス型液晶ディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11263990A JP2536230B2 (ja) 1990-04-30 1990-04-30 アクティブマトリクス型液晶ディスプレイ装置

Publications (2)

Publication Number Publication Date
JPH0412330A true JPH0412330A (ja) 1992-01-16
JP2536230B2 JP2536230B2 (ja) 1996-09-18

Family

ID=14591763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11263990A Expired - Lifetime JP2536230B2 (ja) 1990-04-30 1990-04-30 アクティブマトリクス型液晶ディスプレイ装置

Country Status (1)

Country Link
JP (1) JP2536230B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5620910A (en) * 1994-06-23 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device with a gate insulating film consisting of silicon oxynitride
US5773325A (en) * 1994-06-16 1998-06-30 Semiconductor Energy Laboratory Co., Ltd. Method of making a variable concentration SiON gate insulating film
JP2010117733A (ja) * 2005-12-28 2010-05-27 Semiconductor Energy Lab Co Ltd 表示装置
JP2013098322A (ja) * 2011-10-31 2013-05-20 Fujifilm Corp 光電変換素子およびその製造方法、ならびに撮像素子およびその製造方法
US8866136B2 (en) * 2009-12-02 2014-10-21 Samsung Electronics Co., Ltd. Transistor, method of manufacturing the transistor and electronic device including the transistor

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773325A (en) * 1994-06-16 1998-06-30 Semiconductor Energy Laboratory Co., Ltd. Method of making a variable concentration SiON gate insulating film
US5620910A (en) * 1994-06-23 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device with a gate insulating film consisting of silicon oxynitride
JP2010117733A (ja) * 2005-12-28 2010-05-27 Semiconductor Energy Lab Co Ltd 表示装置
JP2012032836A (ja) * 2005-12-28 2012-02-16 Semiconductor Energy Lab Co Ltd 表示装置
US8634044B2 (en) 2005-12-28 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US9703140B2 (en) 2005-12-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US10444564B1 (en) 2005-12-28 2019-10-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US10739637B2 (en) 2005-12-28 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US11269214B2 (en) 2005-12-28 2022-03-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8866136B2 (en) * 2009-12-02 2014-10-21 Samsung Electronics Co., Ltd. Transistor, method of manufacturing the transistor and electronic device including the transistor
JP2013098322A (ja) * 2011-10-31 2013-05-20 Fujifilm Corp 光電変換素子およびその製造方法、ならびに撮像素子およびその製造方法

Also Published As

Publication number Publication date
JP2536230B2 (ja) 1996-09-18

Similar Documents

Publication Publication Date Title
JPH05129608A (ja) 半導体装置
JP2002246605A (ja) 液晶表示用薄膜トランジスタの製造方法
JPH046878A (ja) 液晶表示素子用薄膜トランジスタの製造方法
JPH0412330A (ja) アクティブマトリクス型液晶ディスプレイ装置
JPH03252164A (ja) 薄膜トランジスタ
JPH03179778A (ja) 薄膜半導体形成用絶縁基板
JPH0675247A (ja) 液晶ディスプレイ駆動用tft基板
JPS6336574A (ja) 薄膜トランジスタ
JP2885458B2 (ja) 薄膜トランジスタ
JPH0613542A (ja) 強誘電体装置
JPH01276671A (ja) トップスタガー型非晶質シリコン薄膜トランジスタ
KR0163934B1 (ko) 다결성 규소 산화 게이트 절연층 및 그 제조 방법, 이를 이용한 다결정 규소 박막 트랜지스터
JPH07153958A (ja) 薄膜トランジスタおよびその製造方法
JPH047877A (ja) 薄膜トランジスタ
JPS60224277A (ja) 薄膜トランジスタ
JP3217210B2 (ja) 液晶表示装置の製造方法
JP2661112B2 (ja) 薄膜トランジスタ
JPH02244676A (ja) 薄膜トランジスタ
JPS6344725A (ja) 半導体装置の製造方法
JPH07114285B2 (ja) 薄膜トランジスタの製造方法
JP3025342B2 (ja) 薄膜トランジスタおよびその形成方法
JPS60186063A (ja) 薄膜トランジスタ
KR19990046858A (ko) 액정 표시 장치용 박막 트랜지스터 및 제조 방법
JPH0786632A (ja) 薄膜素子及び薄膜素子の製造方法
JPS63274173A (ja) 固体撮像装置