JPH04121060A

JPH04121060A - 半導体電力変換システム

Info

Publication number: JPH04121060A
Application number: JP2239548A
Authority: JP
Inventors: Akira Bando; 明阪東; Chikara Tanaka; 主税田中; Keiji Saito; 斉藤　啓自; Tadao Kawai; 河合　忠雄; Eizo Kita; 北　英三; Keiichi Mihashi; 三橋　恵一; Yasuteru Ono; 大野　泰照; Hiroto Nakagawa; 博人中川
Original assignee: Kansai Electric Power Co Inc; Hitachi Ltd
Current assignee: Kansai Electric Power Co Inc; Hitachi Ltd
Priority date: 1990-09-10
Filing date: 1990-09-10
Publication date: 1992-04-22
Anticipated expiration: 2013-05-13
Also published as: US5265002A; JP2750213B2; CA2051030A1; CA2051030C

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、電力系統、電気鉄道、大型プラント等の分野
において、交直変換、直流送電、周波数変換等に用いら
れる半導体電力変換システムに係り、特に、電力系統の
異常によって交流入力電圧が変動した場合や、直流出力
側の負荷が誘導性の回路で電流源動作により過電圧が発
生する場合にも運転を極力継続する必要のある可変速発
電電動機等に好適に用いることができる半導体電力変換
システムに関する。

〔従来の技術〕

従来の他励式半導体電力変換装置を電力系統の安定度向
上を目的とした機器に適用する場合、次のような問題が
あった。

すなわち、サイリスタ等の電力用半導体素子の熱容量が
、変圧器や回転電気機械等の熱容量よりも小さいため、
異常時の保護動作を鋭敏にせざるを得ない。このために
、半導体電力変換装置を用いると、電力系統側の擾乱が
小さい場合でも、電力用半導体素子の保護を考えて、運
転を停止せざるを得ない場合が起こる。ところが、この
種の装置は、運転を停止すると、安全確保のため、種々
の点検確認を行なった後でなければ、運転を再開できな
い。このため、停止時間が長くなって、電力系統の安定
度向とに寄与できないという問題がある。

こうした問題の解決に寄与する手段として、従来の装置
は、特開昭６３−５２６９９号公報に記載されているも
のがある。

第１０図は、前記従来例の構成を示す結線図である。同
図には、交流系統１から受電変圧器２を介して３相ブリ
ッジ回路３に給電する構成の半導体電力変換装置を示す
。

図において、５は３相交流入力電流値を検出する電流変
成器、６は直流側出力電流値を検出する直流電流変成器
、７は入力電流検出回路である。

また、６ａは前記入力電流検出回路の出力Ｉａｃと直流
電流変成器６の出力Ｉｄｃとの偏差を求める減算器、８
は前記減算器６ａの出力について絶対値を求める絶対値
演算回路、９は電流差動検出器、１０は過電流検出器、
１１は運転継続判断装置である。

前記入力電流検出回路７は、第１１図に示すように、電
流変成器５からの電流信号を整流回路７ａにて整流して
絶対値を出力し、ダイオードＤＩにより構成した高値選
択回路７ｂに入力する構成となっている。

この入力電流検出回路７からの入力電流値Ｉａｃと直流
電流変成器６からの出力電流値Ｉｄｃとは、通常の運転
時には等しい。両者の偏差を絶対値演算回路８で整流し
た信号Δ工を、電流差動検出器９に入力し、一方、入力
電流値Ｉａｃを、過電流検出器１０に入力している。

運転継続判断装置１１は、第１２図に詳細に示すような
論理機能を有する。

第１２図において、過電流検出器１ｏの出力信号ＯＣが
０”であれば（ステップ１００）、３相ブリッジ回路３
の出力電流は、異常なしと判断しくステップ１０４）、
運転継続指令ＧＯＩを出力しくステップ１０７）、通常
運転を行う。

ただし、過電流検出器１０の出力信号ＯＣがｉｔ　Ｏｕ
であっても、抑制制御指令Ｇ○２出力から復帰し、正常
運転を行う場合は、正常動作への復帰処理（ステップ１
０９）が必要となる。このため、過電流抑制制御指令Ｇ
Ｃ２が過去に出力されたかどうかを判定しくステップ１
０８）、出力されていた場合は、復帰処理（ステップ１
０９）を行った後に、運転継続指令Ｇ○１を出力する（
ステップ１０７）。

ここで、復帰処理（ステップ１０９）の内容は。

下記の通りである。

ｉ）過電流を検出する以前の状態のままで、３相ブリッ
ジ回路３の各サイリスタのゲートを制御する制御装置（
図示せず）の演算結果の一部を、現状の回路電流を基に
初期設定する。

ｉｉ）現状の正および逆サイリスタＴＹＳの点弧状態を
制御装置に教え、初期設定する。

一方、過電流検出器１０の出力信号○ＣがＲ１９１であ
れば、さらに絶対値演算回路８の出力信号６丁の値を判
定する（ステップ１０１）。Δ工が許容値に１未満であ
り、発電機の故障でなければ、系統事故または他号機の
遮断器動作による過電流であったと判断しくステップ１
１０．１０３）。

制御装置へ過電流抑制制御指令ＧＯ２を出力すシ（ステ
ップ１０６）。

過電流抑制制御指令Ｇ○２によりタイリスタ矢終スイッ
チＴＹＳ４を点弧し、これにより３相ブリツジ回路３の
電流を抑制する。なお、抑制制徨指令Ｇ○２出力は、通
常動作への復帰処理（ステップ１０９）を行うために、
フリップフロップρＩＩＩｊ（図示せず）等により記録
しておく。

また、絶対値演算回路８の出力信号ΔＩの値力許容値に
１以上であった場合、３相ブリツジ＠Ｎ３の内部事故に
よる過電流であったと判断しくステップ１０２）＝運転
緊急停止指令ＳＴを出力する（ステップ１０５）。

運転緊急停止指令ＳＴにより、３相ブリツジ回路３のサ
イリスタＴＹＩ〜ＴＹ６の点弧信号を強制的に阻止する
。

ここで、その他の機器の内部事故の際も、ΔＴは許容値
に１未満となる可能性があるため、ステップ１０１の判
定の後に、内部事故かどうかを判定する（ステップ１１
０）、万が一２内部事故であった場合は（ステップ１１
１）、過電流抑制制御を実行せず、電力変換装置内部事
故時と同様に、運転緊急停止指令ＳＴを出力する（ステ
ップ１０５）。

〔発明が解決しようとする課題〕

前記従来技術は、電力変換装置の異常を検出する際に、
機器の故障や破損による異常と、交流系統側や直流側の
変動が波及して転流失敗や過電圧発生等の異常に陥いる
場合との区別について、充分な配慮がなされていない。

例えば、外部変動に′よる転流失敗等の異常時にも、過
電流○ＣがＩ′Ｉ　１１以上となり、かつ、Δ１ｄもに
１以上となると。

緊急停止してしまう。このため、運転信頼性を確保でき
ないという問題があった。

本発明の目的は、外部変動による直流出力側の過電圧発
生や転流失敗によって多相ブリッジの運転を継続できな
い場合にも、極力停止時間を短くして、再起動するのに
好適な半導体電力変換システムを提供することにある。

〔課題を解決するための手段〕

前記目的を達成するために、本発明は、電力変換回路を
構成するブリッジ回路の直流出方側に短絡スイッチを備
え、かつ、前記ブリッジ回路の転流失敗を検呂する手段
で転流失敗を検出すると前記短絡スイッチを閉路すると
共に、ブリッジ回路の半導体制御素子の点弧を停止する
よう指示する手段を備える。また、前記短絡スイッチは
、直流出力側の転流失敗電流をバイパスする方向の素子
のみを点弧する。さらに、好ましくは、ブリッジ回路が
開放された後に出来るだけ早く短絡スイッチを開路して
、前記ブリッジ回路の再起動を可能とする手段が設けら
れる。

また、本発明は、前記ブリッジ回路の直流出方側の過電
圧を検出すると、前記短絡スイッチを閉路すると共に、
ブリッジ回路の半導体制御素子の点弧を停止するよう指
示する手段を備える。また、前記短絡スイッチは、直流
出力側の過電圧が順電圧方向となる素子のみを点弧する
。さらに、好ましくは、ブリッジ回路が開放された後に
出来るだけ早く短絡スイッチを開路して、前記ブリッジ
回路の再起動を可能とする手段が設けられる。

〔作　用〕

次に、本発明の作用について、３相ブリツジ開路の電力
変換システムを例として、説明する。

電力変換開路の３相ブリツジは、第１３図に示すように
、通常は６アームのうち２アームが。

（ＴＹＩとＴＹ２）、（ＴＹ２とＴＹ３）、（ＴＹ３と
ＴＹ４）、（ＴＹ４とＴＹ５）、（ＴＹ５とＴＹ６）、
（ＴＹ６とＴＹＩ）の６通りの組合せで通流している。

第１３図の場合は、（Ｔ−ＹｌとＴＹ２）の２アームの
組合せで通流している。

第１４図は、ＴＹＩからＴＹ３に転流する過程を示して
いる。

電力変換回路の異常動作のうち、転流失敗現象は、内部
故障が発生しなくとも、交流側電圧低下や、直流からの
過渡電流によって発生する。こうした、外部的な要因で
発生する転流失敗の場合は、外部変動が小さくなると、
転流失敗から正常動作に回復することができる。

第１５図は、こうした転流失敗時の動作例を示すもので
、ＴＹ３からＴＹ５への転流が終了する前にＴＹ６が点
弧して、ＴＹ４からＴＹ６への転流が開始された場合を
示す。

この時、Ｉｕ＝−ＩＩ　＋Ｉｆ、Ｉｖ＝Ｉｌ　−Ｉｔ−
Ｉｆ、Ｉｗ＝−ｒｔとなる。第１５図で下段の転流電流
１ｆは１１に近づくが、Ｖ相電位がＷ相よりも高くなる
ため、上段の転流電流Ｉｔは再び０に減少する。このた
め、交流側は開放されて、Ｉｕ、Ｉｖ、Ｉｗ共にＯとな
る。

この結果、第１６図のように、直流側にＴＹ３とＴＹ６
による短絡回路ができるため、直流電流Ｉｄｃは、■１
のままで、０にならない。

短絡回路を作るＴＹ３とＴＹ６には、連続的に電流が流
れるため、ＴＹ３とＴＹ６の半導体素子の温度が上昇し
て、破壊される危険性がある。

これを防ぐために、第１７図の短絡スイッチを構成する
ＴＳＰとＴＳＮのうちＴＹＩ〜ＴＹ６と同極性のＴＳＰ
のみに点弧指令を加えて短絡電流ＩＩを短絡スイッチ側
にバイパスさせる。この時、短絡ス４インチ側のサイリ
スタ順電圧降下の方が。

三相ブリッジ側の素子順電圧降下（第１７図の例ではＴ
Ｙ３とＴ、、Ｙ６の順電圧降下の和）よりも小さく設計
することにより、短絡スイッチ側へのバイパスが確実と
なる。また、短絡スイッチへ点弧指令を加えると同時に
、ＴＹ１〜ＴＹ６への点弧指令を強制的に団止すること
により、三相ブリッジ回路を確実に開路する。

外部変動により直流回路側の電流■１がＯになると、短
絡スイッチの開路検出が動作し、３相ブリツジに加えて
いた点弧強制阻止指令を解除し、通常の運転に戻る。

以上の一連の動作によれば、３相ブリツジを再点弧する
時に、短絡スイッチとの間で短絡回路を作ることなく、
確実に通常の運転に戻ることができる。

一方、内部故障の場合は、速やかに３相ブリツジ回路を
停止するために点弧強制阻止指令を動作させて、ＴＹＩ
〜ＴＹ６を開放させる。内部故障の場合は、直流回路側
の電流は必ずしも０以上とは限らぬため、短絡スイッチ
はＴＹＰとＴＹＨの両方を点弧することにより、確実に
バイパス回路を構成する。

（以下余白）〔実施例〕以下、本発明の実施例について、図面を参照して詳細に
説明する。なお、以下の実施例では、３相ブリツジ回路
を用いる例を示すが１本発明は、これに限定されるもの
ではない。

第１図に本発明の半導体電力変換システムの第１実施例
の構成を示す。

同図に示す実施例のシステムは、前述した第１０図に示
すものと同様に、交流系統１から受電変圧器２を介して
３相ブリツジ回路３に給電する構成を有すると共に、保
護連動装置１４を有するシステム構成となっている。

前記３相ブリツジ回路３は、制御可能な点弧機能とを逆
阻止特性を持つ半導体素子として、サイリスタ（以下Ｔ
Ｙと略記することがある）ＴＹＩ〜ＴＹ６をその構成要
素に用い、これをブリッジ接続して構成される。各サイ
リスタＴＹＩ〜ＴＹ６のゲートには、それらの点弧制御
を行なうゲート制御回路（点弧指令回路）１２が接続さ
れている。

このゲート制御回路１２は、同期変成器３２を介して入
力する交流信号が入力される。また、制御信号として、
点弧角指令および運転／停止指令が入力される。

上記３相ブリッジ回路３の直流側には、短絡スイッチ４
が並列に接続されている。この短絡スイッチ４は、制御
可能な点弧機能と逆阻止特性を持つ半導体素子として２
個のサイリスタを用い、これらを短絡スイッチ（以下Ｔ
ＶＳＰ、ＴＹＳＮと略記することがある）４ａ、４ｂと
して逆並列に接続して構成される。これらのＴＹＳＰ４
ａ、ＴＹＳＮ４ｂには、それぞれゲート制御回路１３ａ
。

１３ｂが接続されて、オン／オフ制御される。

ＴＹＳＰ４ａおよびＴＹＳＮ４ｂは、オン時のインピー
ダンスが、それぞれにより、サイリスタＴＹＩ〜ＴＹ６
における短絡されるべき経路の合成インピーダンスより
小さいインピーダンスとなるものが用いられる。

また、本実施例は、保護運動袋Ｎ１４への入力信号を作
るため、前記第１０図に示すものと同様の、３相交流入
力電流値を検出する電流変成器５と、直流側出力電流値
Ｉｄｃを検出する直流電流変成器６と、前記３相の交流
入力電流の絶対値を求め、そのうちいずれか最大値Ｉａ
ｃを出力する入力電流検出回路７と、直流側出力電圧値
Ｖｄｃを検出する直流電圧変成器１５とを備える。

保護連動装置１４は、前記ゲート制御回路１２に対し、
サイリスタＴＹＩ〜ＩＴＹ６の運転／停止を制御する信
号として点弧阻止指令ＧＢを出力し、同様に前記サイリ
スタ短絡スイッチＴＹＳＰ４ａとＴＹＳＮ４ｂの短終指
令ＧＴＰとＧＴＮを短絡指令回路１３ａと１３ｂに出力
する。すなわち、保護連動装置ｔ１４は、電流変成器５
、直流電流変成器６．入力電流検出回路７、直流電圧変
成器１５等とともに、３相ブリッジ回路の保護制御手段
を構成する。

前記入力電流検出回路７は、機能的には、前述した従来
のものとほぼ同様に構成され、例えば。

前記第１１図に示す回路構成のものを使用することがで
きる。

電流変成器５は、Ｉｕ、Ｉｖ、Ｔｗには、過渡的に直流
が流れることもあり、光ＣＴなどの使用が好ましい。

次に、本実施例を含めて、本発明に好適に用いられる保
護連動装置の一例について、第２図を参照して説明する
。

第２図は２本実施例の保護連動装置の構成を機能的に示
す。

本実施例の保護連動装置は、内部故障等の各種検出を行
なう検出機能部１４０と、上記検出結果を用いて点弧阻
止指令等の各種制御信号を出力する制御信号出力機能部
１５０とを備えている。

上記検出機能部１４０は、交流入力電流Ｉａｃと直流電
流Ｉｄｃとの偏差Δ工を検出する偏差検出回路１４１と
、符号付の比較器であって、上記偏差Δ工が設定値に１
より大きいとき内部故障検出器号Ｇ８６を出力する比較
器１４２と、符号付の比較器であって、上記偏差Δ工が
負の設定値に２より小さいときにオン動作する比較器１
４３と、直流電流Ｉｄｃについてこれが過電流であると
き過電流検出信号を出力する過電流検出器１４４と、上
記比較器１４３の出力および過電流検出器１４４の出力
の論理積をとる論理積回路１４５と、直流側電圧Ｖｄｃ
の絶対値が設定値７１以上のときオンとなる比較器１４
６とを備える。

論理積回路１４５は、比較器１４３がオンであって、同
時に過電流検出器１４４でＴｄｃの過電流を検出した時
は、転流失敗検出信号ＣＦＤを出力する。

上記比較器１４２は、内部故障検出器として機能する。

また、上記比較器１４３、過電流検出器１４４および論
理積回路１４５は、転流失敗検出器として機能する。さ
らに、上記比較器１４６は、短絡開放検出器として機能
する。

上記比較器１４１の設定値に１は、前段までの測定誤差
やノイズによって当該比較器が誤動作しないようにする
ため設定された値である。従って、対象とする装置によ
り適宜の値が設定される。理想的には、０に近い値とな
る。それ故、比較器１４１は、実質的には、Ｉａｃ）Ｉ
ｄｃであることを検比する。

また、比較器１４２の設定値に２についても、同様の理
由から適宜の値が設定される。従って。

比較器１４２は、実質的には、Ｉａｃ＜Ｉｄｃであるこ
とを検出する。

なお、比較器１４６の設定値は、短絡スイッチを構成す
るＴＹＳＰの順電圧降下よりも大きくする必要がある。

過電流検出器１４４は、直流電流Ｉｄｃが、転流失敗時
に、３相ブリッジ回路３に流入して、その経路中にある
ＴＹＩ〜ＴＹ６のいずれかを破損させるおそれのある大
きさであるか否かを検出する。

これは、例えば、Ｉｄｃの値の大きさ、または、これと
共にＩｄｃの３相ブリツジ３への流入時間等を考慮して
検出することができる。

上記制御信号出力機能部１５０は、上記比較器１４２の
出力に接続されて内部故障検出信号６８６を保持して短
絡指令ＧＴＮとして出力する保持回路１５１と、上記論
理積回路１４５の出力に接続される、設定値Ｔｓのオフ
デイレイタイマ１５４および設定値Ｔｐのオフデイレタ
イマ１５５と、上記オフデイレイタイマ１５４の出力を
反転するインバータ１５６と、このインバータ１５６の
出力と上記比較器１４６の出力との論理積をとる論理積
回路１５７と、上記オフデイレイタイマ１３４の出力に
よりセットされ、上記論理積回路１５７の出力によりリ
セットされるフリップフロップ回路１５８と、このフリ
ップフロップ回路１５８の出力と上記保持回路１５１の
出力との論理和をとって点弧阻止指令ＧＢを出力する論
理和回路１Ｓ２と、上記オフデイレイタイマ１５５の出
力と上記保持回路１５１の出力との論理和をとって短絡
指令ＧＴＰとして出力する論理和回路１５３とを備えて
いる。

このような保護連動装Ｗ１４を用いた第１図に示す半導
体電力変換システムの動作について説明する。

３相ブリッジ回路３は、ゲート制御回路１２の制御に基
づいて、上述したようなアームの組み合せでサイリスタ
ＴＹＩ〜ＴＹ６が順次点弧されて、変圧器２を介して入
力される交流電流Ｔｕ、Ｉｖ。

Ｉｗを直流電流に変換し、負荷Ｕに直流電力を供給する
。

この時、入力電流Ｉｕ、ｒｖ、ｒｗは、それぞれ交流電
流変成器５により検出され、入力電流検出回路７におい
て、それらの絶対値のうち最大のものが交流入力電流Ｉ
ａｃとして検出され、出力される。

また、直流電流変成器６により、３相ブリッジ回路３の
出力側の直流電流Ｉｄｃが検出される。さらに、直流電
圧変成器１５により、３相ブリッジ回路３の出力側の直
流電圧Ｉｄｃが検出される。

交流入力電流Ｉａｃと直流電流Ｉｄｃは、偏差検出回路
１４１に入力される。また直流電流Ｉｄｃは、過電流検
出回路１４４に入力される。さらに、直流電圧Ｖｄｃは
、比較器１４６に入力される。

偏差検出回路１４１は、交流入力電圧Ｉａｃと直流電流
Ｉｄｃとの偏差Δ工を求め、これを比較器１４２および
１４３に送る。比較器１４２では、この偏差ΔＩが設定
値に１と比較される。ここで。

ΔＩ＞Ｋｌであれば、オンとなり、内部故障検出信号Ｇ
８６を出力する。また、比較器１４３では、ΔＩ＜Ｋ２
であればオンとなる。過電流検出器１４４の出力がオン
であることを条件に、比較器１４３のオン出力が転流失
敗検出信号ＣＦＤとして、論理積回路１４５がら出力さ
れる。

ここで、ΔＩ＞Ｋｌであるとき、内部故障と判定される
のは、次の理由による。すなわち、３相ブリッジ回路３
が正常運転中であれば、転流時も含めて、交流入力電流
値Ｉａｃと出力電流値Ｉｄｃの値は等しくなるので、Δ
Ｉ＜Ｋｌとなる。しかし、３相ブリッジ回路３のアーム
に素子の故障に・よる短絡事故が発生している場合、ま
た、３相ブリッジ回路３の回路内に何らかの原因で別の
回路が生じている場合等にあっては、Ｉａｃ）Ｉｄｃと
なる。

従って、測定誤差等を考慮し、ΔＩ＞Ｋｌであれば、３
相ブリツジ３の内部故障と判定される。

また、Δ工＜Ｋ２であり、かつ、過電流検出器１４４が
過電流を検出したとき、転流失敗と判定されるのは、次
の理由による。すなわち、転流失敗現象は、内部故障が
発生しなくても、交流側１圧低下や、直流側からの過渡
電流によって発生する。この場合、Ｉｄｃ＞Ｉａｃの関
係がある。また、転流失敗時には、出力側の直流電流が
３相ブリうジ回路３内に生じた短絡電流として流れ込む
。しかし、この電流が小さければ、半導体素子を放間さ
せることにならないこと、また、外部的な要区による転
流失敗は、外部変動が小さくなれば、ＬＥ常に復帰でき
ること、を考慮すれば、そのまま運転を継続させること
が好ましい。従って、上記したように、ΔＩ＜Ｋ２であ
り、Ｉｄｃが過大電流として検出された場合に、転流失
敗検出信号ＣＦＤが出力される。

上記比較器１４１から内部故障検出信号Ｇ８６が出力さ
れると、この信号は、保持回路１５１で保持される。そ
して、この信号は、保持回路１５３から、そのまま短絡
指令ＧＴＮとして、論理和回路１５３を介して短絡指令
ＧＴＰとして、また、論理和回路１５２を介して点弧阻
止指令ＧＢとして、それぞれ出力される。

上記論理積回路１４５から転流失敗検出信号ＣＦＤが出
力されると、この転流失敗検出信号ＣＦＤは、オフデイ
レイタイマ１５４で設定時間Ｔｓだけ保持されて、フリ
ップフロップ回路１５８をセットする。該フリップフロ
ップ回路］−５８の出力は、点弧阻止回路ＧＢとして出
力される。設定時間Ｔｓは、少くともＴＹＩ〜ＴＹ６の
ターンオフ時間よりも長く設定され、確実に転流失敗を
終らせる。

また、転流失敗検出信号ＣＦＤは、オフデイレイタイマ
１５５で設定時間ＴＰだけ保持されて、ＴＹＳＰを短絡
するための短絡指令ＧＴＰとして出力される。設定時間
Ｔｐは、短絡スイッチＴＹＳＰのターンオン時間とゲー
ト制御回路１３ａの動作遅れ時間の和よりも長く設定さ
れ、確実に短絡動作を開始させる。

上記点弧阻止指令ＧＢは、第１図に示すゲート制御回路
１２に送られ、ここで、サイリスタＴＹ１〜ＴＹ６の点
弧を一括して阻止するように作用する。ゲート制御回路
１２は、この点弧阻止回路ＧＢが解除されると、再び、各サイリスタＴＹＩ〜ＴＹ６の点弧を開始する。

（以下余白）上記短絡指令ＧＴＰおよびＧＴＮは、転流失敗検出の場
合、ＧＴＰのみが出力され、故障検出信号Ｇ８６が出力
されたときは、両者が出力される。

これは、転流失敗の場合、上述した第１６図に示すよう
に、サイリスタＴＹＩ〜ＴＹ６のアームの順方向に短絡
電流が流れるので、この電流をバイパスさせるため、同
方向に配置される短絡サイリスタスイッチＴＹＳＰ４ａ
をターンオフさせる必要があることと、逆方向のサイリ
スクスイッチＴＹＳＮ４ｂをオンさせると、不必要な短
＃ｒ回路が構成されて、３相ブリツジの再点弧の際、危
険であることによる。また、内部故障の場合は、事故の
様相によって、いずれの方向にも短絡電流が生じ得るの
で、短絡サイリスタスイッチＴＹＳＰ４ａおよびＴＹＳ
Ｎ４ｂの両者をターンオンさせる必要があるためである
。

なお、本実施例は勿論、他の実施例でも、短絡スイッチ
４の各サイリスタＴ　Ｙ　Ｓ　、Ｐ　４　ａとＴＹＳＮ
４ｂのインピーダンスを、事故時に、これと並列になる
サイリスタＴＹＩ〜ＴＹ６の２個ずつの直列インピーダ
ンスより小さくなるように設定しであるので、短絡スイ
ッチ４がオンされれば、短絡電流は、必ずＴＹＳＰ４ａ
またはＴ　Ｙ　Ｓ　Ｎ　／！　ｂを流れることになり、
確実にバイパス回路が成立する。従って、３相ブリッジ
回路３の事故の進行が阻止される。

次に、比較器１４６は、直流側電圧信号Ｖｄｃの絶対値
が設定値Ｖ１以上の時に動作する。設定値ｖ１　は、短
絡スイッチを構成するＴＹＳＰの順電圧降下よりも大き
く設定されるので、上記短絡指令ＧＴＰがオフになって
、サイリスタＴＹＳＰ４ａがターンオフすることにより
、直流側電圧信号Ｖｄｃの絶対値がｖｌより大きくなる
と、短絡開放検出信号が出力される。この短絡開放信号
は、論理積回路１５７に入力され、オフデイレイタイマ
１５４のオフと相俟って、フリップフロップ回路１５８
をリセットする。

これによって、転流失敗検出によって、出力されていた
点弧阻止指令ＯＢが解除される。従って、転流失敗の場
合には、それが−時的なものであれば、速やかに正常運
転に復帰できる。

次に、本発明の半導体電力変換システムの第２の実施例
について説明する。

本実施例は、保護連動装置の構成が異なるほかは、第１
の実施例と同様に、第１図に示すように構成される。こ
こでは、相違点を中心として、第３図を参照して説明す
る。

第３図に、本実施例に好適に用いられる保護連動装置の
一例の構成を示す。

本実施例の保護連動装置は、転流失敗検出器として機能
する構成要素が異なる他は、上記第２図に示すものと同
じ構成である。従って、ここでは、相違点を中心にして
説明する。

本実施例では、転流失敗検出器は、上記第２図に示すも
のと同じ構成の比較器１４３と、オフデイレイタイマ１
６１と、立ち上がり検出回路１６２と、条件付カウンタ
１６３と、比較器１６４とを備えて構成される。

前記カウンタ１６３は、オフデイレイタイマ１６１の出
力信号ＳＴ２がレベル○になると、強制的にＯにリセッ
トされるという条件が付されたカウンタである。このカ
ウンタ１６３は、前記出力信号ＳＴ２がレベル高の期間
に、前記立ち上がり検出回路１６２のＰＬ信号の発生す
る回数ＳＴＸを計数する。この計数値は、その値が示す
時間に、３相ブリッジ回路３のいずれか２個のサイリス
タに短絡電流が流れて生じるこれらの素子の温度上昇の
程度、すなわち、素子温度の推定値となる。

この計数値が、前述したサイリスタの素子温度の推定値
となる。

次に、本実施例の動作について、第４図をも参照して説
明する。第４図は第３図に示す転流失敗検出器の動作を
示す波形図である。

比較器１４３は、偏差Δ工が設定値に２より小さくなる
と、出力信号ＳＴＩをレベル高とする。

この信号ＳＴＩは、オフデイレイタイマ１６１と立ち上
り検出回路１６２とに入力される。立ち上り検出回路１
６２の出力信号ＰＬとタイマ１６１の出力信号ＳＴ２と
は、条件付カウンタ１６３へ入力される。このカウンタ
１６３において、出力信号ＳＴ２がレベル高の期間に、
ＰＬ信号の発生する回数ＳＴＸが計数されて、その計数
結果が出力される。

信号ＳＴＸが比較器１６４の設定回数以上となると、該
比較器１６４は、サイリスタの素子温度の推定値が設定
限度を超えたと判定して、転流失敗検品信号ＣＦＤを発
生する。

第４図において、時刻ｔ１．　　ｔ２．ｔ３で、カウン
タ出力が１づつ上昇する。しかし、時刻ｔ４から、比較
器１４３の出力がレベルＯのままなので、Ｔｃ１秒後の
ｔ５には、カウンタ１６３がリセットされ、３相ブリッ
ジ回路３は、時刻ｔ１以前と同じ状態となる。

本実施例によれば、サイリスタの素子温度の推定値によ
り、転流失敗検出が行なえる。

次に、本発明の半導体電力変換システムの第３の実施例
について説明する＠第５図に本発明の半導体電力変換システムの第３実施例
の構成を示す。

同図に示す実施例のシステムは、交流系統１から受電変
圧器２を介して３相ブリｙジ回路３に給電する構成を有
すると共に、保護連動装置２９を有するシステム構成と
なっている。

前記３相ブッリジ回路３は、前述した第１図に示すもの
と同様に、制御可能な点弧機能とを逆阻止特性を持つ半
導体素子として、サイリスタＴＹ１〜ＴＹ６をその構成
要素に用い、これをブリッジ接続して構成される。各サ
イリスタＴＹＩ〜ＴＹ６のゲートには、それらの点弧制
御を行なうゲート制御回路（点弧指令回路）１２が接続
されている。また、上記３相ブリッジ回路３の直流側に
は、第１の実施例と同様の短絡スイッチ４が並列に接続
されている。

本実施例は、短絡開放検出器および保護連動装置の構成
が相違するほかは、上記第１の実施例と同様に構成され
る。ここでは、相違点を中心として説明する。

本実施例は、上記第１図に示す直流電圧変成器１５に代
えて、直流電流変成器２８を設け、上記短絡スイッチ４
の電流Ｉｔを検出して、これを保護連動装置２９に入力
させる。

保護連動装Ｗ２９は、上記第１の実施例に示すものと同
様に、前記ゲート制御回路１２に対し、サイリスタＴＹ
Ｉ〜ＴＹ６の運転／停止を制御する信号として点弧阻止
指令ＧＢを出力し、同様に前記サイリスタ短絡スイッチ
ＴＹＳＰ４ａとＴＹＳＮ４ｂの短絡指令ＧＴＰとＧＴＮ
を短絡指令回路１３ａと１３ｂに出力する。

第６図は、本実施例に用いられる保護連動装置の構成を
機能的に示す。

本実施例の保護連動装置は、上記第２図に示すものと同
様に、内部故障等の各種検出を行なう検出機能部１４０
と、上記検呂結果を用いて点弧阻止指令等の各種制御信
号を出力する制御信号出力機能部１５０とを備えている
。本実施例の保護連動装置は、検出機能部１４０の構成
において、第２図に示す比較器１４６に代えて、比較器
１４７を備えることに相違があるほかは、上記第２図に
示すものと同様に構成される。

上記比較器１４７は、直流電流変成器２８により検出さ
れる短絡スイッチ４の電流検出値Ｉｔの絶対値が設定値
工。以下の時にオン動作して、短絡電流が、短絡の必要
がない程度に減少したこと、すなわち、実質的に零とな
ったことを検出する。

比較器１４７がオン動作すると、上記比較器１４６のオ
ン動作の場合と同様に、短絡指令ＧＴＮをリセットする
。この設定値工。は、短絡電流の検出誤差以上とする必
要がある。

本実施例の半導体電力変換システムは、短絡開放検出の
方法が異なるほかは、上記第１図に示す実施例と同様に
動作する。

次に、本発明の半導体電力変換システムの第４の実施例
について説明する。

本実施例は、直流側に過電圧が発生した場合に対応でき
るシステムであって、保護連動装置の構成が異なるほか
は、第１の実施例と同様に、第１図に示すように構成さ
れる。ここでは、相違点を中心として、第７図を参照し
て説明する。

第７図に、本実施例に好適に用いられる保護連動装置の
一例の構成を示す。

本実施例の保護連動装置は、転流失敗検出器に代えて過
電圧検出器を設けたもので、その他の構成は、上記第２
図に示すものとほぼ同し構成である。従って、ここでは
、相違点を中心にして説明する。

本実施例の保護連動装置は、比較器１４８および１４９
と、論理積回路１４５とを有して構成される過電圧検出
器を備える。

比較器１４９は、直流電流変成器６により検出された直
流電流Ｉｄｃの絶対値が設定値工。以下の時にオン動作
する、零電流検出器として機能する。

また、比較器１４８は、符号付の比較器で、直流出力電
圧Ｖｄｃが設定値ｖ２よりも大きいときにオン動作する
。比較器１４８と１４９が共にオンする場合は、直流電
流Ｉｄｃが零であるにもかかわらず、直流電圧が大きい
ときであるので、直流負荷側異常による過電圧発生と判
定され、過電圧検出信号Ｃ５９を出力する。

制御信号出力機能部１５０は、論理和回路１５３から短
絡指令ＧＴＮが出力され、論理和回路１５１から短絡指
令ＧＴＰが出力される点を除いては、上記第２図に示す
ものと同じ構成である。

このような構成によれば、過電圧検比信号Ｃ５９は、オ
フデイレイタイマ１５４で設定時間Ｔｓだけ保持されて
、点弧阻止指令ＧＢを出力する。

設定時間Ｔｓは、少なくともＴＹＩ〜ＴＹ６のターンオ
フ時間よりも長くし、−７方、短絡信号は、ＴＹＳＮを
短絡するためのＧＴＮのみをオフデイレイタイマ１５５
で設定時間ＴＰだけ保持して出力する。設定時間ＴＰは
、短絡スイッチＴＹＳＮのターンオン時間と点弧指令回
路１３６の動作遅れ時間の和よりも長くし、確実に短絡
動作を開始させる。

短絡開放検出器として機能する比較器１４６は、直流側
電圧信号Ｖｄｃの絶対値が設定値７１以上のときに動作
する。設定値■１は、短絡スイッチ４を構成するＴＹＳ
Ｐの順電圧降下よりも大きくする必要がある。比較器１
４６で短絡スイッチ４の開放を検出する信号は、フリッ
プフロップ回路１５８のリセット信号として入力され、
短絡指令ＧＴＮをリセットする。

本実施例では、過電圧保護動作の条件に、直流電流検出
を加えているので、短絡誤動作を起きにくくする効果が
ある。

次に、本発明の半導体電力変換システムの第５の実施例
について説明する。

本実施例は１本発明を非循環電流方式サイクロコンバー
タに適用した例である。すなわち１本実施例は、第８図
に示すように、３相ブリツジ３ａ。

３ｂを逆並列に接続したものを備え、第１図に示す実施
例と同様に、１次側に、電流変成器５を介して入力電流
検出回路７が接続され、２次側に、短絡スイッチ４と、
直流電流変成器６と、直流電圧変成器１５とが接続され
ている。

３相ブリッジ３ａ、３ｂは、共通の交流母線に接続され
、それぞれゲート制御回路１２ａ、１２ｂにより、図示
しない制御演算装置からの指令に応じて点弧制御されて
、２次側に対し、前者は正方向の電流を供給し、後者は
負方向の電流を供給する。

本実施例は、Ｕ、Ｖ、Ｗの３相分並列に設けられ、それ
ぞれの出力が負荷、例えば、可変速同期発電電動機の２
次側に接続される。ここでは、Ｕ相のみを示すが、他の
Ｖ、Ｗの各相についても、同様に構成される。

上記短絡スイッチ４は、制御可能な点弧機能と逆阻止特
性を持つ半導体素子として２個のサイリスタＴＹＳＰ４
ａ、ＴＹＳＮ４ｂを逆並列に接続して構成される。これ
らのＴＹＳＰ４ａ、ＴＹＳＮ４ｂには、それぞれゲート
制御回路１３ａ、１３ｂが接続されて、オン／オフ制御
される。

また、上記入力電流検出回路７、直流電流変成器６およ
び直流電圧変成器１５の出力側には、保護連動装置３４
が接続され、この保護連動装置３４から１点弧阻止指令
ＧＢ、短絡指令ＧＴＰ、ＧＰＮが出力される構成となっ
ている。点弧阻止指令ＧＢは、ゲート制御回路１２ａ、
１２ｂに送られる。また、短絡指令ＧＴＰは、ゲート制
御回路１３ａに、また、ＧＰＮは、ゲート制御回路１３
ｂに、それぞれ送られる。

本実施例に好適に用いられる保護連動装置の一例につい
て、第９図を参照して説明する。

本実施例の保護連動装置は、上述した他の保護連動装置
と同様に、検出機能部１４０と、制御信号出力機能部１
．５０とを備えて構成される。

検出機能部１４０は、２次側出力電流Ｉｄｃの絶対値を
求める絶対値演算器１４１ａと、この絶対値と交流入力
電流の絶対値Ｉａｃとの偏差を求める偏差検出回路１４
１と、内部故障検出器として機能する比較器１４２と、
転流失敗検出器として機能する、比較器１４３，１４４
ａ、１４４ｂおよび論理積回路１４５ａ、１４５ｂと、
過電圧検出器として機能する、比較器１４９，１４８ａ
、１４８ｂおよび論理積回路１４５ｃ、１４５ｄと。

短絡開放検出器として機能する比較器１４６とを備えて
いる。

制御信号出力機能部１５０は、比較器１４２の出力を保
持する論理和回路１５１と、論理積回路１４５ａ、１４
５ｄの論理和を取る論理和回路１５９ａと、論理積回路
１４５ｂ、１４５ｃの論理和を取る論理和回路１５９ｂ
と、論理積回路１４５ａ、１４５ｂの論理和をとる論理
和回路１５９Ｃと、論理積回路１４５ｅ、１４５ｄの論
理和をとる論理和回路１５９ｄとを備える。また、この
制御信号出力機能部１５０は、論理和口ｇ１５９ａの出
力、すなわち転流失敗または過電圧の検出信号を設定時
間ＴＰだけ保持するオフデイレイタイマ１５５ａと、論
理和回路１５９ｂの出力、すなわち転流失敗または過電
圧の検出信号を設定時間ＴＰだけ保持するオフデイレイ
タイマ１５５ｂと、論理和回路１５９Ｃの出力、すなわ
ち転流失敗検出信号を設定時間Ｔｓだけ保持するオフデ
イレイタイマ１５４ａと、論理和回路１５９ｄの出力、
すなわち過電圧検出信号を設定時間だけ保持するオフデ
イレイタイマ１５４ｂと、オフデイレイタイマ１５４ａ
、１５４ｂの出力の論理和をとる論理和回路１５９ｅと
、この論理和回路１５９ｅの出力を反転するインバータ
１５６と、上記比較器１４６およびインバータ１５６の
出力の論理積をとる論理積回路１５７と、上記論理和回
路１５９ｅの出力、すなわち転流失敗または過電圧検出
によりセットされ、論理積回路１５７の出力、すなわち
、短絡開放検出によりリセットされるフリップフロップ
回路１５８と、上記論理和回路１Ｓ１の出力とフリップ
フロップ回路１５８の出力の論理和をとって点弧阻止指
令ＧＢを出力する論理和回路１５２と、上記論理和回路
１５１の出力とオフデイレイタイマ１５５ａの出力との
論理和をとって短絡指令ＧＴＰを出力する論理和回路１
５３ａと、上記論理和回路１５１の出力とオフデイレイ
タイマ１５５ｂの出力との論理和をとって短絡指令ＧＴ
Ｎを出力する論理和回路１５３ｂとを備える。

ここで、転流失敗検出器を構成するために、比較器１４
４ａおよび論理積回路１４５ａと、比較器１４４ｂおよ
び論理積回路１４５とを用いること、また、過電圧検出
器を構成するために比較器１４８ａおよび論理積回路１
４５ｃと、比較器１４８ｂおよび論理積回路１４５ｄと
を用いる理由は、２次側に、正方向電流と負方向電流が
あるため、この両者について、それぞれ転流失敗と過電
圧とを検出するためである。従って、これらは、極性の
点を除いては、上述した各実施例における転流失敗検出
器と、過電圧検出器として機能する。

また、他の構成要素についても、上述した各実施例にお
ける対応する要素と同様に構成され、同様に機能する。

従って、ここでは、説明を繰り返さない。

本実施例では、比較器１４２が上述したようにして内部
故障を検出すると、内部故障検出信号が論理和回路１５
１で保持されて、さらに、論理和回路１５３ａから短絡
指令ＧＴＰが、論理和回路１５３ｂから短絡指令ＧＴＮ
が、および、論理和回路１５２から点弧阻止指令ＧＢが
、それぞれ接続される。

また、比較器１４３および１４４ａが、３相ブリッジ回
路３ａについて転流失敗を検出するか、または、比較器
１４９および１４８ｂが、３相ブリッジ回路３ｂについ
て過電圧を検出すると、それぞれオフデイレイタイマ１
５５ａが起動され。

その出力が論理和回路１５３ａから短絡指令ＧＴＰとし
て出力される。一方、比較器１４３および１４４ｂが、
３相ブリッジ回路３ｂについて転流失敗を検出するか、
または、比較器１４９および１４８ａが、３相ブリッジ
回路３ａについて過電圧を検出すると、それぞれオフデ
イレイタイマ１５５ｂが起動され、その出力が論理和回
路１５３ｂから短絡指令ＧＴＮとして出力される。

さらに、論理和回路１４５ａ〜１４５ｄのいずれかがハ
イレベルになれば、オフデイレイタイマ１５４ａまたは
１５４ｂが起動され、これによりフリップフロップ回路
１５８がセットされて、論理和回路１５２から点弧阻止
指令ＧＢが出力される。なお、この場合は、オフデイレ
イタイマ１５４ａまたは１５４ｂがオフするとともに、
比較器１４６により短絡開放が検出されると、フリップ
フロップ回路１５８がリセットされて、点弧阻止指令Ｇ
Ｂの出力が終了する。この時、設置時開を、Ｔ　ｓ　）
　Ｔ　ｐとしておけば、短絡スイッチ４がオフした後、
３相ブリッジ回路３ａ、３ｂは１通常の運転状態に復帰
する。

このように、本実施例によれば、２次側に正方向と負方
向の電流が流れる場合であっても、短絡が必要なスイッ
チのみ短絡され、ご短絡動作することがない。

また１本実施例では、二つの３相ブリツジ回路に対して
、第１図に示す実施例において用いられる検出器を用い
て、特に検出器を増やすことなく、保護連動装置の変更
のみで、内部故障検出、転流失敗検出、過電圧検出がで
きる。そして、それに伴って、サイクロコンバータの運
転が最適に行える。

なお、上記実施例で、二つの３相ブリツジ回路を逆並列
に接続された例を示したが、本発明は、これに限られな
い。例えば、二つの３相ブリツジ回路を直列に接続した
ものを、２組逆並列に接続して構成される、非循環電流
方式のサイクロコンバータにも適用するいことができる
。

（以下余白）以上、本発明の実施例について説明したが、本発明は、
これらの実施例に限定されるものではない。

例えば、入力電流検出回路７は、電流変成器５により検
出される交流入力電流を予め設定した周期でサンプリン
グするサンプルホールド部と、サンプリングされた電流
値をアナログ／ディジタル変換するＡ／Ｄ変換部と、得
られた各相についての電流値の絶対値を求めると共に、
それらのうちもっとも大きな値を検出する高値検出部と
、得られた高値を後段の回路に送出する信号出力部と、
これらを制御する制御部とを備えて構成することができ
る。また、これらは、ＩＣ化して設けることができる。

これらの各機能は、相に対応して独立に設けることもで
きるが、共通の資源を用いて、時分割処理により、処理
する構成とすることもできる。

また、制御部その他の構成要素に、マイクロプロセッサ
を搭載して、ソフトウェアによりこれを制御することに
よって、保護装置に汎用性を持たせることもできる。例
えば、演算および制御を行なうＣＰＵと、このＣＰＵの
動作を制御するプログラムを格納するプログラムメモリ
、ＣＰＵにより処理されるデータを記憶保持するデータ
メモリと、外部との信号の入出力を処理する工／○イン
タフェースとを備えて構成することができる。

さらに、他の構成要素についても、例えば、保護連動装
置１４、ゲート制御回路１２、短絡指令回路１３等につ
いて、各々ディジタル回路、特に、高機能化されたＩＣ
等により構成することができる。また、これらを、入力
電流検出回路７と同様に、マイクロコンピュータ等のデ
ータ処理装置により構成することができる。

さらに、複数の回路要素について、共通のデータ処理装
置を資源として、処理する構成としてもよい。例えば、
マルチプロセッサシステムの適用が考えられる。

この他、前記保護連動装置は、同一の機能を発揮できる
ならば、前記実施例に示される構成要素とは異なる要素
により構成することも可能である。

また、保護連動装置は、前記した各実施例の機能を適宜
組み合わせて用いることができることはいうまでもない
。例えば、転流失敗検出器と、過電圧検出器とを組み合
わせることができる。

前記実施例では、３相ブリツジについて示したが、本発
明は３相に限られない。また、ブリッジ回路の内部故障
として、ブリッジ回路そのものが異常である場合を例と
したが、本発明は、これに限らず、ゲート制御回路等の
点弧指令系統の故障の場合にも適用される。この場合に
は、パルス異常等を検出する手段を設ければよい。

本発明は、誘導機、同期機等の制御、直流送電。

交流／直流（直流／交流）変換等に広く用いることがで
きる。

応用の一例としては、例えば、可変速発電電動装置を挙
げることができる。この装置は、交流系統に１次側が接
続された発電電動機と、前記交流系統からの電力を受け
て前記発電電動機の２次側に２次電流を供給する逆並列
電力制御素子からなる電力変換システムとを備えて構成
される。これは、例えば、ポンプ水車などを可変速運転
しながら、有効電力出力や無効電力出力を、交流系統側
の急変時にも、安定に制御することに用いられる揚水発
電所に好適なものである。

［発明の効果］本発明によれば、他励式電力変換装置において機器の故
障と外部の変動による異常とを区別して、運転の停止／
継続を行うことがすることができて、運転信頼性を高め
る効果がある。

また、本発明によれば、外部事故で転流失敗が発生し、
素子の温度が上昇して停止せねばならない場合にも、必
要な短絡スイッチのみを用いてバイパスして、再起動す
るので、停止時間を短くできるとともに、再起動を安全
に行えて、運転信頼性を高める効果がある。

【図面の簡単な説明】

第１図は本発明の第１実施例の構成を示す回路図、第２
図は上記実施例に好適に用いられる保護連動装置の一例
を示すブロック図、第３図は本発明の第２実施例の構成
に好適に用いられる保護連動装置の一例を示すブロック
図、第４図は第１実施例の動作を示す波形図、第５図は
本発明の第３実施例の構成を示す回路図、第６図は本発
明の第３実施例の構成に好適に用いられる保護連動装置
の一例を示すブロック図、第７図は本発明の第４実施例
の構成に好適に用いられる保護連動装置の一例を示すブ
ロック図、第８図は本発明の第５実施例の構成を示す回
路図、第９図は本発明の第５実施例の構成に好適に用い
られる保護連動装置の一例を示すブロック図、第１０図
は従来の半導体電力変換装置の構成を示す回路図、第１
１図は入力電流検出回路の一例を示す回路図、第１２図
は従来の半導体電力変換装置における保護動作の演算フ
ローを示すフローチャート、第１３図〜第１７図は本発
明の作用を示す説明図である。１・・・交流系統、２・・・変圧器、３・・・３相ブリ
ッジ回路、４・・・短絡スイッチ、５・・交流電流変成
器、６・・・直流電流変成器、７・・・入力電流検出回
路、１２・・・ゲート制御回路、１３ａ、１３ｂ・・・
ゲート制御回路、１４・・・保護連動装置。

Claims

【特許請求の範囲】１、制御可能な点弧機能と逆阻止特性を持つ半導体素子
で構成した多相ブリッジ回路と、前記半導体素子への点
弧指令を行うゲート制御回路と、制御可能な点弧機能と
逆阻止特性を持つスイッチ素子を逆並列接続して前記多
相ブリッジの直流出力側に並列接続した短絡スイッチと
、前記多相ブリッジ回路を保護するための制御を行う保
護制御手段とを備え、前記保護制御手段は、多相ブリッジ回路またはその点弧
指令系統に起因する故障を検出して、前記多相ブリッジ
回路を構成する半導体素子の点弧を阻止する点弧阻止指
令を出力するとともに、前記短絡スイッチを構成するス
イッチ素子の双方向の素子を点弧させる短絡指令を出力
する機能と、前記多相ブリッジ回路の転流失敗を検出し
て、前記多相ブリッジ回路の半導体素子に対する点弧阻
止指令を出力するとともに、前記短絡スイッチを構成す
るスイッチ素子のうち、転流失敗電流をバイパスする素
子のみを点弧させる短絡指令を出力する機能とを備える
ことを特徴とする半導体電力変換システム。２、制御可能な点弧機能と逆阻止特性を持つ半導体素子
で構成した多相ブリッジ回路と、前記半導体素子への点
弧指令を行うゲート制御回路と、制御可能な点弧機能と
逆阻止特性を持つスイッチ素子を逆並列接続して前記多
相ブリッジの直流出力側に並列接続した短絡スイッチと
、前記多相ブリッジ回路を保護するための制御を行う保
護制御手段とを備え、前記保護制御手段は、多相ブリッジ回路またはその点弧
指令系統に起因する故障を検出して、前記多相ブリッジ
回路を構成する半導体素子の点弧を阻止する点弧阻止指
令を出力するとともに、前記短絡スイッチを構成するス
イッチ素子の双方向の素子を点弧させる短絡指令を出力
する機能と、前記多相ブリッジの直流側の過電圧を検出
して、前記多相ブリッジ回路の半導体素子に対する点弧
阻止指令を出力するとともに、前記短絡スイッチを構成
するスイッチ素子のうち、過電圧が順方向電圧となる素
子のみを点弧させる短絡指令を出力する機能とを備える
ことを特徴とする半導体電力変換システム。３、制御可能な点弧機能と逆阻止特性を持つ半導体素子
で構成した多相ブリッジ回路と、前記半導体素子への点
弧指令を行うゲート制御回路と、制御可能な点弧機能と
逆阻止特性を持つスイッチ素子を逆並列接続して前記多
相ブリッジの直流出力側に並列接続した短絡スイッチと
、前記多相ブリッジ回路を保護するための制御を行う保
護制御手段とを備え、前記保護制御手段は、多相ブリッジ回路またはその点弧
指令系統に起因する故障を検出して、前記多相ブリッジ
回路を構成する半導体素子の点弧を阻止する点弧阻止指
令を出力するとともに、前記短絡スイッチを構成するス
イッチ素子の双方向の素子を点弧させる短絡指令を出力
する機能と、前記多相ブリッジ回路の転流失敗を検出し
て、前記多相ブリッジ回路の半導体素子に対する点弧阻
止指令を出力するとともに、前記短絡スイッチを構成す
るスイッチ素子のうち、転流失敗電流をバイパスする素
子のみを点弧させる短絡指令を出力する機能と、前記多
相ブリッジの直流側の過電圧を検出して、前記多相ブリ
ッジ回路の半導体素子に対する点弧阻止指令を出力する
とともに、前記短絡スイッチを構成するスイッチ素子の
うち、過電圧が順方向電圧となる素子のみを点弧させる
短絡指令を出力する機能とを備えることを特徴とする半
導体電力変換システム。４、前記保護制御手段は、前記短絡スイッチの通流停止
を検出する短絡開放検出して、短絡指令を停止する機能
を備えた、請求項１、２または３記載の半導体電力変換
システム。５、制御可能な点弧機能と逆阻止特性を持つ半導体素子
で構成した多相ブリッジ回路と、前記半導体素子への点
弧指令を行うゲート制御回路と、制御可能な点弧機能と
逆阻止特性を持つスイッチ素子を逆並列接続して前記多
相ブリッジの直流出力側に並列接続した短絡スイッチと
を備える半導体電力変換システムの運転方法であって、
多相ブリッジ回路またはその点弧指令系統に起因する故
障を検出したときは、前記多相ブリッジ回路を構成する
半導体素子の点弧を阻止する点弧阻止指令を出力すると
ともに、前記短絡スイッチを構成するスイッチ素子の双
方向の素子を点弧させる短絡指令を出力し、前記多相ブリッジ回路の転流失敗を検出したときは、前
記多相ブリッジ回路の半導体素子に対する点弧阻止指令
を出力するとともに、前記短絡スイッチを構成するスイ
ッチ素子のうち、転流失敗電流をバイパスする素子のみ
を点弧させる短絡指令を出力し、前記多相ブリッジの直流側の過電圧を検出したときは、
前記多相ブリッジ回路の半導体素子に対する点弧阻止指
令を出力するとともに、前記短絡スイッチを構成するス
イッチ素子のうち、過電圧が順方向電圧となる素子のみ
を点弧させる短絡指令を出力し、前記転流失敗の場合または過電圧の場合に、前記短絡ス
イッチの短絡開放を検出したとき、短絡指令を停止する
ことを特徴とする半導体電力変換システムの運転方法。６、制御可能な点弧機能と逆阻止特性を持つ半導体素子
で構成した多相ブリッジ回路と、前記半導体素子への点
弧指令を行うゲート制御回路と、制御可能な点弧機能と
逆阻止特性を持つスイッチ素子を逆並列接続して前記多
相ブリッジの直流出力側に並列接続した短絡スイッチと
を備え、前記短絡スイッチを構成する各スイッチ素子は
、オン動作時のインピーダンスが、多相ブリッジ回路の
バイパスすべき経路の合成インピーダンスより小さくな
るように設定されることを特徴とする半導体電力変換シ
ステム。