JPH0412070B2 - - Google Patents
Info
- Publication number
- JPH0412070B2 JPH0412070B2 JP57009841A JP984182A JPH0412070B2 JP H0412070 B2 JPH0412070 B2 JP H0412070B2 JP 57009841 A JP57009841 A JP 57009841A JP 984182 A JP984182 A JP 984182A JP H0412070 B2 JPH0412070 B2 JP H0412070B2
- Authority
- JP
- Japan
- Prior art keywords
- agc
- circuit
- level
- video
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 12
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 12
- 238000000034 method Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
- H04N5/53—Keyed automatic gain control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Television Receiver Circuits (AREA)
Description
【発明の詳細な説明】
この発明は、テレビジヨン受像機やVTRに適
用されるAGC装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an AGC device applied to television receivers and VTRs.
一搬に、映像信号の変調方式として、第１図Ａ
に示すように、同期信号の先端が最大レベルとな
り、白レベルが最低レベルとなる負変調方式と、
同図Ｂに示すように、同期信号の先端が最小レベ
ルとなり、画像の内容に応じてレベルが変化する
正変調方式とが知られている。わが国では、負変
調方式が用いられているが、フランスでは、正変
調方式が用いられている。 First, as a modulation method for video signals, Figure 1A
As shown in the figure, there is a negative modulation method in which the leading edge of the synchronization signal is at the maximum level and the white level is at the lowest level.
As shown in FIG. 2B, a positive modulation method is known in which the leading edge of the synchronization signal is at the minimum level and the level changes depending on the content of the image. In Japan, a negative modulation method is used, but in France, a positive modulation method is used.
このような正変調映像信号を対象とするAGC
装置として、ピーク形AGCを用いることができ
ず、従来は、平均値形AGCが使用されていた。
しかしながら、このタイプは、APL（映像信号の
平均レベル）により、検波出力のレベルが変化し
てしまう欠点がある。フランスのカラーテレビジ
ヨン方式としては、SECAM方式が用いられてお
り、FM変調された色信号のレベルがリミツタに
よつて一定レベルとされるのに対し、輝度信号成
分の絶対値が上述のようにAPLによつて変化す
ると、マトリツクスによつて輝度信号及び色差信
号から原色信号を形成する場合、このマトリツク
スのバランスがくずれ、画面中の濃さが変化し
て、画面が見づらくなる。また、他のAGC装置
として、同期信号を反転してペデスタルレベルを
検出するペデスタルピーク形AGCが用いられて
いるが、誤動作やAGCループがブロツキング発
振を起こすなどの問題点があつた。更に、フライ
バツクパルスを利用し、同期信号のバツクポーチ
（ペデスタルレベル）のみをキーイングするキー
ドAGCも使用されているが、水平AFC回路の応
答が遅い場合には、ビデオ信号区間をサンプリン
グする誤動作を生じたり、VTRのように、フラ
イバツクパルスがないために、同期分離した同期
信号を用いるときには、AGCループの出力信号
でAGCループを制御する関係となり、チヤンネ
ル切替時、電源スイツチをオンオフした時などに
ミスロツクを生じ易い欠点があつた。 AGC that targets such positive modulation video signals
As a device, it is not possible to use peak type AGC, and conventionally, average value type AGC has been used.
However, this type has the disadvantage that the level of the detection output changes depending on the APL (average level of the video signal). The French color television system uses the SECAM system, in which the level of the FM-modulated color signal is kept at a constant level by a limiter, while the absolute value of the luminance signal component is kept at a constant level as described above. When the APL changes, when a primary color signal is formed from a luminance signal and a color difference signal using a matrix, the balance of this matrix is lost, the density in the screen changes, and the screen becomes difficult to see. Another type of AGC device used is a pedestal peak type AGC that detects the pedestal level by inverting the synchronization signal, but it has problems such as malfunctions and blocking oscillations in the AGC loop. Furthermore, keyed AGC is also used that uses flyback pulses to key only the back porch (pedestal level) of the synchronization signal, but if the response of the horizontal AFC circuit is slow, it may cause a malfunction in sampling the video signal section. Or, when using a synchronization signal that is separated from the synchronization signal because there is no flyback pulse, such as in a VTR, the AGC loop is controlled by the AGC loop output signal, and this occurs when changing channels, turning the power switch on and off, etc. It had the drawback of easily causing mislock.
この発明は、上述せる従来の欠点を除去を目的
とするものである。 The present invention aims to eliminate the above-mentioned conventional drawbacks.
以下、この発明をビデオチユーナに対して適用
した一実施例について説明する。この一実施例の
全体の構成を示す第２図において、１はチユーナ
を示し、このチユーナ１のVIF（映像中間周波信
号）出力がバンドパスフイルタ２を介してプリア
ンプ３に供給される。このバンドパスフイルタ２
は、他チヤンネルの信号を排除するためのもので
希望チヤンネル内でフラツトな特性を有してい
る。このプリンタ３の出力が表面波フイルタ４を
介してVIF処理回路５に供給される。この表面波
フイルタ４は、VSBフイルタ、サウンドトラツ
ク、隣接チヤンネルのトラツプとしての特性を有
している。また、VIF処理回路５は、映像検波回
路を含んでおり、その検波出力からキードパルス
によつて抜き出したペデスタルレベルをAGC電
圧として用いるペデスタルキード形AGCの構成
とされており、その出力端子６に映像信号が取り
出される。 An embodiment in which the present invention is applied to a video tuner will be described below. In FIG. 2 showing the overall configuration of this embodiment, 1 indicates a tuner, and the VIF (video intermediate frequency signal) output of the tuner 1 is supplied to a preamplifier 3 via a bandpass filter 2. This band pass filter 2
is for excluding signals of other channels and has flat characteristics within the desired channel. The output of this printer 3 is supplied to a VIF processing circuit 5 via a surface wave filter 4. This surface wave filter 4 has characteristics as a VSB filter, a soundtrack, and an adjacent channel trap. Further, the VIF processing circuit 5 includes a video detection circuit, and is configured as a pedestal keyed AGC that uses the pedestal level extracted from the detection output by a keyed pulse as the AGC voltage. A video signal is extracted.
第３図は、VIF処理回路５の構成を示し、入力
端子１１及び出力端子６間に、AGC電圧によつ
てゲインが変えられるアンプ１２と映像検波回路
１３とが挿入されている。この映像検波回路１３
の出力がレベル調整回路１４を介してゲート回路
１５に供給され、端子１６からのキードパルスに
よつてペデスタルレベルが抜き出される。このペ
デスタルレベルが積分回路１７及び直流アンプ１
８を介してAGC電圧としてアンプ１２に供給さ
れる。また、このAGC電圧がレベル比較回路１
９に供給され、端子２０からの基準電圧と比較さ
れ、その比較出力が出力端子２１に取り出され、
チユーナ１に対してAGC電圧として供給される。
端子２０からの基準電圧は、チユーナAGCの動
作開始点を定めるものである。 FIG. 3 shows the configuration of the VIF processing circuit 5, in which an amplifier 12 whose gain can be changed depending on the AGC voltage and a video detection circuit 13 are inserted between the input terminal 11 and the output terminal 6. This video detection circuit 13
The output is supplied to the gate circuit 15 via the level adjustment circuit 14, and the pedestal level is extracted by a keyed pulse from the terminal 16. This pedestal level is the integration circuit 17 and DC amplifier 1.
8 to the amplifier 12 as an AGC voltage. Also, this AGC voltage is the level comparator circuit 1
9 and is compared with the reference voltage from the terminal 20, and the comparison output is taken out to the output terminal 21.
It is supplied to the tuner 1 as an AGC voltage.
The reference voltage from terminal 20 defines the starting point for tuner AGC operation.
上述のVIF処理回路５に対するキードパルスを
形成するために、他のVIF処理回路８が設けられ
ている。プリアンプ３の出力がバンドパスフイル
タ７を介してVIF処理回路８に供給され、その出
力が同期分離回路９に供給される。バンドパスフ
イルタ７は、同期信号取出のみを考慮して映像搬
送波周波数を中心とする通過帯域特性を有するも
のであつても良い。この同期分離回路９の出力が
波形整形回路１０において遅延されると共に、な
まらされることで、キードパルスが形成される。
VIF処理回路８は、ピーク形AGCの構成のもの
で、第４図に示す構成とされている。 Another VIF processing circuit 8 is provided to form keyed pulses for the VIF processing circuit 5 described above. The output of the preamplifier 3 is supplied to a VIF processing circuit 8 via a bandpass filter 7, and the output thereof is supplied to a synchronous separation circuit 9. The bandpass filter 7 may have a passband characteristic centered around the video carrier frequency, taking into account only the synchronization signal extraction. The output of the synchronization separation circuit 9 is delayed and smoothed in the waveform shaping circuit 10 to form a keyed pulse.
The VIF processing circuit 8 is of a peak type AGC configuration, and has the configuration shown in FIG.
入力端子２２及び出力端子２３の間に、AGC
電圧によつてそのゲインが可変されるアンプ２４
と映像検波回路２５とが挿入され、映像検波回路
２５の出力がレベル調整回路２６を介してピーク
検波回路２７に供給される。このピーク検波回路
２７の出力が積分回路２８及び直流アンプ２９を
介されることでAGC電圧が形成される。この
AGC電圧がアンプ２４に供給され、出力端子２
３に生じる映像信号のピーク値が所定レベルとな
るようなAGC動作がなされる。 Between input terminal 22 and output terminal 23, AGC
Amplifier 24 whose gain is variable depending on the voltage
and a video detection circuit 25 are inserted, and the output of the video detection circuit 25 is supplied to a peak detection circuit 27 via a level adjustment circuit 26. The output of this peak detection circuit 27 is passed through an integrating circuit 28 and a DC amplifier 29 to form an AGC voltage. this
AGC voltage is supplied to amplifier 24 and output terminal 2
AGC operation is performed such that the peak value of the video signal generated at 3 becomes a predetermined level.
正変調映像信号の場合、検波すると、そのシン
クチツプレベルは、キヤリアがないので、所定の
直流レベルとなる。例えば第５図Ａに示すように
黒レベルの正変調映像信号が入力端子２２に供給
されると、出力端子２３には、第５図Ｂに示すよ
うに、ピーク値が所定レベルV2となされた映像
信号が現れる。シンクチツプレベルV1も上述の
ように所定レベルV1となる。また、白レベルの
正変調映像信号が入力端子２２に供給されると、
出力端子２３には、第５図Ｃに示すように、やは
りシンクチツプレベルがV1でピーク値がV2の映
像信号が現れる。第５図Ｂと第５図Ｃとを比較す
ると明らかなように、VIF回路８の出力には、
APLによつてペデスタルレベルが変化する映像
信号が現れるが、同期分離にとつては、差支えが
なく、シンクチツプレベルV1に対して一定の差
のスレツシヨルドレベルVTによつて振幅分離す
ることで、第５図Ｄに示す同期信号を同期分離回
路９から発生させることができる。 In the case of a positive modulation video signal, when detected, its sync chip level becomes a predetermined DC level since there is no carrier. For example, when a black level positive modulation video signal is supplied to the input terminal 22 as shown in FIG. A video signal appears. The sync chip level V1 also becomes the predetermined level V1 as described above. Furthermore, when a white level positive modulation video signal is supplied to the input terminal 22,
At the output terminal 23, as shown in FIG. 5C, a video signal with a sync chip level of V1 and a peak value of V2 appears. As is clear from a comparison between FIG. 5B and FIG. 5C, the output of the VIF circuit 8 is
Although a video signal whose pedestal level changes due to APL appears, there is no problem with synchronization separation, and the amplitude is separated by a threshold level V T with a constant difference from the sync chip level V 1 . As a result, the synchronization signal shown in FIG. 5D can be generated from the synchronization separation circuit 9.
第６図Ａに示す映像信号に対して、波形整形回
路１０からは、同図Ｂに示すキードパルスが発生
する。このキードパルスは、VIF処理回路５のゲ
ート回路１５に対して端子１６から供給される。
このキードパルスが破線で示す所定レベルより小
となる期間Tonでゲート回路１５がオンすること
になるので、ペデスタルレベルを抜き出すことが
でき、このペデスタルレベルが所定値となるよう
なAGC動作が行なわれる。 The keyed pulse shown in FIG. 6B is generated from the waveform shaping circuit 10 for the video signal shown in FIG. 6A. This keyed pulse is supplied from a terminal 16 to the gate circuit 15 of the VIF processing circuit 5.
Since the gate circuit 15 is turned on during the period Ton in which the keyed pulse is lower than the predetermined level shown by the broken line, the pedestal level can be extracted, and an AGC operation is performed such that the pedestal level becomes the predetermined value.
上述の一実施例の説明から理解されるように、
この発明は、平均値形AGCのようにAPLにより、
出力映像信号のレベルが変動する欠点がない。第
２に、フライバツクパルスを使用しないので、フ
ライバツクパルスを持たないVTR、ビデオチユ
ーナに適用できると共に、フライバツクパルスと
映像信号とのタイミングのずれによつてビデオ区
間を検出してしまう誤動作が生じない利点があ
る。第３に、キードパルスとして用いる同期信号
が別のVIF処理回路の出力から分離されたもので
あるので、AGCのミスロツクが生じない。第４
に、同期信号を取り出すためのVIF処理回路がキ
ードAGCより高速で動作するピークAGCの構成
とされているので、キードパルスが先に発生する
ことになり、動作が安定となる。 As understood from the description of one embodiment above,
This invention uses APL like average value type AGC.
There is no drawback that the level of the output video signal fluctuates. Second, since it does not use flyback pulses, it can be applied to VTRs and video tuners that do not have flyback pulses, and it also prevents malfunctions such as detecting video sections due to timing discrepancies between flyback pulses and video signals. There are no advantages. Third, since the synchronization signal used as the key pulse is separated from the output of another VIF processing circuit, AGC mislock does not occur. Fourth
Furthermore, since the VIF processing circuit for extracting the synchronization signal has a peak AGC configuration that operates faster than keyed AGC, keyed pulses are generated first, resulting in stable operation.
第１図は変調映像信号の説明に用いる波形図、
第２図はこの発明の一実施例の構成を示すブロツ
ク図、第３図及び第４図はこの発明の一実施例の
２つのVIF処理回路の構成を夫々示すブロツク
図、第５図及び第６図はこの発明の一実施例の動
作説明に用いる波形図である。
５，８……VIF処理回路、６……映像信号の出
力端子、９……同期分離回路、１３，２５……映
像検波回路、１５……ゲート回路、２７……ピー
ク検波回路。
Figure 1 is a waveform diagram used to explain the modulated video signal.
FIG. 2 is a block diagram showing the configuration of an embodiment of the present invention, FIGS. 3 and 4 are block diagrams respectively showing the configuration of two VIF processing circuits of the embodiment of the invention, and FIGS. FIG. 6 is a waveform diagram used to explain the operation of an embodiment of the present invention. 5, 8...VIF processing circuit, 6...Video signal output terminal, 9...Synchronization separation circuit, 13, 25...Video detection circuit, 15...Gate circuit, 27...Peak detection circuit.
Claims (1)
いて、映像中間周波信号処理回路を２系統設け、
第１の映像中間周波信号処理回路は、抜き出した
ペデスタルレベルをAGC電圧として用いるペデ
スタルキード型AGC回路の構成とされ、第２の
映像中間周波信号処理回路は、ピーク値を検出
し、この検出出力をAGC電圧として用いるピー
ク形AGC回路の構成とされ、この第２の映像中
間周波信号処理回路の検波出力から取り出した同
期信号に基づいてキードパルスを形成し、このキ
ードパルスを上記第１の映像中間周波信号処理回
路に供給するようにしたAGC装置。1. In a device that receives or reproduces a normally modulated video signal, two systems of video intermediate frequency signal processing circuits are provided,
The first video intermediate frequency signal processing circuit has a configuration of a pedestal keyed AGC circuit that uses the extracted pedestal level as an AGC voltage, and the second video intermediate frequency signal processing circuit detects the peak value and detects the peak value. It is configured as a peak type AGC circuit that uses the output as an AGC voltage, and forms a keyed pulse based on the synchronization signal taken out from the detection output of this second video intermediate frequency signal processing circuit, and this keyed pulse is used as the first video intermediate frequency signal processing circuit. An AGC device that supplies frequency signal processing circuits.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP984182A JPS58127480A (en) | 1982-01-25 | 1982-01-25 | Agc device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP984182A JPS58127480A (en) | 1982-01-25 | 1982-01-25 | Agc device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58127480A JPS58127480A (en) | 1983-07-29 |
| JPH0412070B2 true JPH0412070B2 (en) | 1992-03-03 |
Family
ID=11731343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP984182A Granted JPS58127480A (en) | 1982-01-25 | 1982-01-25 | Agc device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127480A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS538831B2 (en) * | 1974-07-08 | 1978-04-01 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS538831U (en) * | 1976-07-07 | 1978-01-25 |
-
1982
- 1982-01-25 JP JP984182A patent/JPS58127480A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS538831B2 (en) * | 1974-07-08 | 1978-04-01 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58127480A (en) | 1983-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4718086A (en) | AGC in sound channel of system for processing a scrambled video signal | |
| KR100266420B1 (en) | Integrated television/video cassette recorder apparatus | |
| CA1278371C (en) | Automatic gain control of a scrambled video signal | |
| US4514763A (en) | Sound signal and impulse noise detector for television receivers | |
| US5526062A (en) | Color TV receiver using quadrature-phase synchronous detector for supplying signal to chrominance circuitry | |
| US3740462A (en) | Automatic chroma gain control system | |
| US6226046B1 (en) | Video signal discriminating circuit and television receiver | |
| JPS6317270B2 (en) | ||
| US4496978A (en) | Noise detecting circuit and television receiver employing the same | |
| KR950004051Y1 (en) | Time difference compensation circuit of brightness and color signal when playing vcr | |
| US4148058A (en) | PAL switching control circuit | |
| JPS5829677B2 (en) | Irofukuchiyou Cairo | |
| US5187567A (en) | Automatic video peaking system | |
| US3812289A (en) | Television receiver using synchronous video detection | |
| EP0241704B1 (en) | Automatic color saturation controller | |
| JPH0412070B2 (en) | ||
| EP0059379B1 (en) | Noise detecting circuit and television receiver employing the same | |
| GB1566713A (en) | Identification circuit | |
| US4133002A (en) | Pal identification circuit | |
| US5389979A (en) | Chrominance signal playback system and method for video cassette recorders having noise suppression of the chrominance signal | |
| JPH0720251B2 (en) | Image synthesizer | |
| KR100195107B1 (en) | Video signal dubbing recording apparatus | |
| JP2503023Y2 (en) | AGC circuit for video intermediate frequency signal | |
| US3231669A (en) | Control apparatus for television receiver | |
| EP0479610B1 (en) | Television receiver |