JPH04119641A - Manufacture of tab ic - Google Patents
Manufacture of tab icInfo
- Publication number
- JPH04119641A JPH04119641A JP24024890A JP24024890A JPH04119641A JP H04119641 A JPH04119641 A JP H04119641A JP 24024890 A JP24024890 A JP 24024890A JP 24024890 A JP24024890 A JP 24024890A JP H04119641 A JPH04119641 A JP H04119641A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- chip
- bonding
- pad
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000011295 pitch Substances 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はＴＡＢ ＩＣの製造方法に関し、特にＴＡＢテ
ープ上のリードとチップ上のバンプとの接合方法に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a TAB IC, and particularly to a method for joining leads on a TAB tape and bumps on a chip.
従来のＴＡＢテープ上のリードとチップ上のバンプとの
接合は、第８図に示すようにチップ３上のバンプ４の最
外周よりやや広めの範囲ＣｘＤ （通常Ｃ及びＤは、バ
ンプ最外寸＋０．１ｍｍ程度）をボンドエリア６とし、
第９図に示すようなボンディングツール１のポンディン
グパッド２ （ＣＸ Ｄ）により全リードとバンプ４と
を一括して接合している（−括ボンド方式）。また、最
近では、バンプ１個程度の大きさのポンディングパッド
を備えた非常に小型のボンディングツールを使用して、
各リード及びバンプとを個々に接合する方法が試行され
ている（シングルボンド方式）。As shown in Fig. 8, the bonding between the leads on the conventional TAB tape and the bumps on the chip is a range CxD that is slightly wider than the outermost circumference of the bump 4 on the chip 3 (usually C and D are the outermost dimensions of the bump). +0.1mm) is the bond area 6,
All the leads and bumps 4 are bonded together using the bonding pad 2 (CXD) of the bonding tool 1 as shown in FIG. 9 (batch bonding method). Recently, very small bonding tools with bonding pads about the size of a single bump have been used to
A method of individually bonding each lead and bump has been tried (single bond method).
［発明が解決しようとする課題］
この従来の一括ボンド方式では、ポンディングパッドの
大きさをバンプ最外周より、あまり大きくすると、リー
ドとチップとのエツジタッチが発生するため、チップの
品種毎に専用ツールを用意する必要があった。また、全
リード及びバンプを一括して接合するため、ポンディン
グパッドの平行出しが難しく、品種切替え時の段取時間
が長くなる最大の要因となっていた。更に、バンプの高
さのバラツキに対し非常に弱く、高さの低いバンプでは
リード付着が発生する等の問題があった。[Problem to be solved by the invention] In this conventional batch bonding method, if the size of the bonding pad is made too large than the outermost circumference of the bump, edge touching between the lead and the chip will occur. I needed to prepare the tools. In addition, since all leads and bumps are bonded at once, it is difficult to align the bonding pads in parallel, which is the biggest factor in prolonging the setup time when changing products. Furthermore, it is very sensitive to variations in the height of the bumps, and there are problems such as lead adhesion occurring with bumps of low height.
また、最近試行されているシングルボンド方式は、各リ
ード及びバンプを個々に接合するため、バンプの高さの
バラツキに対して非常に有利であり、更に品種毎に専用
ツールを必要とせず、多品種向けのラインに適している
等の利点はあるが、−括ボンディングを行うことにより
、ワイヤーボンディングに比べてインデックスが非常に
遅いというＴＡＢ本来の利点にかけるほかに、多ピン、
ファインピッチ化には向いていないという問題がある。In addition, the single bond method that has been tested recently is very advantageous in dealing with variations in bump height because each lead and bump is bonded individually. Although it has advantages such as being suitable for lines for various products, by performing bulk bonding, in addition to the inherent advantage of TAB that the index is very slow compared to wire bonding, it is also suitable for multi-pin,
The problem is that it is not suitable for making fine pitches.
本発明の目的は従来の一括ボンド方式及びシングルボン
ド方式の欠点を補うＴＡＢ ＩＣの製造方法を提供する
ことにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a TAB IC that overcomes the drawbacks of the conventional batch bonding method and single bonding method.
前記目的を達成するため、本発明に係るＴＡＢ ＩＣの
製造方法においては、ＴＡＢテープ上のリードとチップ
上のバンプとを接合するＴＡＢ ＩＣの製造方法であっ
て、
チップの四辺近傍に位置するバンプを分割し、その分割
したバンプ単位でＴＡＢテープ上のリードとの接合を行
うものであり、また、前記バンプを分割した単位は、一
辺ずつ、或いはその一辺を更に分割したものである。In order to achieve the above object, a method for manufacturing a TAB IC according to the present invention is a method for manufacturing a TAB IC in which leads on a TAB tape and bumps on a chip are bonded to each other, the bumps located near the four sides of the chip. The bump is divided into parts, and the leads on the TAB tape are joined to each other in units of the divided bumps.The unit in which the bumps are divided is one side at a time, or one side is further divided.
ＴＡＢテープ上のリードとチップ上のバンプとの接合に
おいて、全リードとバンプとを一括接合するのではなく
、チップの四辺近傍に位置するパッドを一辺ずつ、ある
いは、その一辺を更に分割して接合する。When joining the leads on the TAB tape and the bumps on the chip, instead of joining all the leads and bumps at once, the pads located near the four sides of the chip are joined one by one, or one side is further divided and joined. do.
［実施例］ 次に本発明について図面を参照して説明する。[Example] Next, the present invention will be explained with reference to the drawings.
（実施例１）
第１図は、本発明の実施例１におけるボンディングツー
ルを示す正面図、第２図はボンディングツールの底面図
である。(Example 1) FIG. 1 is a front view showing a bonding tool in Example 1 of the present invention, and FIG. 2 is a bottom view of the bonding tool.
図において、ボンディングツール１の先端には、接合を
行う際にリードを押圧するポンディングパッド２が取付
けである。ポンディングパッド２の先端は、第３図に示
すように８寸法の巾の平面になっている。ポンディング
パッド２の横方向寸法Ａは、対象チップのバンプ最外寸
法＋０．１ｍｍ、又はその＋７２．１７３倍とし、縦方
向８寸法は、バンプの長さ＋０．１ｍｍ以上とする。接
合の際は第４図に示すように、チップ３上のバンプ４と
リード５とを位置決めした後、ポンディングパッド２に
よりリード５上から押圧してリード５とバンプ４とを接
合する（熱圧着）。第５図は第４図の左側面がら見た図
であり、本実施例では一列のバンプを一度に接合してい
る。本実施例で仕様するチップ３は第６図に示す通りで
ある。図中点線で示したボンドエリア６は、−度に接合
するバンプの範囲であり、ボンディングツールを平行移
動し、他端のバンプを接合し、合計２回の動作で全リー
ドとバンプとの接合を行う。また、ポンディングパッド
２のＡ寸法をバンプの最外寸法の１／２倍にした場合は
、片側の接合で２回の合計４回の動作回数になる。In the figure, a bonding pad 2 is attached to the tip of a bonding tool 1 to press the lead during bonding. The tip of the bonding pad 2 is a flat surface with a width of 8 dimensions, as shown in FIG. The lateral dimension A of the bonding pad 2 is the outermost bump dimension of the target chip +0.1 mm or +72.173 times thereof, and the vertical dimension 8 is the bump length +0.1 mm or more. When bonding, as shown in FIG. 4, after positioning the bumps 4 on the chip 3 and the leads 5, the bonding pads 2 are pressed from above the leads 5 to bond the leads 5 and the bumps 4 (heat crimp). FIG. 5 is a left side view of FIG. 4, and in this embodiment, one row of bumps is bonded at one time. The chip 3 used in this embodiment is as shown in FIG. The bond area 6 shown by the dotted line in the figure is the range of the bumps to be bonded at - degree.The bonding tool is moved in parallel and the bump at the other end is bonded, and all leads and bumps are bonded in a total of two operations. I do. Further, if the A dimension of the bonding pad 2 is set to 1/2 of the outermost dimension of the bump, the number of operations will be 4 times in total, 2 times for bonding on one side.
すなわち、本発明では、リードとバンプとの接合を、チ
ップ３の四辺方向の一辺ずつ（或いは一辺を更に分割し
て）行うものである。That is, in the present invention, the leads and bumps are bonded to each other on each of the four sides of the chip 3 (or one side is further divided).
（実施例２）
第７図は本発明の実施例２に使用するチップの平面図で
あり、バンプ４はチップ３の四辺近傍に設けである。本
実施例では、ボンディングツールと設備の構成は、実施
例１と殆ど同じであるが、ボンディングヘッドにＸ、Ｙ
、Ｚの調整機構に加えてθ補正機構を設けて、ボンドエ
リア６とボンドエリア７の二方向の接合を可能としてい
る。(Example 2) FIG. 7 is a plan view of a chip used in Example 2 of the present invention, in which bumps 4 are provided near the four sides of the chip 3. In this example, the configuration of the bonding tool and equipment is almost the same as in Example 1, but the bonding head is
, Z adjustment mechanism and a θ correction mechanism are provided to enable bonding of bond areas 6 and 7 in two directions.
［発明の効果］
以上説明したように本発明は、ポンディングパッドの平
面部の巾をバンプの長さ程度にし、リードとバンプとの
接合をチップの四辺方向の一辺ずつ（−列ずつ）、ある
いは更に分割して行うことにより、−括ボンド方式と比
べて、ポンディングパッド面の平行出しが、ポンディン
グパッドの長手方向のみで済むため、調整時間が著しく
短縮でき、工数の削減を図ることができるばかりでなく
、度に接合するリードとバンプの数が少なく、ボンディ
ング・パッドとリードとの接触面積が小さいので、低荷
重にてリードとバンプとがつぶれるため、バンプ高さの
バラツキについても有利である。また、シングルボンド
方式と比べると、動作回数が少ない分、インデックスが
早く、また、ポンディングパッドの長さを短くしておけ
ば、多品種チップに対応可能という点は変わらない。こ
のように、本発明のＴＡＢ ＩＣの製造方法では、従来
の２種類のボンド方式の欠点を補うことができるという
効果を有する。[Effects of the Invention] As explained above, in the present invention, the width of the flat part of the bonding pad is approximately the same as the length of the bump, and the bonding between the leads and the bumps is performed on each of the four sides of the chip (in each - column). Alternatively, by dividing the process further, compared to the bracket bonding method, the bonding pad surface can be parallelized only in the longitudinal direction of the bonding pad, so adjustment time can be significantly shortened and man-hours can be reduced. Not only is this possible, but the number of leads and bumps that are bonded at one time is small, and the contact area between the bonding pad and the lead is small, so the leads and bumps will collapse under low loads, which will reduce variations in bump height. It's advantageous. Furthermore, compared to the single bond method, indexing is faster because the number of operations is smaller, and if the length of the bonding pad is shortened, it is still possible to support a wide variety of chips. As described above, the TAB IC manufacturing method of the present invention has the advantage of being able to compensate for the drawbacks of the two conventional bonding methods.
第１図は、本発明の実施例１に使用するボンディングツ
ールを示す正面図、第２図は、第１図のボンディングツ
ールの底面図、第３図は、第１図のボンディングツール
先端に設けたポンディングパッドの拡大側面図、第４図
は、本発明の接合動作時の側面図、第５図は第４図の平
面図、第６図は実施例１で使用するチップの平面図、第
７図は実施例２で使用するチップの平面図、第８図は、
従来例におけるボンドエリアを示したチップの平面図、
第９図は、従来例で使用するボンディングツールの底面
図である。
１・・・ボンディングツール
２・・・ポンディングパッド ３・・・チップ４・・
・バンプ ５・・・リード６．７・・・
ボンドエリア1 is a front view showing a bonding tool used in Example 1 of the present invention, FIG. 2 is a bottom view of the bonding tool shown in FIG. 1, and FIG. 4 is a side view of the bonding pad according to the present invention, FIG. 5 is a plan view of FIG. 4, and FIG. 6 is a plan view of the chip used in Example 1. FIG. 7 is a plan view of the chip used in Example 2, and FIG. 8 is a plan view of the chip used in Example 2.
A plan view of a chip showing the bond area in a conventional example,
FIG. 9 is a bottom view of a bonding tool used in a conventional example. 1... Bonding tool 2... Bonding pad 3... Chip 4...
・Bump 5...Lead 6.7...
bond area
Claims (2)
接合するＴＡＢ ＩＣの製造方法であって、チップの四
辺近傍に位置するバンプを分割し、その分割したバンプ
単位でＴＡＢテープ上のリードとの接合を行うことを特
徴とするＴＡＢ ＩＣの製造方法。(1) A TAB IC manufacturing method that connects the leads on the TAB tape and the bumps on the chip, in which the bumps located near the four sides of the chip are divided, and each divided bump is connected to the leads on the TAB tape. A method for manufacturing a TAB IC, characterized by performing bonding.
その一辺を更に分割したものであることを特徴とする請
求項第（１）項記載のＴＡＢ ＩＣの製造方法。(2) The method for manufacturing a TAB IC according to claim 1, wherein the units in which the bump is divided are one side at a time, or each side is further divided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24024890A JPH04119641A (en) | 1990-09-11 | 1990-09-11 | Manufacture of tab ic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24024890A JPH04119641A (en) | 1990-09-11 | 1990-09-11 | Manufacture of tab ic |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04119641A true JPH04119641A (en) | 1992-04-21 |
Family
ID=17056666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24024890A Pending JPH04119641A (en) | 1990-09-11 | 1990-09-11 | Manufacture of tab ic |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04119641A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6814274B2 (en) | 2001-06-25 | 2004-11-09 | Nec Electronics Corporation | Bonding tool capable of bonding inner leads of tab tapes to electrode pads in high quality and high productivity and bonding method |
-
1990
- 1990-09-11 JP JP24024890A patent/JPH04119641A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6814274B2 (en) | 2001-06-25 | 2004-11-09 | Nec Electronics Corporation | Bonding tool capable of bonding inner leads of tab tapes to electrode pads in high quality and high productivity and bonding method |
| KR100480455B1 (en) * | 2001-06-25 | 2005-04-06 | 엔이씨 일렉트로닉스 가부시키가이샤 | Bonding tool capable of bonding inner leads of TAB tapes to electrode pads in high quality and high productivity and bonding method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100349727B1 (en) | Method and apparatus for wire stitch bonding to integrated circuit bonding pads | |
| JP2814233B2 (en) | Manufacturing method of chip size semiconductor package and lead frame used therefor | |
| KR950030328A (en) | Semiconductor device, manufacturing method and lead frame | |
| US6474532B2 (en) | Apparatus for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies | |
| JPH04119641A (en) | Manufacture of tab ic | |
| JPH0287637A (en) | Semiconductor integrated circuit device and manufacture thereof | |
| US5335842A (en) | Self-aligning single point bonding tool | |
| JPS61159746A (en) | Wire bonding method for ic module | |
| JPH0365894B2 (en) | ||
| JPS63239852A (en) | Semiconductor device | |
| JP2853314B2 (en) | Nail head bonding method | |
| JP3404998B2 (en) | Bonding tool | |
| JP2659286B2 (en) | Semiconductor device wire bonding method | |
| JPS62152132A (en) | Manufacture of semiconductor device | |
| JPH03142940A (en) | Wire bonding method | |
| JPS6038870B2 (en) | Wire bonding method for semiconductor devices | |
| JPS62160734A (en) | Tab type bonding system | |
| JPH05121478A (en) | Lead-frame pressure jig of wire bonding apparatus | |
| JPH0770564B2 (en) | Bonding device | |
| JPH03233946A (en) | Wire bonding method | |
| JPH03270060A (en) | Pin grid array-package | |
| JPH1126502A (en) | Method of leveling bumps | |
| JPH03119740A (en) | Structure of semiconductor device and its manufacturing apparatus | |
| JPH0590320A (en) | Ball type wire bonding method | |
| JPS6386442A (en) | Ic chip for tab |