JPH04117011A - Gain controller - Google Patents
Gain controllerInfo
- Publication number
- JPH04117011A JPH04117011A JP23211390A JP23211390A JPH04117011A JP H04117011 A JPH04117011 A JP H04117011A JP 23211390 A JP23211390 A JP 23211390A JP 23211390 A JP23211390 A JP 23211390A JP H04117011 A JPH04117011 A JP H04117011A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- update
- average amplitude
- value
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012935 Averaging Methods 0.000 claims abstract description 12
- 230000007423 decrease Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は利得制御装置に関し、特にディジタル信号処理
を用いる利得制御装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a gain control device, and particularly to a gain control device using digital signal processing.
従来のディジタル信号処理による利得制御装置の構成を
第３図に示す。第３図において、端子１２５から入力さ
れるアナログ人力信号は、増ｗｊＩ３１８において増幅
され、アナログ出力信号［２６として出力される。アナ
ログ出力信号１２６は、端子５６から外部に出力される
とともに、Ａ 、−’ Ｄ変換器２２においてＡ 、／
Ｄ変換され、ディジタル値として平均化低域フィルタ
２３に入力されて振幅レベルか平均化される。FIG. 3 shows the configuration of a conventional gain control device using digital signal processing. In FIG. 3, the analog human input signal input from the terminal 125 is amplified in the amplification wjI 318 and output as an analog output signal [26. The analog output signal 126 is output from the terminal 56 to the outside, and is converted to A, -' in the D converter 22.
The signal is D-converted and input as a digital value to an averaging low-pass filter 23, where the amplitude level is averaged.
平均化低域フィルタ２３から出力される平均振幅値１２
７は、平均振幅比較器２４において、予め定められてい
る平均振幅基準値１３５と比較され、平均振幅基準値［
３５の方が平均！！ｉ幅値１２７よりも大きい場合には
、先ず更新符合信号１２８が、利得をア・ツブするよう
に指示するアクティブな信号として出力され、更に、平
均振幅基準値１３５と平均振幅値１２７との差異が、利
得更新定数１２９により、平均振幅値１２７を更新する
ことができる値よりも大きい場合には、利得更新信号１
３０がアクティブな信号として出力されて利得の更新が
行われる。また、平均振幅基準値【３５と平均振幅値１
２７どの差異が、利得更新定数１２９により、平均振幅
値１２７を更新することができる値よりも１１＼さい場
合には、装置全体としての更新精度以下の状態にあるた
め、利得更新信号１３０はインアクティブな信号として
出力され、利得の更新は行われない。Average amplitude value 12 output from the averaging low-pass filter 23
7 is compared with a predetermined average amplitude reference value 135 in the average amplitude comparator 24, and the average amplitude reference value [
35 is more average! ! If the i width value is greater than 127, the update code signal 128 is first output as an active signal instructing to increase the gain, and the difference between the average amplitude reference value 135 and the average amplitude value 127 is is larger than the value at which the average amplitude value 127 can be updated by the gain update constant 129, the gain update signal 1
30 is output as an active signal to update the gain. In addition, the average amplitude reference value [35 and the average amplitude value 1
27 If the difference is 11\ larger than the value that can update the average amplitude value 127 by the gain update constant 129, the update accuracy of the device as a whole is below or below, and the gain update signal 130 is input. It is output as an active signal and the gain is not updated.
同様に、平均振幅基準値１３５の方が平均振幅値１２７
とが比較され、平均振幅値１２７の方が平均振幅基準値
１３５よりも大きい場合には、先ず、更新符合信号１２
ｇが、利得をダウンするように指示するインアクティブ
な信号として出力され、更に、平均振幅値１２７と平均
振幅基準値１３５との差異が、利得更新定数１２９によ
り更新できる値よりも大きい場合には、利得更新信号１
３０はアクティブな信号として出力されて、利得の更新
が行われる。また、平均振幅値１２７と平均ｆ！幅基準
値１３５との差異が、利得更新定数１２９により更新で
きる値よりも小さい場合には、装置全体としての更新精
度以下の状態にあるため、利得更新信号１３０はインア
クティブな信号として出力され、利得の更新は行われな
い、なお、上記の更１ｌｌｌｒ符合信号１２８は加減算
器２５に送られ、利得更新信号１３０は利得１定値選択
回路１９に送られる。Similarly, the average amplitude reference value 135 is higher than the average amplitude value 127.
are compared, and if the average amplitude value 127 is larger than the average amplitude reference value 135, first, the update code signal 12
g is output as an inactive signal instructing to reduce the gain, and furthermore, if the difference between the average amplitude value 127 and the average amplitude reference value 135 is larger than the value that can be updated by the gain update constant 129. , gain update signal 1
30 is output as an active signal to update the gain. Moreover, the average amplitude value is 127 and the average f! If the difference from the width reference value 135 is smaller than the value that can be updated by the gain update constant 129, the update accuracy of the device as a whole is below or below, so the gain update signal 130 is output as an inactive signal. The gain is not updated. Note that the 1llr code signal 128 described above is sent to the adder/subtractor 25, and the gain update signal 130 is sent to the gain 1 constant value selection circuit 19.
加減算器２５においては、更新符合信号１２ｇのアクテ
ィブ、′インアクティブの何れかに対応して、１回の利
得設定により設定される利得更新幅を規定する利得更新
定数１２９とラッチ回路２０より送られてくる更新前の
現行利得設定値１３３との加減算が行われるが、アクテ
ィブの場合には加算が行われ、インアクティブの場合に
は、減算が行われる。In the adder/subtractor 25, a gain update constant 129 that defines the gain update width set by one gain setting and a gain update constant 129 that is sent from the latch circuit 20 corresponds to whether the update code signal 12g is active or inactive. Addition and subtraction are performed with the current gain setting value 133 before the upcoming update, and in the case of active, addition is performed, and in the case of inactive, subtraction is performed.
加減算器２５の演算出力１３１（更新される利得設定値
）は、利得設定値選択回路１９に送られるが、利得設定
値選択回路１９には、ラッチ回路２０から更新前の現行
利得設定値１３３も入力されており、平均振幅比較器２
４から送られてくる利得更新信号１３０がアクティブで
ある場合には、演算出力１３１が選択され、また、イン
アクティブである場合には、現行利得設定値１３３が選
択されて、利得設定値１３４として出力され、増幅器１
８に入力されて、増幅器１８の利得の更新が行われる。The calculation output 131 (updated gain setting value) of the adder/subtractor 25 is sent to the gain setting value selection circuit 19, but the gain setting value selection circuit 19 also receives the current gain setting value 133 before update from the latch circuit 20. is input, and the average amplitude comparator 2
When the gain update signal 130 sent from 4 is active, the calculation output 131 is selected, and when it is inactive, the current gain setting value 133 is selected and used as the gain setting value 134. output, amplifier 1
8 to update the gain of the amplifier 18.
また、この利得設定値１３４は、更新タイミング発生器
２１から入力される更新タイミング信号１３２に制御さ
れて、ラッチ回路２０にう・ソチされて保持される。勿
論、利得更新信号１３０がアクティブである場合には利
得設定値１３４は更新されるが、インアクティブである
場合には利得設定値１３４の更新は行われず、増幅器１
８の利得は現状のままに保持される。Further, this gain setting value 134 is controlled by an update timing signal 132 inputted from the update timing generator 21, and is held in the latch circuit 20. Of course, when the gain update signal 130 is active, the gain setting value 134 is updated, but when it is inactive, the gain setting value 134 is not updated, and the amplifier 1
The gain of 8 is kept as is.
第５図（ａ）に示されるのは、本従来例において、増幅
器１８の利得が更新されてゆく時間的経過を示す図であ
るが、縦軸は増幅器１８の利得を示し、横軸は時間経過
を示している。第６図（ａ）において、縦軸におけるｙ
、は増幅器１８の利得設定値の初期値、ｙ８は平均！＆
幅基準値に対応する適正な利得設定値、３’ｔは利得更
新定数、ｙ＊ （ｎ ＝ １，２．３゜・・・・・・）
は更新時刻Ｘ、 （ｎ ＝ １．２．３．・−・・−・
）における利得設定値を表わしている。FIG. 5(a) is a diagram showing the time course in which the gain of the amplifier 18 is updated in this conventional example, where the vertical axis shows the gain of the amplifier 18 and the horizontal axis shows the time. It shows the progress. In Figure 6(a), y on the vertical axis
, is the initial value of the gain setting value of the amplifier 18, and y8 is the average! &
Appropriate gain setting value corresponding to the width reference value, 3't is the gain update constant, y* (n = 1, 2.3°...)
is update time X, (n = 1.2.3.・−・・−・
) represents the gain setting value.
先ず、時刻Ｘ１（ｘ＋）においては、平均振幅値と平均
振幅基準値とを比較すると、平均振幅基準値の方が大き
く、従って、利得更新定数ｙ、が加算されて利得設定値
が更新されるが、更新後の時刻Ｘ２（Ｘ２）においても
、未だ平均振幅基準値に対応する利得設定値の方が大き
いため、更に、利得更新定数３／ｌが加算される。以下
同様に平均振幅基準値の方が平均振幅値よりも大きいた
め、時刻×３（ｘｓ）および時刻Ｘ４（Ｘ４）において
も更に利得更新定数が加算されてゆく。時刻ｘ ４ （
Ｘ４）においては、未だ、平均振幅基準値に対応する利
得設定値の方が平均振幅値に対応する利得設定値よりも
大きいが、両者の差異が前記利得更新定数Ｙｔよりも小
さいため、利得設定値の更新は行われない。First, at time X1 (x+), when the average amplitude value and the average amplitude reference value are compared, the average amplitude reference value is larger, so the gain update constant y is added to update the gain setting value. However, even at time X2 (X2) after the update, the gain setting value corresponding to the average amplitude reference value is still larger, so the gain update constant 3/l is further added. Similarly, since the average amplitude reference value is larger than the average amplitude value, the gain update constant is further added at time x3 (xs) and time X4 (x4). Time x 4 (
In X4), the gain setting value corresponding to the average amplitude reference value is still larger than the gain setting value corresponding to the average amplitude value, but since the difference between the two is smaller than the gain update constant Yt, the gain setting Values are not updated.
上述した従来の利得制御装置においては、利得設定値更
新のために必要とされる利得更新定数が一種類の設定値
に限定されているため、第５図（ａ）に示されるように
、利得設定値の設定精度を向上させようとして、利得更
新定数の数値をより小さい数値にすると、利得設定値の
収束速度が低下し、また、第５図（ｂ）に示されるよう
に、この収束速度を早めるために利得更新定数の数値を
大きくすると、当然のことながら、利得設定値の精度が
劣化するという欠点がある。In the conventional gain control device described above, the gain update constant required for updating the gain setting value is limited to one type of setting value, so as shown in FIG. If the value of the gain update constant is made smaller in an attempt to improve the setting accuracy of the setting value, the convergence speed of the gain setting value decreases, and as shown in FIG. 5(b), this convergence speed decreases. Naturally, if the value of the gain update constant is increased in order to speed up the process, there is a drawback that the accuracy of the gain setting value deteriorates.
本発明の利得制御装置は、ディジタル信号処理により、
アナログ入力信号のレベルを所定レベルに保持して出力
する利得制御装置において、前記アナログ入力信号を利
得設定値に応じて増幅する増幅器と、前記増幅器のアナ
ログ出力信号をディジタル信号に変換するＡ／Ｄ変換器
と、前記Ａ／Ｄ変換器から出力されるディジタル信号の
レベルを平均化して、その平均振幅値を出力する平均化
低域フィルタと、前記平均振幅値と予め定められている
複数の平均振幅基準値との大小比較を介し２．て、前記
複数の平均振幅基準値の内、どの平均振幅基準値が最も
前記平均振幅値に近いかを判別し、この判別情報に準拠
して、予め定められている複数の利得更新定数の内より
一つの利得更新定数を選択して出力するとともに、前記
増幅器の利得更新の可否を指示する利得更新信号と、利
得更新時に対応して前記増幅器の利得のアップ／ダウン
の何れかを指示する更新符合信号と、を出力する利得更
新制御手段と、前記更新符合信号を介して、前記増幅器
の現行の利得設定値と前記利得更新定数との加減算を行
い、新規の利得設定値を生成して出力する加減算器と、
前記更新符合信号に制御されて、前記新規の利１％設定
値と前記現行の′！４得設定設定値何れか一方を選択し
て出力する利得選択回路と、を備えて構成される。The gain control device of the present invention uses digital signal processing to
A gain control device that maintains and outputs the level of an analog input signal at a predetermined level, comprising: an amplifier that amplifies the analog input signal according to a gain setting value; and an A/D that converts the analog output signal of the amplifier into a digital signal. a converter, an averaging low-pass filter that averages the level of the digital signal output from the A/D converter and outputs the average amplitude value, and a plurality of predetermined averages of the average amplitude value. 2. Through magnitude comparison with the amplitude reference value. Then, among the plurality of average amplitude reference values, it is determined which average amplitude reference value is closest to the average amplitude value, and based on this determination information, one of the plurality of predetermined gain update constants is determined. a gain update signal that selects and outputs one of the gain update constants and instructs whether or not to update the gain of the amplifier; and an update that instructs whether to increase or decrease the gain of the amplifier in response to the gain update. a gain update control means for outputting a code signal; and, via the update code signal, performs addition/subtraction between the current gain setting value of the amplifier and the gain update constant, and generates and outputs a new gain setting value. an adder/subtractor,
Under the control of the update code signal, the new profit 1% setting value and the current '! and a gain selection circuit that selects and outputs one of the four gain setting values.
次に、本発明について図面を参照して説明する。第１図
は、本発明の第１の実施例のブロック図である。第１図
に示されるように、本実施例は、増幅器１と、利得設定
値選択回路２と、ラッチ回路３と、更新タイミング発生
器４と、Ａ／Ｄ変換器５と、平均化低域フィルタ６と、
利得更新制御手段７と、加減算器８と、を備えて構成さ
れる。Next, the present invention will be explained with reference to the drawings. FIG. 1 is a block diagram of a first embodiment of the invention. As shown in FIG. 1, this embodiment includes an amplifier 1, a gain setting value selection circuit 2, a latch circuit 3, an update timing generator 4, an A/D converter 5, and an averaging low frequency band. filter 6;
It is comprised of a gain update control means 7 and an adder/subtractor 8.
第１図において、本発明の従来例との相違点は、平均化
低域フィルタ６から出力される平均振幅値１０３の入力
に対応して、複数種類の平均振幅基準値１１１と複数種
類の利得更新定数１１２とを入力して、利得設定値選択
回路２に対しては、更新の可否を指示する利得更新信号
１０６を出力し、加減算器８に対しては、利得設定値を
更新するための利得更新定数１０５と、この利得更新定
数の加減算を指示する更新符合信号１０４とを出力する
利得更新制御手段７が、必須構成要件として設けられて
いることである。その他の、Ａ／Ｄ変換器５、平均化低
域フィルタ６、利得設定値選択回路２、ラッチ回路３、
更新タイミング発生器４および加減算器８等の作用につ
いては、従来例の場合と同様である。In FIG. 1, the difference from the conventional example of the present invention is that, in response to the input of the average amplitude value 103 output from the averaging low-pass filter 6, a plurality of types of average amplitude reference values 111 and a plurality of types of gains are set. The update constant 112 is input, and the gain update signal 106 is outputted to the gain setting value selection circuit 2 to instruct whether or not to update the gain setting value. A gain update control means 7 that outputs a gain update constant 105 and an update code signal 104 instructing addition/subtraction of this gain update constant is provided as an essential component. Other A/D converter 5, averaging low-pass filter 6, gain setting value selection circuit 2, latch circuit 3,
The operations of the update timing generator 4, adder/subtracter 8, etc. are the same as in the conventional example.
平均化低域フィルタ６から出力される平均振幅値１０３
は、利得更新制御手段７において複数種類の平均振幅基
準値１０と比較照合され、その内の最も平均振幅値１０
３に近い平均振幅基準値が判別される０次いで、この判
別された平均振幅基準値と平均振幅値１０３との大小比
較に対応して、更新符号信号【０４が出力されて、加減
算器８に入力されることと、前記の検出された平均振幅
基準値と平均振幅値１０３との差異に対応して、利得設
定値の更新の可否を指示する利得更新信号［０６が出力
されて、ｆＦｑ得設定設定値選択回路２られることは従
来例の場合と同様である。Average amplitude value 103 output from the averaging low-pass filter 6
is compared with a plurality of types of average amplitude reference values 10 in the gain update control means 7, and the average amplitude value 10 is the highest among them.
An average amplitude reference value close to 3 is determined as 0. Then, in response to the comparison between the determined average amplitude reference value and the average amplitude value 103, an update code signal 04 is outputted to the adder/subtractor 8. In response to the input and the difference between the detected average amplitude reference value and the average amplitude value 103, a gain update signal [06 that instructs whether or not to update the gain setting value is output, and the fFq gain is The configuration of the setting value selection circuit 2 is the same as in the conventional example.
また、他方、利得更新制御手段７に対しては、上述の複
数種類の平均振幅基準値Ｕｔのそれぞれに対応する複数
種類の利得更新定数１１２も入力されており、上記の最
も平均＃ｉ幅値ＩＱ３に近い平均＃ｉ幅基準値に対応す
る利得更新定数１０５が選択されて出力され、加減算器
８に入力される。On the other hand, a plurality of types of gain update constants 112 corresponding to each of the plurality of types of average amplitude reference values Ut described above are also input to the gain update control means 7, and the most average #i width value described above is inputted. The gain update constant 105 corresponding to the average #i width reference value close to IQ3 is selected and output and input to the adder/subtracter 8.
以下、従来例の場合と同様にして、利得設定値選択回路
２において、加減算器８から入力される演算出力１０７
と、ラッチ回路３から入力される更新前の現行利得設定
値１０９の一方が選択されて、利得設定値１１０として
増幅器１に入力され、増幅器１の増幅度は適正値に設定
される。Hereinafter, in the same manner as in the conventional example, in the gain setting value selection circuit 2, the calculation output 107 input from the adder/subtractor 8
Then, one of the current gain setting values 109 before update inputted from the latch circuit 3 is selected and inputted to the amplifier 1 as the gain setting value 110, and the amplification degree of the amplifier 1 is set to an appropriate value.
利得設定値の更新を要する場合において、１回の更新に
よる利得設定値が、未だ平均利得基準値よりも小さい場
合には、その差異が最も少ない平均利得基準値に対応す
る利得更新定数が再度選択されて、利得設定値に対する
加算処理が行われ。When the gain setting value needs to be updated, if the gain setting value after one update is still smaller than the average gain reference value, the gain update constant corresponding to the average gain reference value with the smallest difference is selected again. Then, addition processing is performed on the gain setting value.
増幅３１の利得が更に更新される。勿論、更新による＄
４得設定値と平均ｌｑ得基準値との苓が、！ｑ得更新定
数により更新される利得設定値よりも小さい場合には、
更新は行われない、云うまでらなく、利得設定値が平均
利得基準値よりも大きい場合においても、同機にして利
得設定値の更新が行われる。The gain of amplification 31 is further updated. Of course, $ due to update
4 profit setting value and average lq profit standard value are! If it is smaller than the gain setting value updated by the q gain update constant,
It goes without saying that the update is not performed, and even if the gain setting value is larger than the average gain reference value, the gain setting value is updated in the same machine.
すなわち、本発明における必須要件として設けられてい
る利得更新制御手段においては、入力される平均振幅値
を参照して、複数種類の平均振幅基準値から、適正な平
均振幅基準値ならびに対応する利得更新定数が選択され
、これに対応する加減算器８に対する更新符号信号１０
４および利得更新定数１０５が出力されるとともに、利
得設定値選択回路２に対する利得更新信号１０６が出力
されるという機能上の特徴を有している。That is, the gain update control means provided as an essential requirement in the present invention refers to the input average amplitude value and updates the appropriate average amplitude reference value and the corresponding gain from a plurality of types of average amplitude reference values. A constant is selected and the corresponding update code signal 10 to the adder/subtractor 8
4 and a gain update constant 105 are output, and a gain update signal 106 for the gain setting value selection circuit 2 is also output.
上記の利得更新制御手段７の作用により、利得設定値の
更新が迅速に行われ、且つ、利ｔＩＪＰ設定精度が改善
されるという効果が得られる。The effect of the above-described gain update control means 7 is that the gain setting value is quickly updated and the accuracy of setting the gain tIJP is improved.
次に、より具体的な実施例として、第２の実施例につい
て説明する。第１図は、本発明の第２の実施例のブロッ
ク図である。第２図に示されるように、本実施例は、増
幅器９と、＄４得表定値選択回路１０と、ラッチ回路１
１と、更新タイミング発生器１２と、Ａ／Ｄ変換器１３
と、平均化低域フィルタ１４と、平均振幅比較回路１５
と、更新定数選択回路１６と、加減算器１７と、を備え
ヱ構成される。Next, a second example will be described as a more specific example. FIG. 1 is a block diagram of a second embodiment of the invention. As shown in FIG. 2, this embodiment includes an amplifier 9, a $4 profit table value selection circuit 10, and a latch circuit
1, update timing generator 12, and A/D converter 13
, an averaging low-pass filter 14 , and an average amplitude comparison circuit 15
, an update constant selection circuit 16 , and an adder/subtractor 17 .
第２図において、本実腋例における平均振幅比較回路」
５および更新定数選択回路１６は、前述の第１の実施例
において必須構成要件として規定されている利得更１Ｉ
ｒｉＩＩｆＩ１手段７の一構成例を示している。その他
の増＠器９、利得設定値選択回路１０、ラッチ回路Ｕ、
更新タイミング発生器１２、Ａ／Ｄ変換器１３、平均化
低域フィルタ１４および加減算器１７等の作用について
は、既に前述したとおりであり、その説明は省晧し、平
均振幅比較回路１５と更新定数選択回路１６の作用につ
いて説明する。In Figure 2, the average amplitude comparison circuit for this actual armpit example.
5 and the update constant selection circuit 16 are configured to perform the gain update 1I defined as an essential component in the first embodiment described above.
An example of the configuration of the rIIfI1 means 7 is shown. Other amplifiers 9, gain setting value selection circuit 10, latch circuit U,
The functions of the update timing generator 12, A/D converter 13, averaging low-pass filter 14, adder/subtractor 17, etc. have already been described above, and their explanation will be omitted. The operation of the constant selection circuit 16 will be explained.
平均化低域フィルタ１４から出力される平均振幅値１１
５は、平均振幅比較回路■５において複数種類の平均振
幅基準値【２４シ、１２４ｂ、および１２４ｃと比較照
合されて、その内の鰻ら平均振ＩＩｊＡ値【［５に近い
乎均！＆幅基１！値が判別され、このＦｌ別情報は、定
数選択信号［［６として更新定数選択回路１６に送られ
る４まな、第１の実漉例の場合と同様に、利得設定値選
択回路ＩＯに対しては利得更新信号１１９が、加減算器
１７に対しては更新符号信号が１１７がそれぞれ出力さ
れる。Average amplitude value 11 output from the averaging low-pass filter 14
5 is compared with multiple types of average amplitude reference values [24shi, 124b, and 124c] in the average amplitude comparison circuit 5, and the eel average amplitude IIjA value among them [[乎 yen which is close to 5! & width base 1! The value is determined, and this Fl-specific information is sent to the update constant selection circuit 16 as a constant selection signal [[6. A gain update signal 119 is output to the adder/subtractor 17, and an update code signal 117 is output to the adder/subtractor 17, respectively.
更新定数選択回路１６においては、別途入力される複数
ｓ’ｓの利得更新定数１２５ａ、］、２５ ｂおよび１
２５Ｃの内より、定数選択信号１１６に制御されて、平
均振幅比較回路１５において判別された平均！＆幅基準
値に対応する利得更新定数が選択され、利得更新定数１
１８として加減算器■７に送られる。In the update constant selection circuit 16, multiple s's gain update constants 125a, ], 25b, and 1, which are input separately, are input.
25C, the average! is determined by the average amplitude comparison circuit 15 under the control of the constant selection signal 116. & The gain update constant corresponding to the width reference value is selected, and the gain update constant 1
18 and is sent to adder/subtractor ■7.
第４図に示されるのは、本実施例において、増幅器９の
利得が更新されてゆく時間的経過を示す図で、第４図に
おいて、縦軸、＃ｉ軸、Ｙｅ、 Ｙｅ−Ｖ＊およびｙ、
等の意味については、第５図（ａ）および（ｂ）の場合
と同じである。What is shown in FIG. 4 is a diagram showing the time course in which the gain of the amplifier 9 is updated in this embodiment. In FIG. 4, the vertical axis, the #i axis, Ye, Ye-V*, and y,
The meanings of , etc. are the same as in the case of FIGS. 5(a) and 5(b).
今、第２図における利得更新定数１２５ａ、１２５ｂお
よび１２５Ｃを、それぞれ平均振幅基準値Ｌ２４ａ、
１２５ｂおよび１２５ｃに対応して、それぞれ従来例の
場合における利得定数ｙｔの３倍、１倍および１７２倍
の大きさを持つものとし、３ｙｔ、ｙｔおよびｙ、／２
とする。Now, the gain update constants 125a, 125b and 125C in FIG. 2 are respectively changed to the average amplitude reference value L24a,
Corresponding to 125b and 125c, the magnitudes are respectively 3 times, 1 times, and 172 times the gain constant yt in the case of the conventional example, and 3yt, yt and y, /2
shall be.
第４図において、先ず、時刻Ｘ１（ＸＩ）においては、
平均振幅値と平均振幅基準値とを比較すると、平均振幅
基準値の方が大きく、その差は３種類の平均振幅基準値
の内の１２４ａに最も近い。そこで、平均振幅基準値１
２４ａに対応する利得更新定数１２５ａすなわち３ｙｔ
が利得設定値ｙ、に加算されて、利得設定値が更新され
る。しかしながら、更新後における時刻Ｘ２（Ｘ２）に
おいても、未だ平均振幅基準値の方が平均振幅値よりも
大きい、この時点においては、平均振幅値の平均振幅基
準値との差は、３種類の平均振幅基準値の内のＬ２４ｃ
に最も近いので、利得更新定数１２５ｃすなわちｙｔ／
２が更に加算される０次いで時刻Ｘ ３ （ｘｓ）にお
いては、未だ平均振幅基準値の方が平均振幅値よりも大
きいが、その差は利得更新定数ｙ、／２よりも小さい値
となるため、利得設定値の更新は行われない。In FIG. 4, first, at time X1 (XI),
Comparing the average amplitude value and the average amplitude reference value, the average amplitude reference value is larger, and the difference is closest to 124a among the three types of average amplitude reference values. Therefore, the average amplitude reference value 1
Gain update constant 125a corresponding to 24a, that is, 3yt
is added to the gain setting value y, and the gain setting value is updated. However, even at time X2 (X2) after the update, the average amplitude reference value is still larger than the average amplitude value. At this point, the difference between the average amplitude value and the average amplitude reference value is L24c of the amplitude reference value
Since it is closest to , the gain update constant 125c or yt/
2 is further added at time X 3 (xs), the average amplitude reference value is still larger than the average amplitude value, but the difference is smaller than the gain update constant y, /2. , the gain setting value is not updated.
第４図を参照して明かなように、本発明の適用により、
利得設定値の収束速度が改善されるとともに、利得の設
定精度も向上される。As is clear with reference to FIG. 4, by applying the present invention,
The convergence speed of the gain setting value is improved, and the gain setting accuracy is also improved.
以上、詳細に説明したように、本発明は、ディジタル信
号処理により信号レベルを一定に保持する利得制御装置
に適用されて、前記利得制御装置に含まれる増幅器に対
する利得設定値の設定精度を向上させるとともに、利得
設定の収束速度を改善することができるという効果があ
る。As described above in detail, the present invention is applied to a gain control device that maintains a signal level constant through digital signal processing, and improves the setting accuracy of a gain setting value for an amplifier included in the gain control device. At the same time, there is an effect that the convergence speed of gain setting can be improved.
５、 ｔ３．２２・・−・・Ａ／Ｄ変！１１３．６１口
、２３．−・・モ均化低域フ（ルタ、７・−・−・利得
更新１ｉＩＩ譚ｆ段、８ 、１７．２５−−・・−７Ｊ
Ｏ減算器、［５・・・−平均振幅比較回路、１６・−・
・・・更新定数選択回路、２４・・・・・−Ｆ均１ｆｉ
ｌ！比較器。5, t3.22...A/D strange! 113.61 mouths, 23. ---Mo equalization low frequency filter, 7 --- Gain update 1iIII tan f stage, 8, 17.25 ----7J
O subtractor, [5...-average amplitude comparison circuit, 16...
...Update constant selection circuit, 24...-F uniform 1fi
l! Comparator.
Claims (1)
ベルを所定レベルに保持して出力する利得制御装置にお
いて、 前記アナログ入力信号を利得設定値に応じて増幅する増
幅器と、 前記増幅器のアナログ出力信号をディジタル信号に変換
するＡ／Ｄ変換器と、 前記Ａ／Ｄ変換器から出力されるディジタル信号のレベ
ルを平均化して、その平均振幅値を出力する平均化低域
フィルタと、 前記平均振幅値と予め定められている複数の平均振幅基
準値との大小比較を介して、前記複数の平均振幅基準値
の内、どの平均振幅基準値が最も前記平均振幅値に近い
かを判別し、この判別情報に準拠して、予め定められて
いる複数の利得更新定数の内より一つの利得更新定数を
選択して出力するとともに、前記増幅器の利得更新の可
否を指示する利得更新信号と、利得更新時に対応して前
記増幅器の利得のアップ／ダウンの何れかを指示する更
新符合信号と、を出力する利得更新制御手段と、 前記更新符合信号を介して、前記増幅器の現行の利得設
定値と前記利得更新定数との加減算を行い、新規の利得
設定値を生成して出力する加減算器と、 前記更新符合信号に制御されて、前記新規の利得設定値
と前記現行の利得設定値との何れか一方を選択して出力
する利得設定値選択回路と、を備えるこを特徴とする利
得制御装置。 ２、前記利得更新制御手段が、前記平均振幅値と予め定
められている複数の平均振幅基準値との大小比較を介し
て、前記複数の平均振幅基準値の内、どの平均振幅基準
値が最も前記平均振幅値に近いかを判別し、この判別情
報に準拠して、予め定められている複数の利得更新定数
の選択を指示する定数選択信号と、前記増幅器の利得更
新の可否を指示する利得更新信号と、利得更新時に対応
して前記増幅器の利得のアップ・ダウンの何れかを指示
する更新符合信号と、を出力する平均振幅比較回路と、 前記定数選択信号の制御作用を介して、予め定められて
いる前記複数の利得更新定数の内より一つの利得更新定
数を選択して出力する更新定数選択回路と、 を備えることを特徴とする請求項１記載の利得制御装置
。[Claims] 1. A gain control device that maintains and outputs the level of an analog input signal at a predetermined level by digital signal processing, comprising: an amplifier that amplifies the analog input signal according to a gain setting value; an A/D converter that converts the analog output signal of the A/D converter into a digital signal; an averaging low-pass filter that averages the level of the digital signal output from the A/D converter and outputs the average amplitude value; By comparing the average amplitude value with a plurality of predetermined average amplitude reference values, it is determined which average amplitude reference value among the plurality of average amplitude reference values is closest to the average amplitude value. Based on this discrimination information, one gain update constant is selected and outputted from among a plurality of predetermined gain update constants, and a gain update signal is generated that instructs whether or not to update the gain of the amplifier. , an update code signal for instructing whether to increase or decrease the gain of the amplifier in response to a gain update; an adder/subtractor that performs addition/subtraction between the value and the gain update constant to generate and output a new gain setting value; 1. A gain control device comprising: a gain setting value selection circuit that selects and outputs one of the following. 2. The gain update control means compares the average amplitude value with a plurality of predetermined average amplitude reference values to determine which average amplitude reference value is the most among the plurality of average amplitude reference values. A constant selection signal that determines whether the amplitude is close to the average amplitude value and instructs to select a plurality of predetermined gain update constants based on this determination information; and a gain that instructs whether or not to update the gain of the amplifier. an average amplitude comparison circuit that outputs an update signal and an update code signal that instructs whether to increase or decrease the gain of the amplifier in response to the gain update; The gain control device according to claim 1, further comprising: an update constant selection circuit that selects and outputs one gain update constant from among the plurality of predetermined gain update constants.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2232113A JP2818478B2 (en) | 1990-08-31 | 1990-08-31 | Gain control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2232113A JP2818478B2 (en) | 1990-08-31 | 1990-08-31 | Gain control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04117011A true JPH04117011A (en) | 1992-04-17 |
| JP2818478B2 JP2818478B2 (en) | 1998-10-30 |
Family
ID=16934212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2232113A Expired - Fee Related JP2818478B2 (en) | 1990-08-31 | 1990-08-31 | Gain control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2818478B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08125469A (en) * | 1994-10-21 | 1996-05-17 | Nec Corp | Output controller for power amplifier |
| US5600481A (en) * | 1993-12-27 | 1997-02-04 | Nec Corporation | Optical fiber amplifier and optical transmission system using the same |
| WO2004019489A1 (en) * | 2002-08-20 | 2004-03-04 | Mitsubishi Denki Kabushiki Kaisha | Gain control method, gain controller, receiver having the gain controller, and mobile telephone |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54137947A (en) * | 1978-04-18 | 1979-10-26 | Matsushita Graphic Communic | Agc circuit |
-
1990
- 1990-08-31 JP JP2232113A patent/JP2818478B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54137947A (en) * | 1978-04-18 | 1979-10-26 | Matsushita Graphic Communic | Agc circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5600481A (en) * | 1993-12-27 | 1997-02-04 | Nec Corporation | Optical fiber amplifier and optical transmission system using the same |
| JPH08125469A (en) * | 1994-10-21 | 1996-05-17 | Nec Corp | Output controller for power amplifier |
| WO2004019489A1 (en) * | 2002-08-20 | 2004-03-04 | Mitsubishi Denki Kabushiki Kaisha | Gain control method, gain controller, receiver having the gain controller, and mobile telephone |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2818478B2 (en) | 1998-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04117011A (en) | Gain controller | |
| KR101843277B1 (en) | Actuator driver for voice coil motor, and actuator driving method thereof | |
| JPH0563627A (en) | Power control circuit | |
| JPH02250564A (en) | Clamp device and automatic gain controller | |
| WO1998025340A1 (en) | Automatic dynamic range controlling circuit | |
| CN101483445A (en) | Methods for preventing unwanted sound and electronic devices thereof | |
| JPH0449780A (en) | Video signal clamping circuit | |
| JPH05275946A (en) | Gain control amplifier | |
| JPH0851317A (en) | High frequency amplifier circuit | |
| JP2009100272A (en) | Volume control apparatus, program, and volume control method | |
| JPH0530588A (en) | Automatic sound volume adjusting device | |
| JPS63244934A (en) | Analog/digital converter | |
| US11107489B2 (en) | Signal processing apparatus | |
| JPH06326523A (en) | Multistage negative feedback amplifier circuit | |
| JP2002111418A (en) | Signal amplifier and its output power adjustment method | |
| JP3964716B2 (en) | Automatic power control circuit | |
| US20220225025A1 (en) | Signal processing apparatus and signal processing method | |
| JPH03242730A (en) | Membership function setting device | |
| JPH0289488A (en) | Automatic gain controller | |
| JPH01240903A (en) | Method for deciding weight of evaluation function | |
| JPH0154911B2 (en) | ||
| JPS61108211A (en) | Graphic equalizer device | |
| KR20010036033A (en) | Anti-windup circuit | |
| KR960015754B1 (en) | Volume control device | |
| KR20190042390A (en) | Apparatus for amplifying sound signal in multi level and method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |