JPH04116887A - 回路パターンの形成方法 - Google Patents
回路パターンの形成方法Info
- Publication number
- JPH04116887A JPH04116887A JP2236423A JP23642390A JPH04116887A JP H04116887 A JPH04116887 A JP H04116887A JP 2236423 A JP2236423 A JP 2236423A JP 23642390 A JP23642390 A JP 23642390A JP H04116887 A JPH04116887 A JP H04116887A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- circuit board
- metal layer
- region
- exfoliation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 239000002184 metal Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 239000011888 foil Substances 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 claims 1
- 230000001070 adhesive effect Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 6
- 230000003287 optical effect Effects 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 238000004299 exfoliation Methods 0.000 abstract 6
- 230000004907 flux Effects 0.000 abstract 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 230000018109 developmental process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Laser Beam Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は例えば電気機器および電子機器に用いられる回
路基板上に展開する回路パターンの形成方法に関する。
路基板上に展開する回路パターンの形成方法に関する。
（従来の技術）
一般に、電気機器および電子機器内部には回路パターン
を有する回路基板が多数組み込まれている。大量生産品
においては、それらの回路基板上への回路パターン形成
には、量産性の良いウェットエツチング処理により形成
する方法が採用されていることが多い。例えば第４図（
ａ）に示すように、回路基板４１が回路基板絶縁部５１
とその一方の主面側に接着された回路パターン形成用の
金属層５２からなり、その金属層５２にポジレジスト層
４０を被着する。
を有する回路基板が多数組み込まれている。大量生産品
においては、それらの回路基板上への回路パターン形成
には、量産性の良いウェットエツチング処理により形成
する方法が採用されていることが多い。例えば第４図（
ａ）に示すように、回路基板４１が回路基板絶縁部５１
とその一方の主面側に接着された回路パターン形成用の
金属層５２からなり、その金属層５２にポジレジスト層
４０を被着する。
次に、上記ポジレジスト層４０に、所望回路パターン５
２が描かれているマスク４２を密接させ、紫外線４３を
照射する（第４図（ｂ））。
２が描かれているマスク４２を密接させ、紫外線４３を
照射する（第４図（ｂ））。
ついで現像を施すとポジレジスト層４０の上記感光部分
５０ｂは除去される。なお、５０ａは上記マスク４２に
よるポジレジスト層４０の未感光部分である（第４図（
Ｃ））。
５０ｂは除去される。なお、５０ａは上記マスク４２に
よるポジレジスト層４０の未感光部分である（第４図（
Ｃ））。
次に、上記ポジレジスト層４０の残された未感光部分５
０ｂをマスクにしてエツチングを施すことにより、金属
層５２の剥離予定域が除去されて所望回路パターン形状
の金属層５２ａが残る（第４図（ｄ））。
０ｂをマスクにしてエツチングを施すことにより、金属
層５２の剥離予定域が除去されて所望回路パターン形状
の金属層５２ａが残る（第４図（ｄ））。
ついで、上記ポジレジスト層の未感光部分５０ａを除去
して所望形状の回路パターン金属層５２ａが回路基板絶
縁部５）上に得られる（第４図（ｅ））。
して所望形状の回路パターン金属層５２ａが回路基板絶
縁部５）上に得られる（第４図（ｅ））。
このように、ウェットエツチング処理方式ではマスクが
必要となり、高精度、広面積になる程高額の費用が必要
となる。このため、−枚のマスクでできるだけ多くの製
品を量産して亘担を軽減する必要があった。最近の少量
生産品や開発型製品においては、たとえ回路パターンの
標準化が設計時点で成されていても全て標準回路パター
ンで設計することは困難であり、多くの場合新規開発回
路パターが必要となる。また１回路基板１枚に数枚のマ
スクが必要であるような製品も多く、特に１台しか生産
しないような開発型システム製品においては、マスク化
だけで非常に高額なものとなってしまう問題があった。
必要となり、高精度、広面積になる程高額の費用が必要
となる。このため、−枚のマスクでできるだけ多くの製
品を量産して亘担を軽減する必要があった。最近の少量
生産品や開発型製品においては、たとえ回路パターンの
標準化が設計時点で成されていても全て標準回路パター
ンで設計することは困難であり、多くの場合新規開発回
路パターが必要となる。また１回路基板１枚に数枚のマ
スクが必要であるような製品も多く、特に１台しか生産
しないような開発型システム製品においては、マスク化
だけで非常に高額なものとなってしまう問題があった。
更に、電気化学的手段にて処理されるため危険な薬品を
使用する工程がウェットエツチング処理にはあり、技術
的に無公害対策が必要で、そのため処理設備や処理工程
も複雑にならざるを得す製造リードダイムが増大し、こ
れによっても高額なものとなってしまう問題があった。
使用する工程がウェットエツチング処理にはあり、技術
的に無公害対策が必要で、そのため処理設備や処理工程
も複雑にならざるを得す製造リードダイムが増大し、こ
れによっても高額なものとなってしまう問題があった。
他の回路パターン形成方法においても、電気化学的手段
を用いないがマスクに代わるスクリーンが必要であり１
回路基板絶縁部に導電塗料を印刷して焼き付ける印刷法
や、マスクは必要としないが電気化学的手段を用いるレ
ーザ露光法、同様に電気化学的手段を用いるパターンめ
っき法等も、上記のいずれかの問題があり、このため少
量生産品や開発型製品の設計開発、製造において、より
低価格化が図れる代替技術の要求が強かった。
を用いないがマスクに代わるスクリーンが必要であり１
回路基板絶縁部に導電塗料を印刷して焼き付ける印刷法
や、マスクは必要としないが電気化学的手段を用いるレ
ーザ露光法、同様に電気化学的手段を用いるパターンめ
っき法等も、上記のいずれかの問題があり、このため少
量生産品や開発型製品の設計開発、製造において、より
低価格化が図れる代替技術の要求が強かった。
（発明が解決しようとする課題）
以上述べたように従来の回路パターンは多くの場合ウェ
ットエツチング処理により形成されるため、多数のマス
クを使用するわりには生産台数の少ない製品において、
機能に見合った低価格化が計れないという欠点があった
。
ットエツチング処理により形成されるため、多数のマス
クを使用するわりには生産台数の少ない製品において、
機能に見合った低価格化が計れないという欠点があった
。
本発明は、上記の欠点を除去すべくなされたもので、マ
スクを用いた複雑なウェットエツチング処理工程を経ず
回路基板上に回路パターンを形成することを目的とする
。
スクを用いた複雑なウェットエツチング処理工程を経ず
回路基板上に回路パターンを形成することを目的とする
。
（ｍ１題を解決するための手段）
本発明に係る回路パターンの形成方法は、絶縁基板とこ
の上に積層された金属箔の導電層からなる回路基板の該
導電層を一部除去して所定回路パターンに形成するにあ
たり、導電層に対し回路パターン予定域と剥離予定域の
境界部に高密度レーザ光束を照射して除去し１次いで導
電層の剥離予定域に低密度レーザ光束を照射し絶縁基板
との付着力を低減させて剥離除去する手段を含む回路パ
ターンの形成方法。
の上に積層された金属箔の導電層からなる回路基板の該
導電層を一部除去して所定回路パターンに形成するにあ
たり、導電層に対し回路パターン予定域と剥離予定域の
境界部に高密度レーザ光束を照射して除去し１次いで導
電層の剥離予定域に低密度レーザ光束を照射し絶縁基板
との付着力を低減させて剥離除去する手段を含む回路パ
ターンの形成方法。
（作 用）
本発明においてはエツチング処理工程を用いずに回路基
板上に回路パターンを形成するようにしたので、エツチ
ング処理にて発生する種々の欠点を除去する。更に回路
パターン設計時点よりＣＡＤを採用し数値制御機械等と
直結しておくことにより完全自動化を図ることができ、
少量生産における回路基板の回路パターンの形成におい
ても低価格、かつ短時間で達成できる。
板上に回路パターンを形成するようにしたので、エツチ
ング処理にて発生する種々の欠点を除去する。更に回路
パターン設計時点よりＣＡＤを採用し数値制御機械等と
直結しておくことにより完全自動化を図ることができ、
少量生産における回路基板の回路パターンの形成におい
ても低価格、かつ短時間で達成できる。
（実施例）
以下、本発明における一実施例について図面を参照して
説明する。
説明する。
一実施例に用いられる第３図のレーザ加工装置における
ＹＡＧレーザ加工加工部置部３０レーザ開閉および出力
レベル等の加工に関する要因を制御装￥ｆ３１により制
御するようになっており、レーザ光の投射口に専用高精
度光学レンズ３２を具備し、さらにその直下に、回路基
板３３の金属層面登レーザ光束３４に対し垂直に固定で
きる治具を有する高精度移動テーブル３５が設置されて
いる。この高精度移動テーブル５は縦横斜め回転のそれ
ぞれの移動および修正が可能でＹＡＧレーザ加工加工部
置部３０通の制御装置３１により制御されるものである
。
ＹＡＧレーザ加工加工部置部３０レーザ開閉および出力
レベル等の加工に関する要因を制御装￥ｆ３１により制
御するようになっており、レーザ光の投射口に専用高精
度光学レンズ３２を具備し、さらにその直下に、回路基
板３３の金属層面登レーザ光束３４に対し垂直に固定で
きる治具を有する高精度移動テーブル３５が設置されて
いる。この高精度移動テーブル５は縦横斜め回転のそれ
ぞれの移動および修正が可能でＹＡＧレーザ加工加工部
置部３０通の制御装置３１により制御されるものである
。
また、ＹＡＧレーザ加工加工部置部３０精度移動テーブ
ル３５を制御する制御装置３１は、ＣＡＤ装置３６に接
続されており、このＣＡＤ装置３６で作画した回路パタ
ーンの数値データのやり取りができるように構成されて
いる。
ル３５を制御する制御装置３１は、ＣＡＤ装置３６に接
続されており、このＣＡＤ装置３６で作画した回路パタ
ーンの数値データのやり取りができるように構成されて
いる。
本発明の回路パターン形成方法では、上記ＣＡＤ装置３
６で作画した回路パターンの数値データを制御装置３１
が受は取り、レーサ開閉および出力レベル等の加工に関
する要因の制御および高精度移動テーブル３５の制御を
施し、第１図（ａ）に、 またこの図の破線円で囲み示
す部分を拡大して第２図に示すように、高密度ＹＡＧレ
ーザ光束１０を専用光学レンズ１１を用いて絞り込み、
回路基板１２上に金属層２３に形成される所望回路パタ
ーンの予定域２３ａと剥離予定域２３ｂの境界部に沿っ
て照射する。
６で作画した回路パターンの数値データを制御装置３１
が受は取り、レーサ開閉および出力レベル等の加工に関
する要因の制御および高精度移動テーブル３５の制御を
施し、第１図（ａ）に、 またこの図の破線円で囲み示
す部分を拡大して第２図に示すように、高密度ＹＡＧレ
ーザ光束１０を専用光学レンズ１１を用いて絞り込み、
回路基板１２上に金属層２３に形成される所望回路パタ
ーンの予定域２３ａと剥離予定域２３ｂの境界部に沿っ
て照射する。
このレーサ光照射により境界部の金属層のみを昇華除去
し切断して、それら予定域間に回路基板絶縁部２２が底
に霞出する境界溝１３を作り、それら予定域間が別離さ
れる。
し切断して、それら予定域間に回路基板絶縁部２２が底
に霞出する境界溝１３を作り、それら予定域間が別離さ
れる。
次に、第１図の（ｂ）に示すように、低密度ＹＡＧレー
レー束２０を金属層の剥離予定域２３ｂにのみ照射し加
熱する。この加熱処理によって、回路基板における金属
層２３の剥離予定域２３ｂと回路基板絶縁部２２との間
の付着力が低下する。
レー束２０を金属層の剥離予定域２３ｂにのみ照射し加
熱する。この加熱処理によって、回路基板における金属
層２３の剥離予定域２３ｂと回路基板絶縁部２２との間
の付着力が低下する。
次に、第１図（ｃ）に示すように、剥離装置１４を用い
て上記剥離予定域２３ｂの金属層のみに対し剥離するこ
とにより、回路パターン形成予定域２３ａの金属層が残
留し所望の回路パターン１５が形成される。
て上記剥離予定域２３ｂの金属層のみに対し剥離するこ
とにより、回路パターン形成予定域２３ａの金属層が残
留し所望の回路パターン１５が形成される。
以上述べたようにこの発明によれば、エツチング処理工
程を用いずに回路基板上に回路パターンが形成できる。
程を用いずに回路基板上に回路パターンが形成できる。
これによりエツチング処理にて発生する種々の欠点から
容易に解放され、更に回路パターン設計時点よりＣＡＤ
を採用し数値制御機械等と直結しておけば完全自動化を
図ることもでき、たとえ１枚しか生産しない回路基板の
回路パターンの形成においても低価格でしかも短時間で
提供できる。
容易に解放され、更に回路パターン設計時点よりＣＡＤ
を採用し数値制御機械等と直結しておけば完全自動化を
図ることもでき、たとえ１枚しか生産しない回路基板の
回路パターンの形成においても低価格でしかも短時間で
提供できる。
第１図（ａ）〜（ｃ）は本発明の一実施例に係わる回路
形成方法を工程順に説明するためのいずれも斜視図、第
２図は第１図（ａ）の一部を拡大して示す斜視図、第３
図は回路形成に用いられるレーザ加工装置の斜視図、第
４図（ａ）〜（ｅ）は従来の回路形成方法を工程順に説
明するためのいずれも斜視図である。 １０・・・高密度レーザ光束 ２０・・・低密度レーザ光束 ２３・・・回路基板の金属層 ２３ａ・・・回路パターンの形成予定域２３ｂ・剥離予
定域 １２・・・回路基板 ２２・・・回路基板絶縁部 代理人 弁理士 大 胡 典 夫 ；高宜崖ＹＡＧＬ−ヂ党束 ２３ａ： １ｉ］將パターンの１珀Ｘ予定」翫１に 専指光谷しンス゛ ２３ｂ−禾＋１凝ａデｉに１−く 第 図 （Ｙの１） （ｃ） １４；す】却Ｉむ１ １５ＳＩｉ口訃パターン 第 図 （蔓の２） 第 図 ４２ニ マスタ ４３： 嘔やト嘉印・ ５０ａ−未域尤１貨汀 ５０ｂ ： ６’ｔ４ｉ１ 第 図 （（の１） 第 図 ５２ａ； Ｕ３多ドパターン縣膚 第 図 （糧の２）
形成方法を工程順に説明するためのいずれも斜視図、第
２図は第１図（ａ）の一部を拡大して示す斜視図、第３
図は回路形成に用いられるレーザ加工装置の斜視図、第
４図（ａ）〜（ｅ）は従来の回路形成方法を工程順に説
明するためのいずれも斜視図である。 １０・・・高密度レーザ光束 ２０・・・低密度レーザ光束 ２３・・・回路基板の金属層 ２３ａ・・・回路パターンの形成予定域２３ｂ・剥離予
定域 １２・・・回路基板 ２２・・・回路基板絶縁部 代理人 弁理士 大 胡 典 夫 ；高宜崖ＹＡＧＬ−ヂ党束 ２３ａ： １ｉ］將パターンの１珀Ｘ予定」翫１に 専指光谷しンス゛ ２３ｂ−禾＋１凝ａデｉに１−く 第 図 （Ｙの１） （ｃ） １４；す】却Ｉむ１ １５ＳＩｉ口訃パターン 第 図 （蔓の２） 第 図 ４２ニ マスタ ４３： 嘔やト嘉印・ ５０ａ−未域尤１貨汀 ５０ｂ ： ６’ｔ４ｉ１ 第 図 （（の１） 第 図 ５２ａ； Ｕ３多ドパターン縣膚 第 図 （糧の２）
Claims (1)
- 絶縁基板とこの上に積層された金属箔の導電層からなる
回路基板の該導電層を一部除去して所定回路パターンに
形成するにあたり、導電層に対し回路パターン予定域と
剥離予定域の境界部に高密度レーザ光束を照射して除去
し、次いで導電層の剥離予定域に低密度レーザ光束を照
射し絶縁基板との付着力を低減させて剥離除去する手段
を含む回路パターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236423A JP2839676B2 (ja) | 1990-09-06 | 1990-09-06 | 回路パターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236423A JP2839676B2 (ja) | 1990-09-06 | 1990-09-06 | 回路パターンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04116887A true JPH04116887A (ja) | 1992-04-17 |
| JP2839676B2 JP2839676B2 (ja) | 1998-12-16 |
Family
ID=17000538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2236423A Expired - Fee Related JP2839676B2 (ja) | 1990-09-06 | 1990-09-06 | 回路パターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2839676B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010000881A (ko) * | 2000-10-25 | 2001-01-05 | 안지양 | 회로기판의 회로패턴 형성방법 |
| WO2011137896A1 (de) * | 2010-05-04 | 2011-11-10 | Lpkf Laser & Electronics Ag | Verfahren zum partiellen lösen einer definierten fläche einer leitfähigen schicht |
| WO2011137897A3 (de) * | 2010-05-04 | 2011-12-29 | Lpkf Laser & Electronics Ag | Verfahren zum einbringen elektrischer isolierungen in leiterplatten |
| US20200246910A1 (en) * | 2019-02-05 | 2020-08-06 | Preco, Inc. | Laser cutting metal foil with a polymer backing layer |
-
1990
- 1990-09-06 JP JP2236423A patent/JP2839676B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010000881A (ko) * | 2000-10-25 | 2001-01-05 | 안지양 | 회로기판의 회로패턴 형성방법 |
| WO2011137896A1 (de) * | 2010-05-04 | 2011-11-10 | Lpkf Laser & Electronics Ag | Verfahren zum partiellen lösen einer definierten fläche einer leitfähigen schicht |
| WO2011137897A3 (de) * | 2010-05-04 | 2011-12-29 | Lpkf Laser & Electronics Ag | Verfahren zum einbringen elektrischer isolierungen in leiterplatten |
| CN102870507A (zh) * | 2010-05-04 | 2013-01-09 | Lpkf激光和电子股份公司 | 用于将电绝缘引入印刷电路板的方法 |
| JP2013526068A (ja) * | 2010-05-04 | 2013-06-20 | エル・ピー・ケー・エフ・レーザー・ウント・エレクトロニクス・アクチエンゲゼルシヤフト | 導電層の特定の表面の一部を剥離するための方法 |
| JP2013528937A (ja) * | 2010-05-04 | 2013-07-11 | エル・ピー・ケー・エフ・レーザー・ウント・エレクトロニクス・アクチエンゲゼルシヤフト | 回路基板内に電気絶縁部を設けるための方法 |
| KR101426637B1 (ko) * | 2010-05-04 | 2014-08-06 | 엘피케이에프 레이저 앤드 일렉트로닉스 악티엔게젤샤프트 | 전도층의 한정된 면적을 부분적으로 떼어내기 위한 방법 |
| KR101503580B1 (ko) * | 2010-05-04 | 2015-03-17 | 엘피케이에프 레이저 앤드 일렉트로닉스 악티엔게젤샤프트 | 인쇄회로기판 안으로 전기적 절연부들을 도입하기 위한 방법 |
| US9021691B2 (en) | 2010-05-04 | 2015-05-05 | Lpkf Laser & Electronics Ag | Method for introducing electrical insulations in printed circuit boards |
| US9414499B2 (en) | 2010-05-04 | 2016-08-09 | Lpkf Laser & Electronics Ag | Method for partially stripping a defined area of a conductive layer |
| US20200246910A1 (en) * | 2019-02-05 | 2020-08-06 | Preco, Inc. | Laser cutting metal foil with a polymer backing layer |
| EP3695931A1 (en) * | 2019-02-05 | 2020-08-19 | Preco, Inc. | Laser cutting metal foil with a polymer backing |
| US11992895B2 (en) * | 2019-02-05 | 2024-05-28 | Preco, Llc | Laser cutting metal foil with a polymer backing layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2839676B2 (ja) | 1998-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0003801B1 (en) | Use of photosensitive stratum to create through-hole connections in circuit boards | |
| EP0339020B1 (en) | Method of patterning resist for printed wiring board | |
| JPH04503718A (ja) | 三次元のメッキまたはエッチング法およびそのためのマスク | |
| EP0403851A2 (en) | Excimer induced topography of flexible interconnect structures | |
| US5015553A (en) | Method of patterning resist | |
| TW201438536A (zh) | 用於電路板絕緣保護層之開口方法 | |
| JPH04116887A (ja) | 回路パターンの形成方法 | |
| JP3062142B2 (ja) | 多層印刷配線板の製造方法 | |
| US5254435A (en) | Method of patterning resist | |
| JPH04348591A (ja) | 印刷配線板の製造方法 | |
| JP3657168B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2007164059A (ja) | ソルダーレジスト用露光システム及びプリント配線板の製造方法 | |
| JP2886697B2 (ja) | 可撓性回路基板の製造法 | |
| JPH10270826A (ja) | プリント配線板の製造方法 | |
| JP2016157840A (ja) | プリント配線板の製造方法 | |
| JPH03256393A (ja) | プリント配線板の製造方法 | |
| AU612563B2 (en) | Method of patterning resist for printed wiring board | |
| JPH11274698A (ja) | プリント配線板の製造方法 | |
| JPH01124296A (ja) | 配線板の製造法 | |
| JP2021163893A (ja) | 回路配線基板および配線パターン形成方法 | |
| JPS63289990A (ja) | 印刷配線板の製造方法 | |
| JPS61219954A (ja) | 液晶パネルによるパタ−ン形成方法 | |
| JPH04501487A (ja) | 微細な要素の電気回路 | |
| JPH0738236A (ja) | プリント配線板の製造方法 | |
| JPH0645760A (ja) | 多層基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |