JPH04115657U - サーマルヘツド - Google Patents

Abstract

(57)【要約】 【目的】 電源ラインの電圧降下によって出力トランジ
スタの電極電位がばらついたり例えば上昇したりして該
出力トランジスタのスイッチング動作が誤動作したり不
均一になったりするのを抑止し、かつ前記電源ラインで
の電力損失を低減させ、高表示品質及び低消費電力の優
れたサーマルヘッドを提供する。 【構成】 第１及び第２の電源ライン１１，１２間に
は、直列接続された発熱抵抗体１３及びバイポーラトラ
ンジスタ１４が複数並列に接続配置されている。第１の
電源ライン１の一端１１ａと、その一端１１ａに対して
中央部１１ｃを挟んで対称な位置にある他端１１ｂ側と
には、直流電源１６の一方の極（例えば正極）が接続さ
れ、第２の電源ライン２の一端１２ａ及び他端１２ｂ間
のほぼ中央の中央部１２ｃには、直流電源１６の他方の
極（例えば負極）が接続されている。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、例えばプリンタ装置やファクシミリ装置等に使用されるサーマルヘ ッド、特にその電源ラインの構成に関するものである。

【０００２】

【従来の技術】

従来、このような分野の技術としては、例えば実開平１−１０１８５２号公報 に記載されるものがあった。以下、その構成を図を用いて説明する。

【０００３】 図２は、従来のサーマルヘッドの構成図である。

【０００４】 このサーマルヘッドは、第１の電源ライン１及び第２の電源ライン２を備え、 第１及び第２の電源ライン１、２間には、各電源ライン１，２の一端１ａ，２ａ から他端１ｂ，２ｂへ向けて複数の発熱抵抗体３が並列に接続配置されている。 各発熱抵抗体３と第２の電源ライン２との間には、複数のＦＥＴ４がそれぞれ 直列接続されている。また、各ＦＥＴ４のゲートには、駆動信号供給用のドライ ブＩＣ５が接続されている。

【０００５】 さらに、第１及び第２の電源ライン１、２間には、例えば直流電源６が接続さ れている。即ち、第１の電源ライン１の一端１ａ側には、直流電源６の一方の極 （例えば正極）が接続され、第２の電源ライン２の他端２ｂ側には、直流電源６ の他方の極（例えば負極）が接続されている。

【０００６】 以上のように構成されたサーマルヘッドでは、直流電源６の正極から負極まで の、各発熱抵抗体３を介した長さが全て等しくなり、各発熱抵抗体３の電流経路 の抵抗値が全て等しくなる。よって、直流電源６を第１及び第２の電源ライン１ ，２間に印加し、ドライブＩＣ５により各ＦＥＴ４のゲートへ、駆動信号である ゲート信号を選択的に与えれば、当該ＦＥＴ４のスイッチングによってその発熱 抵抗体３に電流が流れる。各発熱抵抗体３に流れる各電流の電流値は第１及び第 ２の電源ライン１，２による電圧降下の影響によって変化することはなく、通常 当該発熱抵抗体３はほぼ同じ温度に発熱し、例えば階調プリントを行うような場 合でも、濃度むらの少ないプリントが行われる。

【０００７】

【考案が解決しようとする課題】

しかしながら、上記構成の従来のサーマルヘッドでは、次のような課題があっ た。

【０００８】 （Ａ） 従来のサーマルヘッドでは、第２の電源ライン２上での電圧降下が原因 で、ＦＥＴ４が正常に動作しない虞がある。即ち、第２の電源ライン２の一端２ ａ側に近いＦＥＴ４は、そのＦＥＴ４の例えばソースと第２の電源ライン２との 接続点から他端２ｂまでの電源ライン抵抗値による電圧降下によって、前記接続 点の電位が上がり、結果としてそのＦＥＴ４のソース電位が上がる。ＦＥＴ４の ソース電位が上がると、そのＦＥＴ４のゲートに供給する駆動信号の電圧レベル が不足する。

【０００９】 これによって生じる問題を、実例を挙げて具体的に説明する。例えばＦＥＴ４ をエンハンストメント型とし、例えば８ドット／ｍｍ、全発熱抵抗体数２０４８ ドットで、Ｂ４判サイズ用のサーマルヘッドを考えた場合、通常第２の電源ライ ン２の全抵抗値は０．５Ω程度である。

【００１０】 一方、発熱抵抗体３に流れる電流を１ドットあたり２０ｍＡとし、例えば通常 、直流電源６の電力許容量やヘッドの耐熱性等を考慮して全発熱抵抗体数２０４ ８を分割して通電するので、例えばそれを８分割にして同時に通電する数を発熱 抵抗体２５６ドットとすると、一度の通電時に第２の電源ライン２に流れる全電 流は５．１２Ａ（＝２０ｍＡ×２５６）となる。

【００１１】 いま、第２の電源ライン２の一端２ａ側付近にある発熱抵抗体２５６ドットに 通電した場合を考える。この場合、通電した発熱抵抗体２５６ドットは、全発熱 抵抗体の１／８に相当し、通電した発熱抵抗体２５６ドットから流れ出る電流は 、残りの７／８の発熱抵抗体が接続された第２の電源ライン２上を流れる。もし 、発熱抵抗体２０４８ドットが第２の電源ライン２上に等間隔に接続配置されて いるものとすれば、残りの７／８の発熱抵抗体が接続された第２の電源ライン２ 上での抵抗値は０．４３７５Ω（＝０．５Ω×［７／８］）なので、ここに５． １２Ａの電流が流れると、この間の電圧降下は２．２４Ｖになる。

【００１２】 この電圧降下２．２４Ｖは、通電した発熱抵抗体２５６ドット中、最も中央寄 りのＦＥＴ４のソース電位であり、このＦＥＴ４よりも第２の電源ライン２の一 端２ａに近いＦＥＴ４のソース電位は、２．２４Ｖよりも大きくなってしまう。 ところが、このようにＦＥＴ４のソース電位が、例えば２．２４Ｖ以上に上昇 すると、例えドライブＩＣ５からＦＥＴ４へ出力されるゲート信号電圧レベルが 正常であっても、ＦＥＴ４のゲート・ソース間電圧は減少して、ＦＥＴ４の正常 なスイッチング動作を損なう虞がある。

【００１３】 以上の説明では、ＦＥＴ４をエンハンストメント型として動作上の問題点を述 べたが、これをディプレッション型としても同様の問題が発生する。

【００１４】 （Ｂ） さらに、従来のサーマルヘッドでは、第１及び第２の電源ライン１，２ の両ラインいずれとも、一端のみから給電を行っているため、電源ライン１，２ 自体の抵抗値及び電流経路長による電力損失が大きいという問題があった。

【００１５】 本考案は、前記従来技術が持っていた課題として、電源ラインの電圧降下によ って各出力トランジスタの電極電位のばらつきの範囲が大きいため、あるいはそ の電極電位が駆動信号レベルに近付くために正常なスイッチング動作が損なわれ る点、電源ラインによる電力損失が大きい点について解決したサーマルヘッドを 提供するものである。

【００１６】

【課題を解決するための手段】

第１の考案は、前記課題を解決するために、電源の一方の供給端子に接続され る第１の電源ラインと、前記電源の他方の供給端子に接続される第２の電源ライ ンと、前記第１及び第２の電源ライン間に並列に接続配置される複数の発熱抵抗 体と、前記各発熱抵抗体にそれぞれ直列接続され所定の駆動信号に基づき制御さ れて該発熱抵抗体に流れる電流をスイッチングする出力トランジスタとを、備え たサーマルヘッドにおいて、前記電源の一方の供給端子を前記第１の電源ライン の両端に接続し、かつ前記電源の他方の供給端子を前記第２の電源ラインのほぼ 中央に接続したものである。

【００１７】 第２の考案は、前記第１の考案において、前記第２の電源ラインの単位長さあ たりの抵抗値を、前記第１の電源ラインの単位長さあたりの抵抗値のほぼ１／２ に設定したものである。

【００１８】

【作用】

第１の考案によれば、以上のようにサーマルヘッドを構成したので、前記第１ の電源ラインへはその両端から給電され、前記第２の電源ラインへはそのほぼ中 央１カ所から給電される。よって、前記各発熱抵抗体の発熱量を略一定ならしめ 、しかも前記電源ラインの電圧降下による前記各出力トランジスタの電源ライン 接続側の電極電位のばらつきの範囲が小さくなり、かつその電極電位と駆動信号 レベルの接近が阻止される。

【００１９】 このため、前記各出力トランジスタでは、信頼性の高い均一なスイッチング動 作が行われる。従って、電流経路長の差異（長短）による発熱抵抗体の発熱量の ばらつきがなくなるばかりでなく、前記各出力トランジスタの電極電位の差異に よって起こるスイッチング動作の不均一性や誤動作に起因する発熱量のばらつき も抑止され、前記各発熱抵抗体の発熱量がより精度良く均一となる。

【００２０】 また、前記電源から前記各発熱抵抗体へ供給される電流の電流経路は、従来よ りも短くなり、各電流経路での抵抗値が従来よりも低くなる。

【００２１】 さらに、前記第１及び第２の電源ラインによる前記電源からみた合成抵抗値、 即ち各発熱抵抗体の電流経路の電源ラインによる抵抗値は、各電流経路に応じて 異なるものの、その絶対値を小さくできるので従来に比べて電源ライン自体の抵 抗値が小さくなり、かつ前記第１及び第２の電源ラインの抵抗値の比を適宜設定 することにより、前記合成抵抗値の変化分、即ち各電流経路相互の電源ラインに よる抵抗値の差異を小さくすることができる。

【００２２】 第２の考案によれば、前記電源からみた前記第１及び第２の電源ラインの合成 抵抗値の各電流経路毎の変化分が、最小に抑えられ、かつその絶対値を従来に比 べて小さくできる。

【００２３】 従って、前記課題を解決できるのである。

【００２４】

【実施例】

図１は、本考案の実施例を示すサーマルヘッドの構成図である。

【００２５】 このサーマルヘッドは、第１の電源ライン１１及び第２の電源ライン１２を備 え、各電源ライン１１及び１２間には、各電源ライン１１，１２の一端１１ａ， １２ａから他端１１ｂ，１２ｂへ向けて複数の発熱抵抗体１３が並列に接続配置 されている。

【００２６】 各発熱抵抗体１３と第２の電源ライン１２との間には、出力トランジスタであ る複数のＮＰＮ型バイポーラトランジスタ１４がそれぞれ直列接続されている。 各バイポーラトランジスタ１４のコレクタは発熱抵抗体１３側に接続されてお り、エミッタは第２の電源ライン２側に接続されている。また、各バイポーラト ランジスタ１４のベースには、駆動信号供給用のドライブＩＣ１５が接続されて いる。

【００２７】 さらに、第１及び第２の電源ライン１１、１２には、例えば直流電源１６が接 続されている。即ち、第１の電源ライン１１の一端１１ａと、その一端１１ａに 対して中央部１１ｃを挟んで対称な位置にある他端１１ｂ側とには、直流電源６ の一方の極（例えば正極）が接続され、第２の電源ライン１２の一端１２ａ及び 他端１２ｂ間のほぼ中央の中央部１２ｃには、直流電源６の他方の極（例えば負 極）が接続されている。

【００２８】 以上のようなサーマルヘッドでは、第１の電源ライン１１及び第２の電源ライ ン１２による電圧降下が小さくなり、各バイポーラトランジスタ１４のエミッタ 電位の差異及びその上昇が抑制される構成となっている。よって、直流電源１６ を第１及び第２の電源ライン１１、１２間に印加し、トライブＩＣ１５によって 各バイポーラトランジスタ１４のベースへ、駆動信号であるゲート信号を選択的 に与えれば、各バイポーラトランジスタ１４のスイッチング動作によって、直流 電源１６から各発熱抵抗体１３への各電流がスイッチングされる。この時、各バ イポーラトランジスタ１４では、エミッタ電位の差異及び上昇が小さく抑止され るため、スイッチング動作がより均一で信頼性の高いものとなり、各発熱抵抗体 １３は精度よく均一な温度に発熱する。従って、例えば所定形状に配置された各 発熱抵抗体１３を１つの画素として、例えば感熱記録紙に、あるいはインクリボ ンを用いて普通紙に、印字濃度むらの極めて少ない印刷を行える。

【００２９】 次に、本実施例のサーマルヘッドの特性について解析する。

【００３０】 本実施例のサーマルヘッドで直流電源１６からみた電源ライン１１の抵抗値は 、電流が一端１１ａ及び他端１１ｂの両方から給電されるため、中央部１１ｃで 最大となり、その中央部１１ｃでの値は電源ライン１１の全長の抵抗値の１／４ となる。また、電源ライン１２の抵抗値は、給電が中央部１２ｃで行われるため 、一端１２ａ及び他端１２ｂのそれぞれで最大値をとり、その値は電源ライン１ ２の全長の抵抗値の１／２となる。従って、第１及び第２の電源ライン１１、１ ２の合成抵抗値は、図３に示すようになる。

【００３１】 図３は、図１のサーマルヘッドにおける各電源ラインの抵抗値の相関図であり 、電源ラインの長手方向（ライン方向）をｘ軸とした時の、各電源ライン１１， １２の抵抗値及び直流電源１６からみた合成抵抗値の変化の様子を示したもので ある。図中、横軸にｘ軸として電源ラインの長さ（長手方向の位置）を、縦軸に 抵抗値をそれぞれとっており、図中の破線で示す曲線は第１の電源ライン１１ の抵抗値を示し、一点鎖線で示す曲線は第２の電源ライン１２の抵抗値を、実 線で示す曲線は直流電源１６からみた合成抵抗値を、それぞれ示している。

【００３２】 図３から分かるように、直流電源１６からみた電源ライン１１，１２の合成抵 抗値は、電源ライン１１，１２の抵抗値を適当に選ぶことにより、ｘ方向の変化 に対して合成抵抗値の変化を最小にすることができ、かつその絶対値もかなり小 さくできる。さらには、電源ライン１１，１２自体の抵抗値も、従来例より小さ くできる。以下、数式を用いてこれらのことを具体的に説明する。

【００３３】 直流電源１６からみた電源ライン１１，１２の合成抵抗値Ｒ0 は、電源ライン １１，１２の一端１１ａ，１２ａをｘ＝０として算出すると、次式（１）のよう になる。 Ｒ0 ＝ａ・ｘ｛１−（ｘ／Ｌ）｝ ＋｜ｂＬ｛（１／２）−（ｘ／Ｌ）｝｜ …（１） 但し、Ｒ0 ：直流電源１６からみた電源ラインの抵抗値 ａ：電源ライン１１の単位長さあたりの抵抗値 ｂ：電源ライン１２の単位長さあたりの抵抗値 Ｌ：電源ライン１１，１２の全長 図３中の各曲線〜は、ｘ＝Ｌ／２で対称であるから、０≦ｘ≦Ｌ／２の範 囲について考えると、Ｒ0 が最大値をとるｘは、（１）式をｘについて微分して ０とおくと得られ、その値は、 ｘ＝Ｌ／２（１−α） …（２） 但し、α＝ｂ／ａで、０≦α≦１、 となる。

【００３４】 従って、Ｒ0 の最大値Ｒ0 MAX は、次式（３）で表わせる。 Ｒ0 MAX ＝ａＬ（１＋α² ）／４ …（３） 一方、Ｒ0 の最小値を、０≦α＜１／２の範囲でみた場合、その最小値Ｒ0aMI N は、ｘ＝０における第２の電源ライン１２の抵抗値となるから、 Ｒ0aMIN ＝（α・ａＬ）／２ …（４） となる。

【００３５】 Ｒ0 の最大値Ｒ0 MAX と最小値Ｒ0aMIN の差ΔＲ0aは、 ΔＲ0a＝｛ａＬ（１＋α² ）｝／４−（α・ａＬ）／２ ＝（ａＬ）（１−α）² ／４ …（５） と表わせる。

【００３６】 式（５）のΔＲ0aを最小にするαは、その範囲からα→１／２である。

【００３７】 また、Ｒ0 の最小値を、１／２＜α≦１の範囲でみた場合、その最小値Ｒ0bMI N は、ｘ＝Ｌ／２における第１の電源ライン１１の抵抗値となるから、 Ｒ0bMIN ＝（ａＬ）／４ …（６） となる。

【００３８】 Ｒ0 の最大値Ｒ0 MAX と最小値Ｒ0bMIN の差ΔＲ0bは、 ΔＲ0b＝ａＬ（１＋α² ）／２−ａＬ／４ …（７） と表わせる。

【００３９】 式（７）のΔＲ0bを最小にするαは、その範囲からα→１／２である。

【００４０】 以上のことから分かるように、α＝１／２に選べば、直流電源１６からみた電 源ライン１１，１２のｘ方向に対する変化分ΔＲ0 が最小となり、その時の値は 、（５）式または（７）式より、 ΔＲ0 ＝ａＬ／１６ …（８） となる。

【００４１】 以下に、本実施例の効果を、数値を用いて具体的に説明する。

【００４２】 例えば８ドット／ｍｍ、Ｂ４判サイズのサーマルヘッドの場合を考え、各定数 をＬ＝２６０ｍｍ、ａ＝２ｍΩ／ｍｍ（≒０．５Ω／２６０ｍｍ）、ｂ＝１ｍΩ ／ｍｍ（＝［２ｍΩ／ｍｍ］×［１／２］）、α＝１／２と設定する。 このようなサーマルヘッドでは、電源ライン１１，１２の全長にわたって、そ の合成抵抗の変動分は、０．０３２５Ωとなり、全電流を５．１２Ａ（例えば図 ２の場合と同様にドットあたり２０ｍＡ、２５６ビット同時通電の場合の全電流 ）としても、電圧降下の変動分は最大でも０．１６６４Ｖであり、直流電源１６ の出力電圧（通常２０Ｖ以上）に比べて無視できるものである。

【００４３】 また、電源ライン１２の一端１２ａ付近の発熱抵抗体２５６ドットに同時に通 電したとしても、バイポーラトランジスタ１４のエミッタ電位の上昇は、高々１ ．３Ｖ程度であり、ドライブＩＣ１５のドライブ信号レベルとしては許容される 範囲である。

【００４４】 従って、本実施例のサーマルヘッドでは、発熱抵抗体１３に直接接続される第 １の電源ライン１１への給電を両端１１ａ，１１ｂから行い、かつバイポーラト ランジスタ１４に直接接続される第２の電源ライン１２への給電をその中央から 行うようにしたことにより、第２の電源ライン１２の電圧降下によるバイポーラ トランジスタ１４のエミッタ電位への影響を最小にすることができ、印字濃度む らをより精度良く抑止できる。

【００４５】 また、バイポーラトランジスタ１４のエミッタ電位の上昇を低く抑えることが できるので、バイポーラトランジスタ１４のラッチアップ等の異常動作を防止す ることが可能となる。

【００４６】 さらに、従来に比べて、電源ライン１１，１２自体の抵抗値を小さくでき、か つ電流経路も短縮できるので、電源ライン１１，１２による電力損失を小さくで き、直流電源１６の小形化、低消費電力化の効果が得られる。

【００４７】 なお、本考案は、図示の実施例に限定されず、種々の変形が可能である。例え ば、第１及び第２の電源ライン１１，１２、発熱抵抗体１３、バイポーラトラン ジスタ１４及びドライブＩＣ１５等の構成を様々に変形することが可能である。 一例を挙げると、例えば第１及び第２の電源ライン１１，１２と直流電源１６の 極性との関係は、バイポーラトランジスタ１４の導電型などを適宜変更したりし て可能であるし、例えばバイポーラトラジスタ１４に代えてＦＥＴを用いるよう にするなどしてもよい。

【００４８】

【考案の効果】

以上詳細に説明したように、第１の考案によれば、前記第１の電源ラインへの 給電をその両端から行い、かつ前記第２の電源ラインへの給電をそのほぼ中央か ら行うようにしたる。そのため、前記各発熱抵抗体を流れる電流に対する前記電 源ラインによる電圧降下による影響を最小にすることができ、前記各出力トラン ジスタの電源ライン接続側電極電位のばらつきや、その電極電位が例えば上昇し て駆動信号レベルとの差が減少したりするのを最小に抑えることができる。従っ て、前記各出力トランジスタのスイッチング動作の誤動作防止及び均一性の向上 等を図れ、印字濃度むらの極めて少ないサーマルヘッドを実現できる。

【００４９】 また、本考案のサーマルヘッドでは、例えば前記出力トランジスタの電源ライ ン接続側電極電位の上昇を小さく抑えることができ、その出力トランジスタのラ ッチアップ等の異常動作を防止できる。

【００５０】 さらには、前記第１及び第２の電源ラインによる電力損失を小さくでき、前記 電源の小形化、低消費電力化を達成できる。

【００５１】 第２の考案によれば、前記電源からみた前記第１、第２の電源ラインの合成抵 抗値のライン方向での変化分を最小にすることができ、前記出力トランジスタの スイッチング動作の信頼性をより向上でき、かつスイッチング動作の最適な均一 化が図れ、むらがより一層抑止され、高い印字濃度の均一性が得られる優れたサ ーマルヘッドを提供できる。

【図面の簡単な説明】

【図１】本考案の実施例のサーマルヘッドの構成図であ
る。

【図２】従来のサーマルヘッドの構成図である。

【図３】図１のサーマルヘッドにおける各電源ラインの
抵抗値の相関図である。

【符号の説明】

１１ 第１の電源ライン １２ 第２の電源ライン １３ 発熱抵抗体 １４ バイポーラトランジスタ １５ ドライブＩＣ

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 電源の一方の供給端子に接続される第１
   の電源ラインと、前記電源の他方の供給端子に接続され
   る第２の電源ラインと、前記第１及び第２の電源ライン
   間に並列に接続配置される複数の発熱抵抗体と、 前記
   各発熱抵抗体にそれぞれ直列接続され所定の駆動信号に
   基づき制御されて該発熱抵抗体に流れる電流をスイッチ
   ングする出力トランジスタとを、備えたサーマルヘッド
   において、前記電源の一方の供給端子を前記第１の電源
   ラインの両端に接続し、かつ前記電源の他方の供給端子
   を前記第２の電源ラインのほぼ中央に接続したことを特
   徴とするサーマルヘッド。
2. 【請求項２】 請求項１記載のサーマルヘッドにおい
   て、前記第２の電源ラインの単位長さあたりの抵抗値
   を、前記第１の電源ラインの単位長さあたりの抵抗値の
   ほぼ１／２に設定したサーマルヘッド。