JPH04115634A - Power source noise detection circuit - Google Patents
Power source noise detection circuitInfo
- Publication number
- JPH04115634A JPH04115634A JP2231189A JP23118990A JPH04115634A JP H04115634 A JPH04115634 A JP H04115634A JP 2231189 A JP2231189 A JP 2231189A JP 23118990 A JP23118990 A JP 23118990A JP H04115634 A JPH04115634 A JP H04115634A
- Authority
- JP
- Japan
- Prior art keywords
- flop
- flip
- output
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims description 15
- 230000007257 malfunction Effects 0.000 abstract description 17
- 230000002093 peripheral effect Effects 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Noise Elimination (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
電子回路の電源に印加される誤動作の原因となるノイズ
を検出する電源ノイズ検出回路に関し、電子回路の電源
ラインに接続されたフリップフロップの出力を監視する
ことで電子回路に外来ノイズが印加されたかどうかを確
認できるようにすることを目的とし、
被給電回路（９Ａ）へ接続される電源ラインにクロック
入力を接続したフリップフロップと、該フリップフロッ
プの出力反転の認識出力を発生する出力回路とで構成し
たものである。[Detailed Description of the Invention] [Summary] A power supply noise detection circuit that detects noise that is applied to the power supply of an electronic circuit and causes malfunction, and monitors the output of a flip-flop connected to the power supply line of the electronic circuit. The purpose is to confirm whether external noise has been applied to the electronic circuit by using a flip-flop whose clock input is connected to the power supply line connected to the powered circuit (9A), and the output of the flip-flop. It is composed of an output circuit that generates an inverted recognition output.
本発明は、電子回路の電源に印加される誤動作の原因と
なるノイズを検出する電源ノイズ検出回路に関するもの
である。The present invention relates to a power supply noise detection circuit that detects noise that is applied to a power supply of an electronic circuit and causes malfunction.
近年、電子回路の誤動作の原因として問題視されている
ものに静電気などの外来ノイズがある。In recent years, external noise such as static electricity has become a problem as a cause of malfunctions in electronic circuits.
静電気などの外来ノイズによる回路誤動作で問題となる
のはノイズが印加された瞬間に電子回路が誤動作したと
き、電子回路に前記誤動作の形跡が残っておらず、その
他の誤動作発生原因、例えばプログラム、コネクタのピ
ン抜は等との区別をすることができないために、誤動作
の原因解析に多大な時間と労力を要することである。し
たがって、ノイズが印加されたことを検出記憶すること
ができれば、回路誤動作の原因解析時間の短縮および電
子回路の自動的な再スタートが可能となる。The problem with circuit malfunctions due to external noise such as static electricity is that when an electronic circuit malfunctions at the moment the noise is applied, there is no trace of the malfunction left in the electronic circuit, and there are other causes of malfunction, such as programming, etc. Since it is not possible to distinguish between connector pin removal and the like, it takes a great deal of time and effort to analyze the causes of malfunctions. Therefore, if it is possible to detect and store the fact that noise has been applied, it becomes possible to shorten the time required to analyze the cause of circuit malfunction and automatically restart the electronic circuit.
Ｃ従来の技術〕
従来、静電気などの外来ノイズによる回路誤動作の防止
方法として信号／電源ラインにノイズフィルタなどを接
続して外来ノイズを電子回路内に侵入させない方法が取
られていた。C. Prior Art Conventionally, as a method for preventing circuit malfunctions caused by external noise such as static electricity, a method has been used to connect a noise filter or the like to a signal/power line to prevent external noise from entering an electronic circuit.
しかしながら、ノイズフィルタを接続する構成では、印
加される特定の強さおよび種類のノイズを抑圧し得るに
過ぎないため、そのような周波数特性のノイズフィルタ
では抑圧乃至抑止し得ないノイズが入力されるときには
、そのノイズはノイズフィルタを素通りし、電子回路を
誤動作させてしまうという課題があった。However, the configuration in which noise filters are connected can only suppress applied noise of a specific strength and type, so noise that cannot be suppressed or suppressed by noise filters with such frequency characteristics is input. In some cases, the noise passes through the noise filter and causes electronic circuits to malfunction.
また、いろいろなノイズに対応したノイズフィルタを各
種数り付けることでノイズ対策も執り得るが、その解決
手段はコストおよび実装スペースなどの問題で実現する
ことが難しいなどの課題があった。In addition, noise countermeasures can be taken by installing a variety of noise filters that can handle various types of noise, but this solution is difficult to implement due to problems such as cost and mounting space.
本発明は上記のような課題を解決するためになされたも
ので、電子回路の電源ライン上に生したノイズの如何を
問わず、電子回路の誤動作原因となるノイズを検出、認
識し得る電源ノイズ検出回路を提供することを目的とす
る。The present invention has been made in order to solve the above-mentioned problems, and it is a power supply noise that can detect and recognize noise that causes malfunction of electronic circuits, regardless of the noise generated on the power line of electronic circuits. The purpose is to provide a detection circuit.
第１図は本発明の原理ブロック図を示す。２Ａは外部入
出力機器１２等から周辺回路９等の被給電ディジタル電
子回路９Ａへ接続される電源ラインにクロック入力を接
続したフリップフロップ、５Ａは該フリップフロップ２
の出力反転の認識出力を発生させる出力回路である。本
発明はこれらの構成要素から構成される。FIG. 1 shows a block diagram of the principle of the present invention. 2A is a flip-flop whose clock input is connected to the power supply line connected from the external input/output device 12 etc. to the powered digital electronic circuit 9A such as the peripheral circuit 9; 5A is the flip-flop 2;
This is an output circuit that generates a recognition output of the inversion of the output. The present invention is comprised of these components.
本発明によれば、電子回路の電源ラインにクロック入力
を接続しているフリップフロップ２Ａの出力は、本来反
転することがない。しかし、外来ノイズが電源ラインに
乗ると（第２図の（ａ）。According to the present invention, the output of the flip-flop 2A whose clock input is connected to the power supply line of the electronic circuit is never inverted. However, if external noise gets on the power supply line ((a) in Figure 2).
（ｂ）参照）、フリップフロップ２Ａの出力は反転する
（第２図の（ｃ）参照）。出力回路５Ａはフリップフロ
ップ２Ａの出力反転の認識出力を発生する。(b)), and the output of the flip-flop 2A is inverted (see (c) in FIG. 2). The output circuit 5A generates a recognition output of the inversion of the output of the flip-flop 2A.
［実施例〕
第３図は本発明の一実施例を示す回路構成図で、図にお
いて、ｌは電源投入に応答してリセット信号を出力する
リセット信号発生回路、２は外来ノイズ検出用Ｄ−フリ
ップフロップ（第１図のフリップフロップ２Ａ対応）で
、この外来ノイズ検出用フリップフロップ２のＤ入力を
ハイレベルに抵抗Ｒ１を介してプルアップすると共に、
クロック入力を抵抗Ｒ２を介して電源ラインに接続した
ものである。抵抗Ｒ１，Ｒ２の値は等しい値であっても
、そうでなくてもよい。３は外来ノイズによるリセット
信号発生用フリップフロップで、そのＤ入力に外来ノイ
ズ検出用フリップフロップ２のＱ出力が印加される。又
、そのクロックＣＫにはクロックパルスは周辺回路９か
ら供給される。[Embodiment] Fig. 3 is a circuit configuration diagram showing an embodiment of the present invention. A flip-flop (corresponding to flip-flop 2A in FIG. 1) pulls up the D input of this external noise detection flip-flop 2 to a high level via resistor R1, and
The clock input is connected to the power supply line via a resistor R2. The values of the resistors R1 and R2 may or may not be equal. 3 is a flip-flop for generating a reset signal due to external noise, and the Q output of the flip-flop 2 for detecting external noise is applied to its D input. Further, a clock pulse is supplied to the clock CK from the peripheral circuit 9.
４は外来ノイズによるリセットが行われたことを記憶す
るリセット記憶用フリップフロップで、抵抗Ｒ１を経た
Ｄ入力レベルがその０人力に印加された状態でフリップ
フロップ２のＱ出力に現われる高レベルの遷移で外来ノ
イズの発生を記憶する。4 is a reset memory flip-flop that remembers that a reset has been performed due to external noise, and the high level transition that appears at the Q output of flip-flop 2 when the D input level via resistor R1 is applied to its zero power. The occurrence of external noise is memorized.
５は外来ノイズによるリセットが行われたことを表示す
る発光ダイオード点灯回路で、この発光ダイオード点灯
回路５はフリップフロップ４のＱ出力をゲートに接続す
るトランジスタ６および発光ダイオード７、並びに抵抗
Ｒ３，Ｒ４により構成されている。８はリセット信号発
生回路１よりの電源投入リセット信号と外来ノイズによ
るリセット信号（フリップフロップ３のこ）との論理和
をとるアンドゲート、９は論理演算等のディジタル処理
のほか、本発明で用いられるリセット信号ラッチ用クロ
ックを出力するための発振器や分周回路などを有する周
辺回路（第１図の被給電ディジタル電子回路９Ａ対応）
、１０は外部入出力機器用電源出力コネクタ、１１は本
体装置で、この本体装置ｌｌはリセット信号発生回路１
と、外来ノイズ検出用フリップフロップ２と、リセット
信号発生用フリップフロップ３と、リセット記憶用フリ
ップフロップ４と、発光ダイオード点灯回路５と、アン
ドゲート８とにより構成されている。１２は外部入出力
機器用電源出力コネクタ１０、ケフル１３を介して本体
装置１１に接続されるキーボードやカードリーグなどの
外部入出力機器である。Reference numeral 5 denotes a light emitting diode lighting circuit that indicates that a reset has been performed due to external noise. This light emitting diode lighting circuit 5 includes a transistor 6 and a light emitting diode 7 whose gates are connected to the Q output of the flip-flop 4, and resistors R3 and R4. It is made up of. Reference numeral 8 denotes an AND gate that takes the logical sum of the power-on reset signal from the reset signal generation circuit 1 and the reset signal caused by external noise (referring to the flip-flop 3), and 9 is used in the present invention in addition to digital processing such as logical operations. Peripheral circuit including an oscillator, frequency divider circuit, etc. for outputting a reset signal latch clock (corresponds to the powered digital electronic circuit 9A in Figure 1)
, 10 is a power output connector for external input/output equipment, 11 is a main unit, and this main unit 11 is a reset signal generating circuit 1.
, an external noise detection flip-flop 2, a reset signal generation flip-flop 3, a reset storage flip-flop 4, a light emitting diode lighting circuit 5, and an AND gate 8. Reference numeral 12 denotes external input/output devices such as a keyboard and a card league, which are connected to the main unit 11 via a power output connector 10 for external input/output devices and a cable 13.
次に動作について説明する。Next, the operation will be explained.
電源を投入すると（第４図の（ａ）参照。この（ａ）は
第３図にも付されている。（ｂ）〜（ｈ）についても同
じ。）、リセット信号発生回路１よりの低レベルの電源
投入リセット信号（第４図の（ｂ）参照）により外来ノ
イズ検出用フリップフロップ２、リセット信号発生用フ
リップフロップ３およびリセット記憶用フリップフロッ
プ４がリセットされる。又、この時刻にアンドゲート８
からのシステムリセット信号は低レベルとなる（第４図
の（ｈ）参照）。しかるのち、例えば外部入出力機器１
２、ケーブル１３に人間が触れると、静電気ノイズが外
部入出力機器１２乃至電源ラインの電源電圧に重量され
、その変動レベルが外来ノイズ検出用フリップフロップ
２の動作レベルにまで達すると（第４図の（ｃ）参照）
、この電源ラインに接続された外来ノイズ検出用フリッ
プフロップ２の出力Ｑが反転してノイズが印加されたこ
とを示す（第４図の（ｄ）参照）。この外来ノイズ検出
用フリップフロップ２の出力反転に伴って外部ノイズに
よるリセット記憶用フリップフロップ４が動作し、外来
ノイズによるリセット表示用発光ダイオード点灯回路５
のトランジスタ６をオンして発光ダイオード７を点灯さ
せる（第４図の（ｇ）参照）。外来ノイズによるリセッ
ト信号発生用フリップフロップ３は外来ノイズ検出用フ
リップフロップ２の出力反転を周辺回路９から入力され
るリセット信号ラッチ用クロック（第４図の（ｅ）参照
）でラッチしてアンドゲート８よりのシステムリセット
信号（第４図の（ｈ）参照）を低レベルへ遷移させる。When the power is turned on (see (a) in Figure 4. This (a) is also attached in Figure 3. The same applies to (b) to (h)), the low voltage from the reset signal generation circuit 1 is The external noise detection flip-flop 2, the reset signal generation flip-flop 3, and the reset storage flip-flop 4 are reset by the power-on reset signal (see FIG. 4(b)) of the level. Also, at this time, and gate 8
The system reset signal from is at a low level (see (h) in FIG. 4). After that, for example, external input/output device 1
2. When a person touches the cable 13, static electricity noise is added to the power supply voltage of the external input/output device 12 or the power supply line, and when the fluctuation level reaches the operating level of the external noise detection flip-flop 2 (see Fig. 4). (see (c))
, the output Q of the external noise detection flip-flop 2 connected to this power supply line is inverted, indicating that noise has been applied (see (d) in FIG. 4). With this inversion of the output of the external noise detection flip-flop 2, the external noise reset memory flip-flop 4 operates, and the external noise reset display light emitting diode lighting circuit 5 is activated.
The transistor 6 is turned on to light the light emitting diode 7 (see (g) in FIG. 4). The flip-flop 3 for generating a reset signal due to external noise latches the inverted output of the flip-flop 2 for detecting external noise with the reset signal latch clock input from the peripheral circuit 9 (see (e) in FIG. 4) and performs an AND gate. 8 (see (h) in FIG. 4) is caused to transition to a low level.
システムリセット信号の低レベルへの遷移で、先に外来
ノイズを検出した外来ノイズ検出用フリップフロップ２
は、リセットされ、周辺回路９にシステムリセットが掛
けられる。外来ノイズ検出用フリップフロップ２は、そ
のリセットによりその出力はノイズが加わる前の初期状
態に戻る。外来ノイズ検出用フリップフロップ２の出力
が初期状態に戻ることにより外来ノイズによるリセット
信号発生用フリップフロップ３はリセット信号を発生し
た次のリセット信号ラッチ用クロック入力でシステムリ
セットを解除する（第４図の（ｅ）、 （ｈ）参照）
。システムリセットが解除されることで周辺回路９は再
スタートする。リセット信号発生用フリップフロップ３
に入力されるクロックは周辺回路９のリセットに必要な
パルス幅が得られるように選択する。また、外来ノイズ
によるリセットが行われたことを表示するためのリセッ
ト記憶用フリップフロップ４は外来ノイズによるシステ
ムリセット信号によってリセットされないため、外来ノ
イズ表示用発光ダイオード７の表示は消えることがない
。External noise detection flip-flop 2 that first detected external noise when the system reset signal transitioned to low level
is reset, and a system reset is applied to the peripheral circuit 9. When the external noise detection flip-flop 2 is reset, its output returns to the initial state before noise is added. When the output of the external noise detection flip-flop 2 returns to its initial state, the reset signal generation flip-flop 3 due to external noise releases the system reset at the next reset signal latch clock input that generated the reset signal (Fig. 4). (see (e) and (h))
. When the system reset is released, the peripheral circuit 9 restarts. Flip-flop 3 for generating reset signal
The clock input to is selected so as to obtain the pulse width necessary for resetting the peripheral circuit 9. Further, since the reset storage flip-flop 4 for indicating that reset due to external noise has been performed is not reset by the system reset signal due to external noise, the display of the external noise display light emitting diode 7 does not disappear.
なお、前記実施例においては、外来ノイズ検出用フリッ
プフロップとして、Ｄ−フリップフロップを用いる例を
示したが、他の形式のフリップフロップでもよい。抵抗
Ｒ１，Ｒ２も又同じである。In the above embodiment, a D-flip-flop is used as the external noise detection flip-flop, but other types of flip-flops may be used. Resistors R1 and R2 are also the same.
〔発明の効果］
以上述べたようにこの発明によれば、静電気などの外来
ノイズが電源電圧に重量入力されて周辺回路等へ入力さ
れるとき、その外来ノイズでフリップフロップをセット
し、外来ノイズの発生を表示等するように構成したので
、誤動作発生原因が外来ノイズによるものであることの
認識手段が提供される。装置の設置環境にノイズが加わ
ったとしても、他の誤動作原因との識別を容易にし、そ
の対策を立て易くし、誤動作原因解析コストの低減、解
析時間の短縮が図れ、装置の信軌性を向上させることが
できる。そして、前記フリップフロップの反転出力は周
辺回路等のシステムリセット、その再スタートに利用す
ることができる。[Effects of the Invention] As described above, according to the present invention, when external noise such as static electricity is input to the power supply voltage and input to peripheral circuits, etc., the external noise sets a flip-flop, and the external noise Since the system is configured to display the occurrence of a malfunction, a means for recognizing that the cause of the malfunction is due to external noise is provided. Even if noise is added to the installation environment of the equipment, it is easy to distinguish it from other causes of malfunction, make it easier to take countermeasures, reduce the cost of analyzing the causes of malfunction, shorten the analysis time, and improve the reliability of the equipment. can be improved. The inverted output of the flip-flop can be used for system reset and restart of peripheral circuits, etc.
第１図は本発明の原理ブロック図、
第２図は第１図の動作を説明するタイムチャート、第３
図は本発明の一実施例を示す図、
第４図は第３図の動作を説明するタイムチャーである。
第１図、第２図、第３図において、
２Ａはフリップフロップ（Ｄ−フリップフロップ２）、
５Ａは出力回路（発光ダイオード点灯回路５）、９Ａは
被給電ディジタル電子回路（周辺回路９）、１２は外部
入出力機器である。
不づも明っ漂Ｊ里ン゛ご・ンク図
第１図
Ｘ Ｉ ｒｆｉ３−１’ｆｂｆ７−７ｃ、Ｕ”Ｒ１１タ
（４ｆｙ−７−第２図Figure 1 is a block diagram of the principle of the present invention, Figure 2 is a time chart explaining the operation of Figure 1, and Figure 3 is a block diagram of the principle of the present invention.
The figure shows an embodiment of the present invention, and FIG. 4 is a time chart explaining the operation of FIG. 3. 1, 2, and 3, 2A is a flip-flop (D-flip-flop 2), 5A is an output circuit (light-emitting diode lighting circuit 5), 9A is a powered digital electronic circuit (peripheral circuit 9), 12 is an external input/output device. Fuzumo Clear J-Ringo Link Diagram Figure 1 X I rfi3-1'fbf7-7c,
Claims (1)
電源ラインにクロック入力を接続したフリップフロップ
（２Ａ）と、 このフリップフロップ（２Ａ）の出力反転の認識出力を
発生させる出力回路（５Ａ）とからなる電源ノイズ検出
回路。(1) A flip-flop (2A) whose clock input is connected to the power supply line connected to the powered digital electronic circuit (9A), and an output circuit (5A) that generates a recognition output of the inversion of the output of this flip-flop (2A) A power supply noise detection circuit consisting of.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2231189A JP2953761B2 (en) | 1990-08-31 | 1990-08-31 | Power supply noise detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2231189A JP2953761B2 (en) | 1990-08-31 | 1990-08-31 | Power supply noise detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04115634A true JPH04115634A (en) | 1992-04-16 |
| JP2953761B2 JP2953761B2 (en) | 1999-09-27 |
Family
ID=16919729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2231189A Expired - Fee Related JP2953761B2 (en) | 1990-08-31 | 1990-08-31 | Power supply noise detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2953761B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8302066B2 (en) | 2010-01-20 | 2012-10-30 | Fujitsu Limited | Clock jitter suppression method and computer-readable storage medium |
| WO2013140630A1 (en) | 2012-03-23 | 2013-09-26 | 三菱電機株式会社 | Test device, test method, and program |
| WO2018042513A1 (en) * | 2016-08-30 | 2018-03-08 | 三菱電機株式会社 | Noise detection device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3598976B2 (en) | 2001-01-31 | 2004-12-08 | 日本電気株式会社 | Power supply noise sensor |
-
1990
- 1990-08-31 JP JP2231189A patent/JP2953761B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8302066B2 (en) | 2010-01-20 | 2012-10-30 | Fujitsu Limited | Clock jitter suppression method and computer-readable storage medium |
| WO2013140630A1 (en) | 2012-03-23 | 2013-09-26 | 三菱電機株式会社 | Test device, test method, and program |
| US9453868B2 (en) | 2012-03-23 | 2016-09-27 | Mitsubishi Electric Corporation | Test device, test method, and program |
| WO2018042513A1 (en) * | 2016-08-30 | 2018-03-08 | 三菱電機株式会社 | Noise detection device |
| JPWO2018042513A1 (en) * | 2016-08-30 | 2018-12-06 | 三菱電機株式会社 | Noise detector |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2953761B2 (en) | 1999-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920005167A (en) | Semiconductor memory with multiple clocks for entering test mode | |
| US6545508B2 (en) | Detection of clock signal period abnormalities | |
| EP0337684B1 (en) | Clock signal switching device of an IC card | |
| Malewski et al. | Review of battery powered embedded systems design for mission-critical low-power applications | |
| JP2002228696A (en) | Power source noise sensor | |
| JPH04115634A (en) | Power source noise detection circuit | |
| US6278302B1 (en) | Digital power-up reset circuit | |
| US8464098B2 (en) | Microcontroller device, microcontroller debugging device, method of debugging a microcontroller device, microcontroller kit | |
| US6526536B1 (en) | Apparatus within an integrated circuit for preventing the integrated circuit from erroneously entering a test mode operation | |
| KR101671956B1 (en) | Device and method for resetting of system | |
| KR19980065071U (en) | Devices to prevent integrated circuits from entering test mode operation by error | |
| JPS61161470A (en) | Semiconductor integrated circuit device | |
| CN100401263C (en) | Error checking system and method after turn-on machine | |
| CN113672414A (en) | MCU chip fault safety protection circuit, method and starting method | |
| CN111611768B (en) | Method and device for monitoring clock signals | |
| TWI748454B (en) | Electrostatic protecting method and circuit for display driving circuit | |
| JP2854194B2 (en) | Oscillation clock judgment device for microcomputer | |
| KR100365406B1 (en) | Auto reset circuit for Liquid Crystal Display controller | |
| JPH0792793B2 (en) | Micro computer | |
| KR100229429B1 (en) | Generator for interrupt demand signal | |
| CN114356410A (en) | Safe electrification method, system, chip and electronic equipment | |
| KR0148528B1 (en) | Microcontroller | |
| KR0154999B1 (en) | Reset circuit | |
| JPS58155381A (en) | Arithmetic unit | |
| KR100386084B1 (en) | Circuit for detecting configuration information about power on reset |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |