JPH04115441A - Integrated circuit having vacuum channel - Google Patents

Abstract

PURPOSE:To realize a very large-scale integration with a semiconductor integrated circuit combining high speed operation in a vacuum tube by integrating an enclosure which maintains vacuum and houses a series of electrodes, elements and the like. CONSTITUTION:A capacitor 3, a resistor 4, a wire 5, and a control element 1 are positioned in an enclosure which is formed with an upper substrate 71, a lower substrate 72 and a spacer 8, and the inside is exhausted. Then, a part of the wire 5 which consists of a thin conductor film formed on the substrate 71 or the substrate 72 is introduced to the outside of the enclosure through the spacer 8 and connected to an electrode pad 6. The capacitor 3 is formed by sandwiching a dielectric body between a pair of the wires 5, and the wire 5 on the substrate 71 and the wire 5 on the substrate 72 are connected by means of a bump 2. Thus, high integration can be realize and an electron path is kept in vacuum for a specific element so that electron speed can be accelerated.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、集積回路化された真空管に関する。[Detailed description of the invention] Industrial applications The present invention relates to a vacuum tube integrated into an integrated circuit.

より詳細には、本発明は、基板上に画成された真空領域
内に配置された陽極および陰極を含む新規な集積回路素
子の構成に関する。More particularly, the present invention relates to a novel integrated circuit device configuration that includes an anode and a cathode disposed within a vacuum region defined on a substrate.

従来の技術 半導体デバイスを発達させた技術、特にその集積度と動
作速度を飛躍的に向上させた技術に、フォトリソグラフ
ィ技術が挙げられる。この技術は、高分子感光膜を用い
た微細パターン形成技術であり、現在では０．４μｍ程
度の微細パターンを量産へ適用することも可能となって
いる。BACKGROUND OF THE INVENTION Photolithography is one of the technologies that has developed semiconductor devices, particularly the technology that has dramatically improved their degree of integration and operating speed. This technique is a fine pattern forming technique using a polymer photosensitive film, and it is currently possible to apply fine patterns of about 0.4 μm to mass production.

このような微細加工技術によって作製された半導体デバ
イスでは、チャネル（電子の流路）が極限まで短縮され
ており、ＦＥＴやバイポーラトランジスタ等の超高速素
子について動作速度を論じる場合には飽和速度の制限が
問題になるまでに至っている。そこで、半導体デバイス
の分野では、動作速度の限界を打破すべく、パリスティ
ック伝導を活用したベテロ接合バイポーラトランジスタ
等が開発されている。In semiconductor devices manufactured using such microfabrication technology, the channel (electron flow path) is shortened to the limit, and when discussing the operating speed of ultrahigh-speed devices such as FETs and bipolar transistors, it is important to consider the saturation speed limit. has reached the point where it has become a problem. Therefore, in the field of semiconductor devices, beterojunction bipolar transistors and the like that utilize pallitic conduction have been developed in order to overcome the operating speed limitations.

ところで、半導体デバイスにおける動作速度の改善は専
ら電子の走行距離を短縮することによって実現されてい
る。しかしながら、半導体中の電子速度は、真空中の電
子速度、即ち光速程度には至っていない。そこで、電子
速度を改善することにより、デバイスの動作速度を更に
改善する可能性がある。By the way, improvement in the operating speed of semiconductor devices is achieved exclusively by shortening the travel distance of electrons. However, the speed of electrons in a semiconductor does not reach the speed of electrons in a vacuum, that is, the speed of light. Therefore, by improving the electron velocity, it is possible to further improve the operating speed of the device.

一方、半導体デバイスの発達以前から使用されていた所
謂真空管は、ニーコン管、板封じ管、灯台管、モルトン
管等の種々の構成により高周波動作に対応し、高速動作
や大電力制御等を達成してきた。On the other hand, so-called vacuum tubes, which have been in use since before the development of semiconductor devices, have various configurations such as Neecon tubes, plate-sealed tubes, lighthouse tubes, and Molton tubes, which are compatible with high-frequency operation and have achieved high-speed operation and high-power control. Ta.

第５図は、マイクロ波管として代表的な、所謂灯台管の
典型的な構成を示す断面図である。FIG. 5 is a sectional view showing a typical configuration of a so-called lighthouse tube, which is a typical microwave tube.

同図に示すように、この真空管は、ステム１０８上で、
ガラス封止部材１０７、陰極引出部材１０５および格子
引出部材１０２ａによって画成された外囲器内に、陽極
電極１０３、格子１０２および陰極電極１０１を縦に配
列して構成されている。陰極電極１０１は、ヒータ１０
４を内蔵しており、また、陰極電極１０１、格子１０２
および陽極電極１０３は、それぞれ引出部材１０５．１
０２　ａ　、　１０６によって外囲器の外部に接続する
ことができるように構成されている。As shown in the figure, this vacuum tube has a stem 108 with
The anode electrode 103, the grid 102, and the cathode electrode 101 are vertically arranged in an envelope defined by the glass sealing member 107, the cathode extraction member 105, and the grid extraction member 102a. The cathode electrode 101 is connected to the heater 10
4 is built-in, and also includes a cathode electrode 101 and a grid 102.
and anode electrode 103 are each lead-out member 105.1
02a, 106 so that it can be connected to the outside of the envelope.

以上のように構成された真空管において、ヒータ１０４
によって陰極電極１０１が加熱されると、陰極電極１０
１から熱電子が陽極電極１０３に向かって放出される。In the vacuum tube configured as described above, the heater 104
When the cathode electrode 101 is heated by
1 emits thermoelectrons toward the anode electrode 103.

このとき、格子１０２に印加する電圧により、陰極電極
１０１から陽極電極１０３に流入する電子の量を制御す
ることができる。At this time, the amount of electrons flowing from the cathode electrode 101 to the anode electrode 103 can be controlled by the voltage applied to the grid 102.

ところで、上述のようなマイクロ波用の灯台管の場合、
陰極電極１０１　と格子１０２　との間隔は５０〜１０
０μｍ程度であり、格子１０２と陽極電極１０３との間
隔は３００μｍ程度である。このような微小な間隔は、
機械的加工技術の限界に近く、これ以上の細密化は困難
であると共に、均一性の向上は殆ど望めない。By the way, in the case of the lighthouse tube for microwaves as mentioned above,
The distance between the cathode electrode 101 and the grid 102 is 50 to 10
The distance between the grating 102 and the anode electrode 103 is about 300 μm. Such a small interval is
This is close to the limit of mechanical processing technology, making further refinement difficult and hardly improving uniformity.

また、電子走行時間は陰極電極と陽極電極との間隔に比
例して変化し、且つ陽極電圧の平方根分の−に比例して
変化する。従って、陰極−陽極間隔の大きい従来の真空
管では、集積化された半導体デバイスのように高速な動
作を実現することはできない。このように、真空管は、
その特性が機械的工作精度に依存しており、集積化を実
現した半導体デバイスによって利用分野を交代されつつ
ある。Further, the electron transit time changes in proportion to the distance between the cathode electrode and the anode electrode, and also changes in proportion to the square root of the anode voltage. Therefore, conventional vacuum tubes with a large cathode-anode spacing cannot achieve high-speed operation like integrated semiconductor devices. In this way, the vacuum tube
Its characteristics depend on mechanical precision, and its field of use is being replaced by integrated semiconductor devices.

ところが、真空管においては、電子の流路であるチャネ
ルは正しく真空であり、半導体デバイスの製造技術を適
用することにより、半導体デバイスよりも優れた性能を
実現し得る可能性がある。However, in a vacuum tube, the channel, which is the flow path for electrons, is in a vacuum, and by applying semiconductor device manufacturing technology, it is possible to achieve performance superior to that of semiconductor devices.

以上のような背景のもと、゛′真空管の微細化”を基本
概念としたバキュームマイクロエレクトロニクスと呼ば
れる分野が確立されつつあり、新規な研究分野として注
目を集めている。Against this background, a field called vacuum microelectronics is being established based on the basic concept of ``miniaturization of vacuum tubes'' and is attracting attention as a new field of research.

発明が解決しようとする課題 上述のように、半導体集積化技術で培われてきた微細加
工技術と、電子の光速状態をそのまま実現し得る真空管
技術とのインテグレーションにより、優れた特性を有す
る新規なデバイスを開発することが切望されているが、
そのようなデバイスに相応しい構造やその構造を実現す
るための製造方法についての具体的な提案は未だなされ
ていない。Problems to be Solved by the Invention As mentioned above, new devices with excellent characteristics have been created by integrating microfabrication technology cultivated in semiconductor integration technology with vacuum tube technology that can directly achieve the speed of light state of electrons. There is an urgent need to develop
No concrete proposal has yet been made regarding a structure suitable for such a device or a manufacturing method for realizing the structure.

そこで、本発明は、半導体デバイスの製造技術を応用し
て作製することができる、真空チャネルを有した素子を
含む全く新規な集積回路の構成を提供することをその目
的としている。Therefore, an object of the present invention is to provide a completely new integrated circuit configuration including an element having a vacuum channel, which can be manufactured by applying semiconductor device manufacturing technology.

課題を解決するための手段 即ち、本発明に従うと、第１の基板と、第１の基板と、
前記第１の基板上に気密に密着して形成された閉じた水
平断面形状を有する厚さの均一な第１のスペーサと、前
記第１のスペーサ上に気密に密着した第２の基板とによ
り画成され、内部を真空とされた外囲器と、前記外囲器
内で、前記第１の基板上に形成されたカソードと、前記
カソードに向かい合うように且つ前記カソードから離れ
て位置するように、前記第１および第２の基板のいずれ
かに支持されたアノードとを含み、前記カソードから真
空中の流路を介して前記アノードへ電子が移動するよう
に構成されている素子とを備えることを特徴とする真空
チャネルを有する集積回路が提供される。According to the means for solving the problem, that is, the present invention, a first substrate;
A first spacer having a uniform thickness and having a closed horizontal cross-sectional shape formed in airtight contact with the first substrate, and a second substrate in airtight contact with the first spacer. an envelope having a vacuum defined therein; a cathode formed on the first substrate within the envelope; and a cathode positioned opposite to and spaced from the cathode. an anode supported on either of the first and second substrates, and an element configured such that electrons move from the cathode to the anode via a channel in vacuum. An integrated circuit having a vacuum channel is provided.

また、上記本発明に係る集積回路において、前記カソー
ドから前記アノードへの電子の移動量を制御するための
制御電極が、前記カソードと前記アノードとの間に位置
するように、前記第１および第２の基板のいずれかに支
持されていることを特徴とする集積回路が提供される。Further, in the integrated circuit according to the present invention, a control electrode for controlling the amount of movement of electrons from the cathode to the anode is located between the cathode and the anode. An integrated circuit is provided, characterized in that the integrated circuit is supported on one of two substrates.

作用 真空チャネルを有する微細構造のデバイスを作製する場
合、以下のような点が課題となる。When fabricating microstructured devices with active vacuum channels, the following issues arise.

まず第一に、チャネルを真空内に保持するための物理的
な構造が必要になるが、通常の半導体デバイスの製造技
術には、このような構造物を作製する方法がない。First of all, a physical structure is required to keep the channel in a vacuum, and typical semiconductor device manufacturing techniques do not have a way to create such a structure.

第二に、電極構造だけではなく、周辺の配線技術につい
ても、従来の半導体素子とは異なる技術が必要になるが
、それについては何ら確立された技術がない。Second, not only the electrode structure but also the peripheral wiring technology requires a different technology from that of conventional semiconductor devices, but there is no established technology for this.

第三に、真空チャネルに電子を励起する陰極として、熱
陰極ではなく冷陰極を用いることになるので、充分な量
の電子が真空中に励起されるような構成とする必要があ
る。励起される電子が不足した場合は、素子動作に重要
な特性のひとつである相互コンダクタンスが充分に取れ
ず、高速動作が実現できない。Thirdly, since a cold cathode, rather than a hot cathode, is used as the cathode for exciting electrons into the vacuum channel, the structure must be such that a sufficient amount of electrons can be excited into the vacuum. If there are not enough excited electrons, mutual conductance, which is one of the important characteristics for device operation, will not be sufficient, making it impossible to achieve high-speed operation.

以上のような課題に対して、本発明に係る集積回路はそ
れぞれ以下のように対応している。The integrated circuit according to the present invention deals with the above-mentioned problems as follows.

即ち、まず第１の課題に対して、本発明に係る集積回路
においては、各種の素子および配線により構成された回
路が、下側および上側の１対の基板と、この基板を気密
に連結する閉断面を有するスペーサとによって画成され
た外囲器の内部に収容されている。従って、この外囲器
内が排気されていれば、回路および配線は真空内に保持
される。That is, to address the first problem, in the integrated circuit according to the present invention, a circuit made up of various elements and wiring connects a pair of lower and upper substrates in an airtight manner. and a spacer having a closed cross section. Therefore, if the inside of this envelope is evacuated, the circuits and wiring are kept in a vacuum.

尚、外囲器内に収容される素子および配線は、外囲器を
封止する前に、予め基板上に作製することができる。こ
の作製には、公知の集積回路製造技術が適用できる。Note that the elements and wiring to be housed in the envelope can be fabricated in advance on the substrate before sealing the envelope. Known integrated circuit manufacturing techniques can be applied to this fabrication.

また、特に、電子の流路を真空とする素子については、
その電子の流路の一端が下側基板に、他端が上側基板に
形成されるように構成することができる。このような素
子構造は、前記した外囲器が組立てられて始めてひとつ
の素子として完成することになるが、複雑になりがちな
電極構成を容易に実現し得る構成である。In addition, especially for devices whose electron flow path is a vacuum,
One end of the electron flow path can be formed in the lower substrate, and the other end can be formed in the upper substrate. Although such an element structure is completed as a single element only after the above-mentioned envelope is assembled, it is a configuration that can easily realize an electrode configuration that tends to be complicated.

第２の課題に対して、本発明に係る集積回路では、外囲
器内および外囲器外においては、それぞれ公知の配線技
術を適用することができる。また、外囲器内と外囲器外
とを接続する配線も、公知の配線技術を適用することが
できる。更に、本発明に係る集積回路においては、上側
基板に形成された配線または素子と、下側基板に形成さ
れた配線または素子とを接続する必要が生じる場合があ
る。To solve the second problem, in the integrated circuit according to the present invention, known wiring techniques can be applied inside the envelope and outside the envelope. Also, known wiring techniques can be applied to the wiring that connects the inside of the envelope and the outside of the envelope. Furthermore, in the integrated circuit according to the present invention, it may be necessary to connect the wiring or elements formed on the upper substrate to the wiring or elements formed on the lower substrate.

このような場合、具体的に後述するようなバンプを介し
て接続する方法の他、導電性膜を用いた接着方式や電極
接触方式等が考えられる。In such a case, in addition to a method of connecting via bumps as specifically described below, an adhesive method using a conductive film, an electrode contact method, etc. can be considered.

第３の課題に対して、本発明に係る集積回路では、基板
上に形成された立体構造を有する構造物の上に陰極とな
る金属膜を形成すると共に、複数のまたは長尺の実効陰
極を形成することによって対応している。このような構
成とすることによって実効的な陰極が拡大され、相互コ
ンダクタンスを稼ぐことができる。To solve the third problem, in the integrated circuit according to the present invention, a metal film serving as a cathode is formed on a structure having a three-dimensional structure formed on a substrate, and a plurality of or long effective cathodes are formed. They are responding by forming. With such a configuration, the effective cathode area can be expanded and mutual conductance can be increased.

このように、本発明によれば、電子の流路を真空とした
素子を含む全く新規な集積回路を実現することができる
。このような集積回路は、半導体集積回路と同様に高い
集積度を実現し得ると共に、特定の素子においては電子
の流路が真空に保持されているので、電子本来の高速な
走行速度が実現され、極めて高い動作速度を実現し得る
ものである。As described above, according to the present invention, it is possible to realize a completely novel integrated circuit including an element whose electron flow path is a vacuum. Such integrated circuits can achieve a high degree of integration similar to semiconductor integrated circuits, and because the electron flow path is kept in a vacuum in certain elements, the high speed that electrons inherently travel can be realized. , it is possible to achieve extremely high operating speeds.

尚、本発明に係る集積回路は、１対の基板とこれらの基
板を気密に結合するスペーサとによって画成された外囲
器内に種々の素子を収容した構造を基本ユニットとする
が、更に、このような基本ユニットを複数積層した構造
とし、各ユニットの外囲器を連通ずる貫通孔を特定の基
板に設けることにより、更に複雑且つ大規模な集積回路
を実現することができる。このような構成を採った場合
、複数のユニットを連通ずる貫通孔は、配線を挿通する
ためのスルーホールとして使用してもよいし、カソード
からアノードへ移動する電子の流路として使用してもよ
い。The integrated circuit according to the present invention has a basic unit structure in which various elements are housed in an envelope defined by a pair of substrates and a spacer that hermetically connects these substrates. By forming a structure in which a plurality of such basic units are stacked, and by providing a specific substrate with a through hole that communicates the envelopes of each unit, a more complex and large-scale integrated circuit can be realized. When such a configuration is adopted, the through hole that connects multiple units may be used as a through hole for inserting wiring, or as a flow path for electrons moving from the cathode to the anode. good.

以下、図面を参照して本発明をより具体的に説明するが
、以下の開示は本発明の一実施例に過ぎず、本発明の技
術的範囲を何ら限定するものではない。Hereinafter, the present invention will be described in more detail with reference to the drawings, but the following disclosure is only one embodiment of the present invention, and does not limit the technical scope of the present invention in any way.

実施例１ 第１図は、本発明に従って構成された真空チャネルを有
する集積回路の具体例を示す図である。EXAMPLE 1 FIG. 1 is a diagram illustrating an example of an integrated circuit having a vacuum channel constructed in accordance with the present invention.

同図に示された集積回路は、上側および下側の１対の基
板７１および７２とスペーサ８とによって画成された外
囲器内に、容量３、抵抗４および配線５と制御素子１と
を配置して構成されており、外囲器内は排気されている
。また、配線５の一部は、スペーサ８を貫通して外囲器
の外に導かれ、電極パッド６に接続されている。尚、実
際には、外囲器を構成するスペーサ８は、回路部分を包
囲して閉じた水平断面形状を有している。The integrated circuit shown in the figure includes a capacitor 3, a resistor 4, a wiring 5, and a control element 1 in an envelope defined by a pair of upper and lower substrates 71 and 72 and a spacer 8. The inside of the envelope is evacuated. Further, a portion of the wiring 5 passes through the spacer 8 , is led out of the envelope, and is connected to the electrode pad 6 . In reality, the spacer 8 constituting the envelope has a closed horizontal cross-sectional shape surrounding the circuit portion.

容量３、抵抗４および配線５は、公知の集積回路製造技
術により形成されている。即ち、配線５は、基板７１ま
たは７２上に形成された導体薄膜により形成されている
。また、抵抗は、配線５の一部を、抵抗の大きな材料で
置き換えることにより形成されている。更に、容量３は
、１対の配線５の間に誘電体を挟むことにより形成され
ている。上側基板７１上の配線５と、下側基板７２上の
配線５とは、バンプ２により接続されている。尚、第１
図には図示されていないが、インダクタ（例えばスパイ
ラルインダクタ）も、導体線路を適切な形状にパターニ
ングすることで形成することができる。The capacitor 3, the resistor 4, and the wiring 5 are formed using a known integrated circuit manufacturing technique. That is, the wiring 5 is formed of a conductive thin film formed on the substrate 71 or 72. Further, the resistor is formed by replacing a part of the wiring 5 with a material having a large resistance. Further, the capacitor 3 is formed by sandwiching a dielectric between a pair of wirings 5. The wiring 5 on the upper substrate 71 and the wiring 5 on the lower substrate 72 are connected by bumps 2. Furthermore, the first
Although not shown in the figure, an inductor (for example, a spiral inductor) can also be formed by patterning the conductor line into an appropriate shape.

また、この集積回路において取り扱う信号周波数が高い
場合は、マイクロ波回路等に見られるように、インピー
ダンス整合に留意する必要がある。Further, when the signal frequency handled in this integrated circuit is high, it is necessary to pay attention to impedance matching, as seen in microwave circuits and the like.

以上のような集積回路を構成する基板７１．７２の材料
としては、熱伝導性に優れたアルミナ、石英等を有利な
ものとして例示することができる。特に、後述するよう
に、基板７１上に形成された電極と基板７２上に形成さ
れた電極との間で特定のアライメントをとる必要がある
ことを考慮すると、透明基板を使用することにより作製
が容易となる。Advantageous materials for the substrates 71 and 72 constituting the above-described integrated circuit include alumina, quartz, and the like, which have excellent thermal conductivity. In particular, as will be described later, the use of a transparent substrate facilitates fabrication, considering that it is necessary to achieve a specific alignment between the electrodes formed on the substrate 71 and the electrodes formed on the substrate 72. It becomes easier.

上側および下側基板７１．７２と共に外囲器を構成する
スペーサ８は、第１図においては集積回路の周辺部にの
み配置されているが、側基板７１．７２間のギャップを
均一にするために、集積回路領域の内部にも、柱状のス
ペーサを設けることも好ましい。また、外囲器としての
気密性と、バンプ２に作用する力を均一にするという観
点から、その厚さのばらつきが少なく、表面性状が清浄
であることが好ましい。尚、有効な微細真空管構造から
考えると、２μｍ〜２０μｍ程度が典型的なスペーサ８
の厚さとなる。The spacer 8, which together with the upper and lower substrates 71.72 forms an envelope, is arranged only at the periphery of the integrated circuit in FIG. 1, but in order to make the gap between the side substrates 71.72 uniform Furthermore, it is also preferable to provide columnar spacers inside the integrated circuit area. Further, from the viewpoint of ensuring airtightness as an envelope and uniformizing the force acting on the bumps 2, it is preferable that the thickness thereof has little variation and the surface texture is clean. In addition, considering the effective fine vacuum tube structure, the typical spacer 8 is about 2 μm to 20 μm.
The thickness will be .

第１図に示すように、この実施例では、陰極電極１２を
形成する金属層を延長してそのまま配線５としているが
、実際には、陰極−格子間の容量低減の観点から、抵抗
が問題にならない程度に配線５を細くすることが好まし
い。As shown in FIG. 1, in this embodiment, the metal layer forming the cathode electrode 12 is extended and used as the wiring 5, but in reality, resistance is a problem from the viewpoint of reducing the capacitance between the cathode and the lattice. It is preferable to make the wiring 5 thin to the extent that it does not become.

また、第１図に示した集積回路では、各配線５および電
極が各基板表面上に形成されているが、フォトレジスト
を用いて各基板に溝を形成し、スペーサリフトオフ法に
より基板と段差のない配線を形成することも可能である
。このような場合、第１図中に示した回路のように、配
線５の取り出しに際してスペーサ８を貫通する必要がな
い。尚、スペーサ８を金属材料により形成した場合は、
スペーサ８と配線５との間を絶縁する必要がある。In addition, in the integrated circuit shown in FIG. 1, each wiring 5 and electrode are formed on the surface of each substrate, but grooves are formed on each substrate using photoresist, and a spacer lift-off method is used to form grooves between the substrates and the steps. It is also possible to form wiring without any In such a case, unlike the circuit shown in FIG. 1, there is no need to penetrate the spacer 8 when taking out the wiring 5. In addition, when the spacer 8 is formed of a metal material,
It is necessary to insulate between the spacer 8 and the wiring 5.

以上説明した本実施例に係る集積回路は、スペーサを介
して１対の基板を貼り合わせることにより形成された外
囲器内に形成されているが、更に、複数の基板をスペー
サを介して積層し、形成された複数の外囲器をバイアホ
ール等によって連通ずることにより、更に集積度の高い
回路を実現することもできる。尚、バイアホールの形成
は、使用した基板材料等により、ドライエツチングとウ
ェットエツチングとを適宜選択することができる。The integrated circuit according to this embodiment described above is formed in an envelope formed by bonding a pair of substrates together with a spacer interposed therebetween. However, by communicating the formed plurality of envelopes through via holes or the like, it is also possible to realize a circuit with an even higher degree of integration. Note that for forming the via hole, dry etching or wet etching can be selected as appropriate depending on the substrate material used.

第２図（ａ）は、第１図に示した集積回路で使用されて
いる制御素子１を拡大して示す図である。FIG. 2(a) is an enlarged view of the control element 1 used in the integrated circuit shown in FIG.

同図に示すように、この制御素子１は、上側基板７１の
下面に配置された陽極１５と、下側基板７２上に搭載さ
れた格子電極１４および陰極電極１２とから主に構成さ
れている。As shown in the figure, the control element 1 is mainly composed of an anode 15 disposed on the lower surface of an upper substrate 71, and a grid electrode 14 and a cathode electrode 12 mounted on a lower substrate 72. .

ここで、陽極電極１５は、上側基板７１の下面に形成さ
れた金属層により構成されている。また、陰極電極１２
は、下側基板７２上で４角錐状に***した複数の部分を
備える構造物１１の表面に形成された金属層により形成
されている。このような点状陰極電極１２を複数設ける
ことにより、この素子が取り扱うことができる電流量を
増加することができる。また、格子電極１４は、絶縁体
で形成された支持部材１３によって下側基板７２から離
隔して配置されており、陰極電極１２の***部の先端を
包囲して形成された複数の貫通孔を備えている。以上の
ように構成することにより、実効的な陰極が複数形成さ
れる。Here, the anode electrode 15 is constituted by a metal layer formed on the lower surface of the upper substrate 71. In addition, the cathode electrode 12
is formed by a metal layer formed on the surface of the structure 11 having a plurality of raised portions shaped like a quadrangular pyramid on the lower substrate 72 . By providing a plurality of such dotted cathode electrodes 12, the amount of current that this element can handle can be increased. The grid electrode 14 is spaced apart from the lower substrate 72 by a support member 13 made of an insulator, and has a plurality of through holes formed surrounding the tips of the protrusions of the cathode electrode 12. We are prepared. By configuring as described above, a plurality of effective cathodes are formed.

第２図ら）は、第２図（ａ）に示した制御素子の他の実
施態様を示す図である。FIG. 2(a) is a diagram showing another embodiment of the control element shown in FIG. 2(a).

同図に示すように、この素子は、主に陰極電極１２ａと
格子電極１４ａの形状に特徴がある。即ち、この実施態
様では、構造物１１ａは長手方向に連続した篩状の***
部を形成しており、構造物１１ａ上に形成された金属層
である陰極電極１２ａも、連続した篩状の突起を有して
いる。また、格子電極１４ａは、陰極電極１２Ｈの連続
した篩状***を挟むように形成された１対の長尺金属層
により形成されている。従って、この素子では、実効的
な陰極は、長尺の連続した形状となる。As shown in the figure, this element is mainly characterized by the shapes of the cathode electrode 12a and the grid electrode 14a. That is, in this embodiment, the structure 11a forms continuous sieve-like protrusions in the longitudinal direction, and the cathode electrode 12a, which is a metal layer formed on the structure 11a, also has continuous sieve-like protrusions. have. Moreover, the grid electrode 14a is formed of a pair of long metal layers formed so as to sandwich the continuous sieve-like protuberances of the cathode electrode 12H. Therefore, in this element, the effective cathode has a long continuous shape.

尚、上記素子において、陰極電極１２．１２ａ、格子電
極１４．１４ａおよび陽極１５の材料としては、Ｍｏ、
Ｗ等を好ましいものとして例示することができる。In the above element, the materials of the cathode electrode 12.12a, the grid electrode 14.14a, and the anode 15 include Mo,
Preferred examples include W and the like.

また、必要に応じて、陰極電極１２の表面に酸化膜を形
成することもできる。Furthermore, an oxide film can be formed on the surface of the cathode electrode 12 if necessary.

一方、構造物１１またはｌｌａを基板上に改めて形成す
る場合は、好ましい材料としてＳ】０２、ＳｊＮ等の絶
縁物の他、金属を使用することもできる。On the other hand, when the structure 11 or lla is newly formed on the substrate, in addition to insulators such as S]02 and SjN, metals can also be used as preferred materials.

これらの材料は、テーパーエツチングにより微細加工が
可能であり、例えば、バターニングに際して露光条件や
ベータ温度を適切に制御することによりレジスト層を台
形状に形成しておき、スペーサ効果を持たせながらエツ
チングを行うことにより、第２図（ａ）および（５）に
示したような***部を有する構造物１１、ｌｌａを形成
することができる。また、基板を回転しながら角度スペ
ーサ、角度ＥＣＲ−ＣＶＤ、角度蒸着等により***した
構造物を形成することも可能である。更に、例えば８１
基板を用いた場合には、適切な結晶面およびパターン方
位を選択した上で、ＫＯＨ：イソプロビルアルコール、
エチレンジアミン：ヒロカテコール等ニよりエツチング
することにより、***した構造物を形成することができ
る。この場合、構造物１１またはｌｌａの形状の制御は
より精密にできる。但し、構造物１１またはｌｌａの形
成方法が、これらの方法に限定されるわけではないこと
は勿論である。These materials can be microfabricated by taper etching. For example, by appropriately controlling the exposure conditions and beta temperature during patterning, the resist layer is formed into a trapezoidal shape, and then etched while creating a spacer effect. By doing this, it is possible to form structures 11 and lla having raised portions as shown in FIGS. 2(a) and 2(5). It is also possible to form raised structures by angular spacers, angular ECR-CVD, angular evaporation, etc. while rotating the substrate. Furthermore, for example, 81
When using a substrate, after selecting an appropriate crystal plane and pattern orientation, KOH: isopropyl alcohol,
A raised structure can be formed by etching with ethylenediamine:hyrocatechol or the like. In this case, the shape of the structure 11 or lla can be controlled more precisely. However, it goes without saying that the method for forming the structure 11 or lla is not limited to these methods.

尚、本実施例において説明した素子は、単一の格子電極
を有する、言わば３極管構造であるが、第２図（Ｃ）〜
げ）に示した工程を繰り返すことにより、遮蔽格子、抑
制格子等に相当する格子電極を更に形成し、４極管構造
や三極管構造を実現することもできる。The device explained in this example has a so-called triode structure having a single grid electrode, but the device shown in FIGS.
By repeating the steps shown in (g), it is also possible to further form a grid electrode corresponding to a shielding grid, a suppression grid, etc., and to realize a tetrode structure or a triode structure.

また、ひとつの外囲器内に複数の制御素子を形成する場
合、一方の基板に第１の素子の陰極電極と第２の素子の
陽極とを形成し、他方の基板に第１の素子の陽極電極と
第２の素子の陰極電極を形成する、といったレイアウト
とすることにより、上側基板と下側基板との配線の相互
接続数を低減し得る。Furthermore, when forming a plurality of control elements in one envelope, the cathode electrode of the first element and the anode of the second element are formed on one substrate, and the cathode electrode of the first element is formed on the other substrate. By forming a layout in which an anode electrode and a cathode electrode of the second element are formed, the number of wiring interconnections between the upper substrate and the lower substrate can be reduced.

作製例 以下に、上述のような真空チャネルを有する制御素子の
作製手順について説明する。第３図（ａ）〜（社）は、
その製作手順を工程毎に示す図である。Fabrication Example Below, a procedure for fabricating a control element having a vacuum channel as described above will be explained. Figure 3 (a) - (company) are
It is a figure which shows the manufacturing procedure for each process.

まず、第３図（ａ）に示すように、下側基板７２上に構
造物１１を形成する。具体的な形成方法は、既に説明し
た各種の方法から適宜選択することができる。First, as shown in FIG. 3(a), the structure 11 is formed on the lower substrate 72. A specific forming method can be appropriately selected from the various methods already described.

続いて、第３図（ｂ）に示すように、構造物１１上に陰
極電極１２となる金属膜を形成する。次に、第３図（Ｃ
）に示すように、陰極電極１２の側方を挟むように、絶
縁物で形成された１対の支持部材１３を形成する。ここ
で、支持部材１３の側面は、多少傾斜を持たせてテーパ
状に形成すると、格子電極に対する配線を形成する際に
有利である。Subsequently, as shown in FIG. 3(b), a metal film that will become the cathode electrode 12 is formed on the structure 11. Next, Figure 3 (C
), a pair of support members 13 made of an insulator are formed so as to sandwich the sides of the cathode electrode 12 . Here, it is advantageous to form the side surface of the support member 13 into a tapered shape with a slight inclination when forming wiring for the grid electrode.

次に、第３図（６）に示すように、陰極電極１２および
支持部材１３を含む基板全体を覆うように、選択的に除
去可能なポリイミド等の高分子材料膜９を塗布により形
成する。続いて、この高分子材料膜９とエツチングレー
トが等しくなるようなレジストを塗布してからドライエ
ツチングを行い、支持部材１３の上面が露出するように
高分子材料膜９の***部分を除去し、第３図（ｅ）に示
すように表面を平坦化する。Next, as shown in FIG. 3(6), a selectively removable polymer material film 9 such as polyimide is formed by coating so as to cover the entire substrate including the cathode electrode 12 and the support member 13. Subsequently, a resist having an etching rate equal to that of the polymer material film 9 is applied, and dry etching is performed to remove the raised portion of the polymer material film 9 so that the upper surface of the support member 13 is exposed. The surface is flattened as shown in FIG. 3(e).

次に、第３図（ｆ）に示すように、陰極電極１２側に張
り出したオーバハングを有する１対の格子電極１３を支
持部材１３上に形成した後、第３図（（至）に示すよう
に、高分子材料膜９を除去する。以上のようにして下側
基板７２上に搭載される電極構造が完成する。Next, as shown in FIG. 3(f), a pair of grid electrodes 13 having overhangs protruding toward the cathode electrode 12 are formed on the support member 13, and then as shown in FIG. Next, the polymer material film 9 is removed.In this way, the electrode structure mounted on the lower substrate 72 is completed.

尚、上述の一連のプロセスは非自己整合プロセスである
が、熱プロセスが無ければ０．１〜０．２μｍ（３σ）
程度のアライメント精度は既に実現されている。また、
将来的にステッパの位置アライメント精度で０．０５μ
ｍ以下が実用化されつつある点を考慮すると実質的な問
題は少ないと考えられる。Note that the series of processes described above is a non-self-aligned process, but if there is no thermal process, the
This level of alignment accuracy has already been achieved. Also,
In the future, stepper position alignment accuracy will be 0.05μ
Considering the fact that the diameter of m or less is being put into practical use, it is thought that there are few practical problems.

最後に、第３図口に示すように、陰極電極１１および格
子電極１４を搭載した下側基板７２と、陽極電極１５を
下面に搭載した上側基板７１とを、スペーサ８を介して
接合することにより、この素子が完成する。尚、上側基
板７１上への陽極電極１５の形成は、公知の方法で可能
なので説明は省略する。また、第３図（社）では、上側
基板７１には、容量３も搭載されている。Finally, as shown in FIG. This completes the device. Note that the anode electrode 15 can be formed on the upper substrate 71 by a known method, so a description thereof will be omitted. Further, in FIG. 3 (Company), the capacitor 3 is also mounted on the upper substrate 71.

基板７１．７２とスペーサ８との接合に際して、これら
の部材により形成される外囲器内を真空とする工程が必
要であるが、これは、接合工程を真空中で実施する方法
の他、何れかの基板にホールを設け、接合後に内部を排
気してからホールを封止する方法も選択できる。尚、外
囲器の封止に先立って、電極密着のための加熱処理と脱
ガス処理とを行うことが好ましい。When bonding the substrates 71 and 72 and the spacer 8, it is necessary to evacuate the inside of the envelope formed by these members. Another option is to provide a hole in the substrate, evacuate the inside after bonding, and then seal the hole. Note that, prior to sealing the envelope, it is preferable to perform a heat treatment and a degassing treatment for bonding the electrodes.

上記外囲器を構成するスペーサ８の材料としては、高分
子材料薄膜、金属膜、スパッタリング法により堆積した
石英層等の絶縁物等を例示することができるが、経時変
化を含む脱ガスおよびリ−り等について充分吟味された
材料を選択することが重要である。Examples of the material of the spacer 8 constituting the envelope include a thin film of a polymer material, a metal film, and an insulating material such as a quartz layer deposited by sputtering. It is important to select materials that have been carefully examined in terms of -

上述のような、上側基板γ１と下側基板７２との接合に
際して、第３図口に示すように、上側基板７１上の配線
と下側基板７２上の配線とを接続する必要がある。When joining the upper substrate γ1 and the lower substrate 72 as described above, it is necessary to connect the wiring on the upper substrate 71 and the wiring on the lower substrate 72, as shown in the opening of FIG.

ここでは、既に第１図に示したように、バンプを介して
接続する方法を採用している。即ち、バンプ２は、バン
プを形成すべき配線５上にアンダーバンプメタルを形成
した後フォトレジストを除去し、必要に応じてアンダー
バンプメタルのエツチングを行うことにより形成される
。アンダーバンプメタルの材料としては、Ｃｒ／ＣｕＳ
Ｃｒ／Ｎｉ、　Ｔｉ／Ｗ、　Ｔｉ／Ｐｔ、〜ｉ／Ｃｕ等
を、またバンプ２としてはＡｕ、　Ｃｕ、　Ｐｂ／Ｓｎ
等を例示することができる。Here, as already shown in FIG. 1, a method of connecting via bumps is adopted. That is, the bump 2 is formed by forming an under bump metal on the wiring 5 where the bump is to be formed, removing the photoresist, and etching the under bump metal as necessary. The material for the under bump metal is Cr/CuS.
Cr/Ni, Ti/W, Ti/Pt, ~i/Cu, etc., and as the bump 2, Au, Cu, Pb/Sn
etc. can be exemplified.

尚、本作製例では、上側基板７１上に形成された配線と
下側基板７２上に形成された配線との接続は、上記した
バンプを介する接続方法の他に、導電性膜を用いた接着
方式や電極接触方式等が考えられる。殊に、後者の方法
は、将来基板間のギャップが狭くなれば有利な方法であ
り、接触電極を複合材料として接触後に共晶化させる方
法が利用できる可能性がある。更に、全く異なる接続方
法として、上側基板７１の配線５と下側基板７２の配線
５とをそれぞれ後述する外囲器の外側に取り出し、外囲
器の外で接続する方法も考えられる。但し、この方法で
は、上記した３極構造の場合でも外部配線数が２ｎ（ｎ
は素子数）となり集積化する上で不利である。また、動
作速度等の点でも不利であることから採用は勧められな
い。In this manufacturing example, the wiring formed on the upper substrate 71 and the wiring formed on the lower substrate 72 are connected by bonding using a conductive film, in addition to the connection method using the bumps described above. method, electrode contact method, etc. In particular, the latter method will be advantageous if the gap between the substrates becomes narrower in the future, and there is a possibility that a method of eutecticizing the contact electrode as a composite material after contact may be used. Furthermore, as a completely different connection method, it is also possible to take out the wiring 5 of the upper substrate 71 and the wiring 5 of the lower substrate 72 to the outside of the envelope, which will be described later, and connect them outside the envelope. However, with this method, even in the case of the three-pole structure described above, the number of external wirings is 2n (n
is the number of elements), which is disadvantageous for integration. Furthermore, it is disadvantageous in terms of operating speed, etc., so its adoption is not recommended.

実施例２ 第４図（ａ）およびら）は、本発明に係る集積回路にお
いて使用することができる制御素子であって、特に１枚
の基板上に全ての構成要素を搭載して構成した場合の具
体例を示す図である。Embodiment 2 FIGS. 4(a) and 4(a) show control elements that can be used in the integrated circuit according to the present invention, especially when all the components are mounted on one substrate. It is a figure showing a specific example.

第４図（ａ）に示す制御素子は、基板７２上の構造物１
１を覆うように形成された陰極電極１２と、陰極電極１
２の周囲に形成された第１支持部材１３と、第１支持部
材１３上に搭載された格子電極１４と、格子電極１４上
に形成された第２支持部材１６と、第２支持部材１６上
に形成された陽極電極１５とから構成されており、実質
的に第２図に示した制御素子と同じ構成を有している。The control element shown in FIG. 4(a) is a structure 1 on a substrate 72.
1, and a cathode electrode 12 formed to cover the cathode electrode 1.
2, a grid electrode 14 mounted on the first support member 13, a second support member 16 formed on the grid electrode 14, and a grid electrode 14 mounted on the first support member 13; 2, and has substantially the same structure as the control element shown in FIG. 2.

尚、この制御素子においては、第１および第２の支持部
材１３．１６と陽極電極１５とによって外囲器を構成し
てもよいし、また、この制御素子を含む回路全体を大き
な外囲器の内部に収容してもよい。In this control element, the first and second support members 13, 16 and the anode electrode 15 may constitute an envelope, or the entire circuit including this control element may be enclosed in a large envelope. It may be housed inside.

第４図Ｑ：１）に示す制御素子は、言わばプレーナ型の
３極管構造を有している。即ち、この実施例においては
、１枚の基板７２上に、互いに平行に形成された陰極電
極１２、格子電極１４および陽極電極１５から制御素子
が構成されている。ここでは、陰極１２および陽極１５
をスペーサの一部とすることによって容易に外囲器が構
成できる。また、各電極の形成も極めて容易である。The control element shown in FIG. 4 Q:1) has a so-called planar triode structure. That is, in this embodiment, the control element is composed of a cathode electrode 12, a grid electrode 14, and an anode electrode 15, which are formed parallel to each other on a single substrate 72. Here, the cathode 12 and the anode 15
By making it a part of the spacer, an envelope can be easily constructed. Furthermore, formation of each electrode is extremely easy.

発明の詳細 な説明したように、本発明によれば、電子の走行速度が
高速に近い真空チャネルを有する全く新規な集積回路が
提供される。DETAILED DESCRIPTION OF THE INVENTION As described above, the present invention provides an entirely new integrated circuit having a vacuum channel with near high electron travel speeds.

即ち、本発明によれば、真空を維持する外囲器と、その
外囲器の内部に収容される一連の電極、素子等を、リン
グラフィ技術により集積化して形成することができる。That is, according to the present invention, an envelope that maintains a vacuum and a series of electrodes, elements, etc. housed inside the envelope can be integrated and formed by phosphorography technology.

従って、本発明によれば、従来の半導体集積回路の利点
と、真空管の利点とを併せもった集積回路が実現できる
。Therefore, according to the present invention, it is possible to realize an integrated circuit that combines the advantages of conventional semiconductor integrated circuits and the advantages of vacuum tubes.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、本発明に係る集積回路の構成例を示す図であ
り、 第２図（ａ）および（ｂ）は、第１図に示した集積回路
において使用される真空チャネルを有する制御素子の構
成例を示す図であり、 第３図（ａ）〜（社）は、第２図に示した制御素子の作
製過程を工程毎に示す図であり、 第４図（ａ）およびら）は、本発明に係る真空チャネル
を有する制御素子の他の構成例を示す図であり、第５図
は、灯台管と呼ばれる公知のマイクロ波管の構造を示す
断面図である。 〔主な参照番号〕 １・・・制御素子、　２・・ ３・・・容量、　　　４・・ ５・・・配線電極、　６・・ ８・・・スペーサ、　９・・ １１・・・構造物、　　１２・・ １３．１６・・・支持部材、 １４・・・格子電極、　１５・・ ７１．７２・・・基板、 １０１　　・・・陰極電極、１０２　　・１０２ａ・・
　格子側８部材、 １０３　　・・・陽極電極、１０４　　・１０５　　・
・・陰極引出部材、 １０６　　・・・陽極引出部材、 １０７　　・・・ガラス封止部材、 １０８　　・・・ステム バンプ、 抵抗、 電極パッド、 高分子材料膜、 陰極の電極層、 ・陽極電極、 ・・格子電極、 ・・ヒータ、FIG. 1 is a diagram showing a configuration example of an integrated circuit according to the present invention, and FIGS. 2(a) and (b) show a control element having a vacuum channel used in the integrated circuit shown in FIG. FIG. 3(a) to FIG. 3(a) are diagrams showing each step of the manufacturing process of the control element shown in FIG. 5 is a diagram showing another configuration example of a control element having a vacuum channel according to the present invention, and FIG. 5 is a sectional view showing the structure of a known microwave tube called a lighthouse tube. [Main reference numbers] 1... Control element, 2... 3... Capacitor, 4... 5... Wiring electrode, 6... 8... Spacer, 9... 11... Structure , 12... 13.16... Supporting member, 14... Grid electrode, 15... 71.72... Substrate, 101... Cathode electrode, 102, 102a...
8 members on the grid side, 103... anode electrode, 104 ・105 ・
・・Cathode extraction member, 106 ・Anode extraction member, 107 ・Glass sealing member, 108 ・Stem bump, resistor, electrode pad, polymer material film, cathode electrode layer, ・Anode electrode, ・・Grid electrode, heater,

Claims (5)

【特許請求の範囲】[Claims] （１）第１の基板と、前記第１の基板上に気密に密着し
て形成された閉じた水平断面形状を有する厚さの均一な
第１のスペーサと、前記第１のスペーサ上に気密に密着
した第２の基板とにより画成され、内部を真空とされた
外囲器と、 前記外囲器内で、前記第１の基板上に形成されたカソー
ドと、前記カソードに向かい合うように且つ前記カソー
ドから離れて位置するように、前記第１および第２の基
板のいずれかに支持されたアノードとを含み、前記カソ
ードから真空中の流路を介して前記アノードへ電子が移
動するように構成されている素子と を備えることを特徴とする真空チャネルを有する集積回
路。(1) a first substrate, a first spacer having a uniform thickness having a closed horizontal cross-sectional shape formed in airtight contact with the first substrate, and a first spacer with a uniform thickness formed in airtight contact with the first spacer; a second substrate in close contact with the envelope, the inside of which is evacuated; a cathode formed on the first substrate within the envelope; and an envelope facing the cathode. and an anode supported on either of the first and second substrates so as to be located away from the cathode, such that electrons move from the cathode to the anode via a channel in vacuum. An integrated circuit having a vacuum channel, characterized in that it comprises an element configured to. （２）請求項１に記載された集積回路であって、前記カ
ソードから前記アノードへの電子の移動量を制御するた
めの制御電極が、前記カソードと前記アノードとの間に
位置するように、前記第１および第２の基板のいずれか
に支持されていることを特徴とする集積回路。(2) The integrated circuit according to claim 1, wherein a control electrode for controlling the amount of movement of electrons from the cathode to the anode is located between the cathode and the anode; An integrated circuit supported by either of the first and second substrates. （３）請求項１または請求項２に記載された集積回路で
あって、前記素子のアノードが、前記第２の基板上に形
成されていることを特徴とする集積回路。(3) The integrated circuit according to claim 1 or 2, wherein the anode of the element is formed on the second substrate. （４）請求項１から請求項３までのいずれか１項に記載
された集積回路であって、 前記第１の基板、前記第１のスペーサおよび前記第２の
基板によって画成され、内部を真空とされた第１の外囲
器と、 前記第１および第２の基板のうちの一方と、該一方の基
板上に気密に密着して形成された閉じた水平断面形状を
有する厚さの均一な第２のスペーサと、前記第２のスペ
ーサ上に気密に密着した第３の基板とにより画成され、
内部を真空とされた第２の外囲器とを備え、 更に、前記第１の外囲器と前記第２の外囲器とを連通す
る貫通孔が、前記第１の外囲器と前記第２の外囲器とで
共用される前記基板に設けられ、前記第１の外囲器の内
部に収容された素子と、前記第２の外囲器の内部に収容
された素子とが、前記貫通孔に挿通された配線により接
続されていることを特徴とする集積回路。(4) The integrated circuit according to any one of claims 1 to 3, wherein the integrated circuit is defined by the first substrate, the first spacer, and the second substrate, and has an interior. a first envelope that is evacuated; one of the first and second substrates; defined by a uniform second spacer and a third substrate hermetically adhered to the second spacer,
a second envelope whose interior is evacuated; further, a through-hole communicating between the first envelope and the second envelope is provided between the first envelope and the second envelope; An element provided on the substrate shared with the second envelope and housed inside the first envelope, and an element housed inside the second envelope, An integrated circuit characterized in that the integrated circuit is connected by wiring inserted through the through hole. （５）請求項１から請求項３までのいずれか１項に記載
された集積回路であって、 前記第１の基板、前記第１のスペーサおよび前記第２の
基板によって画成され、内部を真空とされた第１の外囲
器と、 前記第１および第２の基板のうちの一方と、該一方の基
板上に気密に密着して形成された閉じた水平断面形状を
有する厚さの均一な第２のスペーサと、前記第２のスペ
ーサ上に気密に密着した第３の基板とにより画成され、
内部を真空とされた第２の外囲器とを備え、 更に、前記第１の外囲器と前記第２の外囲器とを連通す
る貫通孔が、前記第１の外囲器と前記第２の外囲器とで
共用される前記基板に設けられ、前記第１の外囲器の内
部に形成されたアノードと、前記第２の外囲器の内部に
形成されたカソードとを含んでひとつの素子が形成され
、前記貫通孔を通して前記カソードから前記アノードへ
の電子の流路が形成されていることを特徴とする集積回
路。(5) The integrated circuit according to any one of claims 1 to 3, wherein the integrated circuit is defined by the first substrate, the first spacer, and the second substrate, and has an interior. a first envelope that is evacuated; one of the first and second substrates; defined by a uniform second spacer and a third substrate hermetically adhered to the second spacer,
a second envelope whose interior is evacuated; further, a through-hole communicating between the first envelope and the second envelope is provided between the first envelope and the second envelope; an anode provided on the substrate shared with a second envelope and formed inside the first envelope; and a cathode formed inside the second envelope. 1. An integrated circuit characterized in that one element is formed with the through hole, and an electron flow path from the cathode to the anode is formed through the through hole.