JPH04101622A - Inserting and removing circuit for hot-line - Google Patents
Inserting and removing circuit for hot-lineInfo
- Publication number
- JPH04101622A JPH04101622A JP21749190A JP21749190A JPH04101622A JP H04101622 A JPH04101622 A JP H04101622A JP 21749190 A JP21749190 A JP 21749190A JP 21749190 A JP21749190 A JP 21749190A JP H04101622 A JPH04101622 A JP H04101622A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- resistor
- hot
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 21
- 238000003780 insertion Methods 0.000 claims description 6
- 230000037431 insertion Effects 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims 1
- 244000145845 chattering Species 0.000 abstract description 7
- 230000002411 adverse Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000007599 discharging Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
技術分野
本発明は活線挿抜回路に関し、特にコンピュータ等の電
子装置の保守時においてパッケージを活線挿抜する際に
発生する諸問題を解決するための活線挿抜回路に関する
。Detailed Description of the Invention Technical Field The present invention relates to a hot-swap circuit, and more particularly to a hot-swap circuit for solving various problems that occur when hot-swapping packages during maintenance of electronic devices such as computers. .
従来技術
第2図は活線挿抜回路6の実装置位置関係を示すブロッ
ク図であり、直流電源5とこの電源の負荷である論理回
路7との間に実装される。そして、活線挿抜回路6は論
理回路7と共にパッケージ化されており、このパッケー
ジ10か直流電源5とコネクタ8を介して電気的に接続
されるようになっている。尚、コンデンサCはバイパス
コンデンサであって後述する如く、活線挿抜回路6と協
働動作をなすものである。Prior Art FIG. 2 is a block diagram showing the positional relationship in an actual device of a hot-swap circuit 6, which is mounted between a DC power supply 5 and a logic circuit 7 that is a load of this power supply. The hot-swap circuit 6 is packaged together with the logic circuit 7, and the package 10 is electrically connected to the DC power supply 5 via the connector 8. Incidentally, the capacitor C is a bypass capacitor and operates in cooperation with the hot-swap circuit 6, as will be described later.
従来、この種の活線挿抜回路6の例としては、第5図に
示される回路があり、パッケージ挿入時の突入電流を制
限するための抵抗R1と、一定時間後これを短絡するた
めのスイッチSWと、バイパスコンデンサCとから構成
されていた。すなわち、スイッチSWを開いた状態でパ
ッケージを挿入すると、抵抗R1を通してバイパスコン
デンサCの充電か開始され、充電か完了したと思われる
一定時間(例えば、5τ−5CRI秒後であれば、99
.3%まで充電される)後、人手によるスイッチ操作で
抵抗R1を短絡していた。Conventionally, as an example of this type of hot-swap circuit 6, there is a circuit shown in FIG. 5, which includes a resistor R1 to limit the rush current when inserting a package, and a switch to short-circuit this after a certain period of time. It consisted of SW and bypass capacitor C. That is, when the package is inserted with the switch SW open, charging of the bypass capacitor C starts through the resistor R1, and the charge is assumed to be completed for a certain period of time (for example, after 5τ - 5 CRI seconds, 99
.. After the battery was charged to 3%), the resistor R1 was short-circuited by manual switch operation.
なお、第5図の端子1〜4は第2図の端子1〜4に対応
する。Note that terminals 1 to 4 in FIG. 5 correspond to terminals 1 to 4 in FIG. 2.
しかし、上述した従来の活線挿抜回路は、必ず人手が介
入することになるため誤操作の危険があった。すなわち
、スイッチSWをオンしたままでパッケージを挿入して
しまった場合、突入電流が発生し、そのため直流電源5
が過電流でダウンするたけでなく、バイパスコンデンサ
Cにダメージを与えるという欠点があった。However, the above-mentioned conventional hot-swap circuit always requires manual intervention, so there is a risk of erroneous operation. In other words, if a package is inserted with the switch SW turned on, an inrush current will occur, which will cause the DC power supply 5 to
Not only does it go down due to overcurrent, but it also has the disadvantage of damaging the bypass capacitor C.
また、逆にスイッチSWをオフしたままで運用した場合
、抵抗R1により電圧降下を生じた電源か論理回路7に
供給され続けることになり、論理回路7の誤動作、特に
間欠障害を招くという欠点もあった。On the other hand, if the operation is continued with the switch SW turned off, the voltage drop caused by the resistor R1 will continue to be supplied to the logic circuit 7, resulting in malfunction of the logic circuit 7, especially intermittent failure. there were.
さらに、パッケージ挿入からスイッチをオンするまでの
時間は人間か旧測しなければならないか、バイパスコン
デンサの容量の大小に応【2てオンするまでの時間を調
整しなければならないという欠点もあった。Furthermore, the time from inserting the package to turning on the switch had to be manually measured, or the time from when the switch was turned on had to be adjusted depending on the capacitance of the bypass capacitor. .
発明の[1的
本発明は上述した従来の欠点を解決するためになされた
ものであり、その[1的は充電用抵抗を自動的に短絡す
ることができる活線挿抜回路を提供することである。[1] The present invention has been made to solve the above-mentioned conventional drawbacks, and the [1] purpose is to provide a hot-swap circuit that can automatically short-circuit a charging resistor. be.
発明の構成
本発明による活線挿抜回路は、電源装置から電圧が供給
されている活線状態において被電圧供給装置を、前記電
源装置に対して挿抜する際、両装置を保護する活線挿抜
回路であって、前記被電圧供給装置と前記電源装置との
間に設けられ、コンデンサ及びこのコンデンサ充電用抵
抗からなる時定数回路と、前記充電用抵抗の両端の短絡
又は短絡解除を行うスイッチング手段と、第1のツェナ
ダイオード及びスイッチングトランジスタの直列回路と
、前記直列回路と並列接続され、前記第1のツェナダイ
オードよりも低いツェナ電圧を有する第2のツェナダイ
オードと、前記コンデンサの充電電圧値が前記第2のツ
ェナダイオードのツェナ電圧値を越えたとき前記スイッ
チング手段による前記充電用抵抗の両端の短絡制御を行
うと共に、前記スイッチングトランジスタをオン制御す
る手段と、前記コンデンサの充電電圧値が前記第1のツ
ェナダイオードのツェナ電圧値より低下したとき前記ス
イッチング手段による前記充電用抵抗の両端の短絡解除
を行う手段とを有することを特徴とする。Composition of the Invention The hot-swap circuit according to the present invention is a hot-swap circuit that protects both devices when a voltage-supplied device is inserted into or removed from the power supply device in a live state where voltage is being supplied from the power supply device. A time constant circuit provided between the voltage supply device and the power supply device and comprising a capacitor and a resistor for charging the capacitor, and a switching means for short-circuiting or releasing the short-circuit between both ends of the charging resistor. , a series circuit of a first Zener diode and a switching transistor, a second Zener diode connected in parallel with the series circuit and having a lower Zener voltage than the first Zener diode, and a charging voltage value of the capacitor set to the When the Zener voltage value of the second Zener diode is exceeded, the switching means short-circuits both ends of the charging resistor, and the switching transistor is turned on. and means for releasing the short-circuit between both ends of the charging resistor by the switching means when the Zener voltage value of the Zener diode becomes lower than the Zener voltage value of the Zener diode.
実施例 次に、本発明の実施例について図面を用いて説明する。Example Next, embodiments of the present invention will be described using the drawings.
第1図は本発明による活線挿抜回路の一実施例の構成を
示す回路図であり、第2図に示されている論理回路7の
前段に位置し、コネクタ8を紅白して直流電源5の活線
への挿抜を容易ならしめるものである。FIG. 1 is a circuit diagram showing the configuration of an embodiment of the hot-swap circuit according to the present invention, which is located before the logic circuit 7 shown in FIG. This makes it easy to insert and remove the wire into a live wire.
第1図において、6aはNPN l−ランシスタQと、
このトランジスタQ1のコレクタ出力により駆動される
電磁リレーRLと、ベース抵抗R4と、ホイーリングダ
イオートD1とからなるリレードライブ回路、6bは突
入電流制限抵抗R1と、この抵抗R1の両端を短絡する
リレーRLのメーク接点ri)とからなる突入電流制限
回路、6cはツェナダイオードZ1と抵抗R2とからな
る第1の基準電圧回路、6dはツェナダイオードZ2と
スイッチング用PNP )ランンスタQ2と、トランジ
スタQ2のベースバイアス抵抗R3R5とからなる第2
の基準電圧回路である。つまり、第2図中の活線挿抜回
路6がこれら68〜6dに対応しているのである。また
、1〜4は第2図の端子〕〜4に夫々対応している。In FIG. 1, 6a is an NPN l-run transistor Q,
A relay drive circuit consisting of an electromagnetic relay RL driven by the collector output of this transistor Q1, a base resistor R4, and a wheeling diode D1, 6b is an inrush current limiting resistor R1, and a relay that shorts both ends of this resistor R1. 6c is a first reference voltage circuit consisting of a Zener diode Z1 and a resistor R2, 6d is a Zener diode Z2 and a switching PNP, a run star Q2, and the base of the transistor Q2. A second resistor consisting of bias resistors R3R5
This is a reference voltage circuit. In other words, the hot-swap circuit 6 in FIG. 2 corresponds to these 68 to 6d. Further, 1 to 4 correspond to terminals 1 to 4 in FIG. 2, respectively.
次に、活線挿抜時のタイムチャートを示す第3図に従っ
て、第1図、第2図の動作を説明する。Next, the operations shown in FIGS. 1 and 2 will be explained with reference to FIG. 3, which shows a time chart during hot insertion and removal.
まず、時刻tOて活線挿抜回路6を含むパッケージ10
がコネクタ8を介して直流電源5に挿入されると、突入
電流制限抵抗R1を通してバイパスコンデンサCの充電
が開始される。すると、活線挿抜回路の出力電圧E2は
第3図に示されているように、コンデンサCと、このコ
ンデンサCの充電用であると共に突入電流制限用の抵抗
R1との時定数をもって上y7する。First, at time tO, a package 10 including a hot-swap circuit 6
When is inserted into the DC power supply 5 via the connector 8, charging of the bypass capacitor C is started through the inrush current limiting resistor R1. Then, as shown in Fig. 3, the output voltage E2 of the hot-swap circuit increases by y7 with the time constant of the capacitor C and the resistor R1, which charges the capacitor C and limits the inrush current. .
ところで、一般に保守時のパッケージ交換は人手で行わ
れるため、コネクタ8てのチャタリングは必ず発生する
。従って、ここでは、時刻t1においてチャタリング(
期間To)が発生ずる場合を説明する。このとき、活線
挿抜回路6の入力端子E1は、第3図に示されているよ
うなパルス状の波形となるが、その出力電圧E2は、抵
抗R1とコンデンサCとの時定数のために、充放電を繰
返しながら上昇していく。By the way, since package replacement during maintenance is generally done manually, chattering in the connector 8 is bound to occur. Therefore, here, chattering (
A case in which period To) occurs will be explained. At this time, the input terminal E1 of the hot-swap circuit 6 has a pulse-like waveform as shown in FIG. , rises through repeated charging and discharging.
しかし、ツェナダイオードZ1のツェナ電圧Vz1及び
トランジスタQ1のベース・エミッタ間電圧VBEIに
よって決まる第1の規定電圧VZl+VBEIを越える
までは(時刻tO〜t2)、l−ランジスタQ1はオフ
したままである。したがって、リレーRLも動作せず、
接点rll I及び「112はブレークしたままである
。However, the l-transistor Q1 remains off until it exceeds the first specified voltage VZl+VBEI determined by the Zener voltage Vz1 of the Zener diode Z1 and the base-emitter voltage VBEI of the transistor Q1 (time tO to t2). Therefore, relay RL also does not operate,
Contacts rll I and '112 remain broken.
そして、時刻t2で出力電圧E2が第1の規定電圧VZ
I+VnPlを越えると、トランジスタQ1がオンして
、リレーRL及びトランジスタQ2を駆動するため、接
点「gはメークする。接点「gのメークにより突入電流
制限用の抵抗R1は両端が短絡され、論理回路7には、
直流電源5の出力電圧がそのまま印加されることになる
。Then, at time t2, the output voltage E2 reaches the first specified voltage VZ.
When I+VnPl is exceeded, transistor Q1 turns on and drives relay RL and transistor Q2, so contact g is made. By making contact g, both ends of inrush current limiting resistor R1 are short-circuited, and the logic circuit In 7,
The output voltage of the DC power supply 5 is applied as is.
一方、トランジスタQ2のオンによりツェナダイオード
Zlと22とが並列に接続される。ここでは、それらツ
ェナ電圧をVZI>VZ2に選んであるため、リレート
ライブ回路6aの人出力特性であるオンオフ特性は第4
図に示されているようなヒステリシス特性をもつことに
なる。したがって、第3図に示されているように、接点
iはチャタリングをおこさずに動作(ブレーク→メーク
)することができる。On the other hand, by turning on transistor Q2, Zener diode Zl and 22 are connected in parallel. Here, since these Zener voltages are selected to satisfy VZI>VZ2, the on-off characteristic, which is the human output characteristic of the relay live circuit 6a, is the fourth
It will have hysteresis characteristics as shown in the figure. Therefore, as shown in FIG. 3, contact i can operate (break→make) without chattering.
すなわち、第4図を参照すれば、突入電流制限用の抵抗
R1の両端を短絡するためのリレー接点rfがブレーク
状態からメーク状態へと変化するためには、出力電圧E
2、すなわちコンデンサCの充電電圧がVZl+VBC
Iの電圧値を越えなければならない。これに対して、リ
レー接点 「gがメーク状態からブレーク状態へと変化
するためには、コンデンサC(7)充電電圧がvZ2+
Vcrシ2+vBE1の電圧値より低下しなければなら
ない。よって、挿抜時におけるリレー接点「gのチャタ
リンクを有効に防止できるのである。That is, referring to FIG. 4, in order for the relay contact rf for shorting both ends of the inrush current limiting resistor R1 to change from the break state to the make state, the output voltage E must be
2, that is, the charging voltage of capacitor C is VZl + VBC
The voltage value of I must be exceeded. On the other hand, in order for the relay contact g to change from the make state to the break state, the capacitor C (7) charging voltage must be vZ2+
It must be lower than the voltage value of Vcr2+vBE1. Therefore, it is possible to effectively prevent chatter of the relay contact "g" during insertion and removal.
以上のように、パッケージ挿入動作による接点「gのメ
ーク状態て論理回路は所定の動作を行う。As described above, the logic circuit performs a predetermined operation when the contact "g" is in the make state due to the package insertion operation.
次に、時刻t3てパッケージを抜去する場合を説明する
。このときも人手が介入するため、コネクタ8において
、第3図のようにチャタリング(期間TI)が発生する
。活線挿抜回路の入力端子Elは、期間TOの場合と同
様に、パルス状の波形となるが、その出力電圧E2は抵
抗R1とコンデンサCとの時定数による充放電を繰返し
ながら下降していく。しかし、上述したヒステリシス特
性のため、ツェナダイオードZ2のツェナ電圧VZ2と
、トランジスタQ2のコレクタ・エミッタ間電圧VCE
2と、トランジスタQlのベース・エミッタ間電圧VB
口とによって決まる第2の規定電圧v Z2+ V C
F2 + V BF、Iを下まわるまては(時刻t3〜
t4)、Lランジスタロ1はオンし続けてリレーRLを
駆動しており、接点「gはメークしたままである。Next, the case where the package is removed at time t3 will be explained. At this time as well, due to manual intervention, chattering (period TI) occurs in the connector 8 as shown in FIG. The input terminal El of the hot-swapping circuit has a pulse-like waveform as in the case of period TO, but its output voltage E2 falls while repeating charging and discharging due to the time constant of resistor R1 and capacitor C. . However, due to the above-mentioned hysteresis characteristic, the Zener voltage VZ2 of the Zener diode Z2 and the collector-emitter voltage VCE of the transistor Q2
2 and the base-emitter voltage VB of transistor Ql.
The second specified voltage v Z2+ V C determined by
F2 + V BF, until it falls below I (from time t3
t4), L range star 1 continues to be on and drives relay RL, and contact ``g'' remains closed.
そして、時刻t4て出力電圧E2が第2の規定電圧V
Z2+ V CF2 + V BEIを下まわると、ト
ランジスタQlがオフするためリレーRLが動作しなく
なる。したがって、接点「gは第4図に示されているヒ
ステリシス特性のため、チャタリングをおこすことなく
ブレークして初期状態に戻る。Then, at time t4, the output voltage E2 becomes the second specified voltage V.
When Z2+VCF2+VBEI is lowered, the transistor Ql is turned off, so the relay RL does not operate. Therefore, the contact point "g" breaks and returns to the initial state without causing chattering because of the hysteresis characteristic shown in FIG.
尚、第1図においてダイオードDIは、トランジスタQ
1がオフした時にリレーRLを流れていた励磁電流を戻
すためのホイーリングダイオードである。また、抵抗R
3は、ツェナダイオードZ1のもれ電流により、トラン
ジスタQ1が誤ってオンするのを防止するためのバイパ
ス抵抗である。Note that in FIG. 1, the diode DI is the transistor Q.
This is a wheeling diode for returning the excitation current flowing through relay RL when relay RL is turned off. Also, the resistance R
3 is a bypass resistor for preventing the transistor Q1 from being erroneously turned on due to the leakage current of the Zener diode Z1.
発明の詳細
な説明したように、本発明は、論理回路への供給電圧レ
ベルを検出して突入電流制限用抵抗の両端の短絡制御を
リレー接点により自動的に行うことにより、人手介入を
必要とせす、誤操作による不具合を排除できるとともに
、突入電流制御用抵抗を短絡するまでの時間を、バイパ
スコンデンサの容量の大小に無関係とすることができる
という効果がある。更に、そのリレーのメーク及びブレ
ーク動作にヒステリシス特定をもたせることにより、挿
抜時のコネクタ部でのチャタリングによる悪影響(ノイ
スによる誤動作等)を論理回路に与えることがないとい
う効果がある。DETAILED DESCRIPTION OF THE INVENTION As described in detail, the present invention detects the supply voltage level to a logic circuit and automatically controls the short circuit between both ends of an inrush current limiting resistor using a relay contact, thereby eliminating the need for human intervention. This has the advantage that problems caused by erroneous operations can be eliminated, and the time required to short-circuit the inrush current control resistor can be made independent of the capacitance of the bypass capacitor. Furthermore, by specifying hysteresis in the make and break operations of the relay, there is an effect that the logic circuit is not affected by chattering at the connector section during insertion and removal (malfunctions due to noise, etc.).
第1図は本発明の実施例による活線挿抜回路の回路図、
第2図は活線挿抜回路を含む電子装置のパッケージの構
成を示すブロック図、第3図は挿抜時の入力電圧及び出
力電圧の変化を示すタイムチャート、第4図は突入電流
制限用抵抗の短絡制御用リレー接点のメーク動作及びブ
レーク動f’tを示す特性図、第5図は従来の活線挿抜
回路の回路図である。
主要部分のn号の説明
C・・・・・・コンデンサ
R1−R5・・・・・・抵抗
RL ・・・ ・・ リ し
「g・・・・ リレー接点
Ql、Q2・・・・・トランジスタ
Zl、Z2・・・・・ツェナダイオード出願人 茨城日
本電気株式会ン1FIG. 1 is a circuit diagram of a hot-swap circuit according to an embodiment of the present invention;
Figure 2 is a block diagram showing the configuration of an electronic device package including a hot-swap circuit, Figure 3 is a time chart showing changes in input voltage and output voltage during insertion and removal, and Figure 4 is a diagram of the inrush current limiting resistor. FIG. 5 is a characteristic diagram showing the make operation and break operation f't of the relay contact for short circuit control, and is a circuit diagram of a conventional hot-swap circuit. Explanation of No. n of main parts C...Capacitor R1-R5...Resistor RL...Relay g...Relay contact Ql, Q2...Transistor Zl, Z2...Zena diode applicant Ibaraki NEC Corporation 1
Claims (1)
いて被電圧供給装置を、前記電源装置に対して挿抜する
際、両装置を保護する活線挿抜回路であって、前記被電
圧供給装置と前記電源装置との間に設けられ、コンデン
サ及びこのコンデンサ充電用抵抗からなる時定数回路と
、前記充電用抵抗の両端の短絡又は短絡解除を行うスイ
ッチング手段と、第1のツェナダイオード及びスイッチ
ングトランジスタの直列回路と、前記直列回路と並列接
続され、前記第1のツェナダイオードよりも低いツェナ
電圧を有する第2のツェナダイオードと、前記コンデン
サの充電電圧値が前記第2のツェナダイオードのツェナ
電圧値を越えたとき前記スイッチング手段による前記充
電用抵抗の両端の短絡制御を行うと共に、前記スイッチ
ングトランジスタをオン制御する手段と、前記コンデン
サの充電電圧値が前記第1のツェナダイオードのツェナ
電圧値より低下したとき前記スイッチング手段による前
記充電用抵抗の両端の短絡解除を行う手段とを有するこ
とを特徴とする活線挿抜回路。(1) A hot-line insertion/extraction circuit that protects both devices when a voltage-supplied device is inserted into or removed from the power supply device in a live-line state where voltage is being supplied from the power supply device, the voltage-supplied device and the power supply device, a time constant circuit comprising a capacitor and a resistor for charging the capacitor, a switching means for short-circuiting or releasing the short-circuit between both ends of the charging resistor, a first Zener diode and a switching transistor. a second Zener diode that is connected in parallel with the series circuit and has a lower Zener voltage than the first Zener diode, and a charging voltage value of the capacitor is a Zener voltage value of the second Zener diode. when the charging resistor is exceeded, the switching means short-circuits both ends of the charging resistor, the switching transistor is turned on, and the charging voltage value of the capacitor becomes lower than the Zener voltage value of the first Zener diode. and means for releasing the short-circuit between both ends of the charging resistor by the switching means when the charging resistor is disconnected from the charging resistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21749190A JPH04101622A (en) | 1990-08-17 | 1990-08-17 | Inserting and removing circuit for hot-line |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21749190A JPH04101622A (en) | 1990-08-17 | 1990-08-17 | Inserting and removing circuit for hot-line |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04101622A true JPH04101622A (en) | 1992-04-03 |
Family
ID=16705073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21749190A Pending JPH04101622A (en) | 1990-08-17 | 1990-08-17 | Inserting and removing circuit for hot-line |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04101622A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5754797A (en) * | 1995-02-13 | 1998-05-19 | Mitsubishi Denki Kabushiki Kaisha | Apparatus for allowing smooth hot insertion and removal of a peripheral by gradually applying and removing power to the peripheral |
JP2022511279A (en) * | 2018-09-14 | 2022-01-31 | グリー エレクトリック アプライアンス、インコーポレイテッド オブ チューハイ | Charging device and charging system |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01270727A (en) * | 1988-04-20 | 1989-10-30 | Fuji Electric Co Ltd | Rush current limiter circuit |
-
1990
- 1990-08-17 JP JP21749190A patent/JPH04101622A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01270727A (en) * | 1988-04-20 | 1989-10-30 | Fuji Electric Co Ltd | Rush current limiter circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5754797A (en) * | 1995-02-13 | 1998-05-19 | Mitsubishi Denki Kabushiki Kaisha | Apparatus for allowing smooth hot insertion and removal of a peripheral by gradually applying and removing power to the peripheral |
US6192435B1 (en) | 1995-02-13 | 2001-02-20 | Mitsubishi Denki Kabushiki Kaisha | Apparatus for allowing smooth hot insertion and removal of a peripheral by gradually applying and removing power to the peripheral |
JP2022511279A (en) * | 2018-09-14 | 2022-01-31 | グリー エレクトリック アプライアンス、インコーポレイテッド オブ チューハイ | Charging device and charging system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4751449A (en) | Start from coast protective circuit | |
JP6787989B2 (en) | Driver with open output protection | |
US4513341A (en) | Overvoltage protection circuit for power supply | |
EP0167172A2 (en) | Overcurrent protection circuit | |
US5637980A (en) | Battery charging/discharging switching control protective circuit | |
US4395672A (en) | Battery charger controller | |
US6021037A (en) | Device including a thermally protected switching transistor | |
JPH04101622A (en) | Inserting and removing circuit for hot-line | |
JP2758705B2 (en) | Hot-swap circuit | |
US6639777B1 (en) | Electronic timer switch | |
JPH05146057A (en) | Hot line inserting/removing circuit | |
CN110017233B (en) | Preheating timer | |
JPH04101621A (en) | Inserting and removing circuit for hot-line | |
EP0071366A1 (en) | Lamp drive circuit | |
JPH04101620A (en) | Inserting and removing circuit for hot-line | |
EP0006287B1 (en) | Master-slave flip-flop circuits | |
WO1997023820A1 (en) | A reset circuit for ensuring proper reset when used with decaying power supplies | |
CN217406170U (en) | Drive protection circuit of switch valve and switch valve | |
KR930005473Y1 (en) | Serge current limit circuit | |
CN212423029U (en) | Discharging circuit and power supply circuit for booster circuit | |
JP2697965B2 (en) | Circuit unit with inrush current prevention circuit | |
JPH05122840A (en) | Hot-line inserting/pulling circuit | |
WO1999056373A1 (en) | Inrush current limiting protection circuit | |
JPS6176027A (en) | Preventive circuit for inrush current | |
EP0571689B1 (en) | Apparatus for electrical powering of removable units |