JPH04101241A - Computer performance evaluating device - Google Patents
Computer performance evaluating deviceInfo
- Publication number
- JPH04101241A JPH04101241A JP2219674A JP21967490A JPH04101241A JP H04101241 A JPH04101241 A JP H04101241A JP 2219674 A JP2219674 A JP 2219674A JP 21967490 A JP21967490 A JP 21967490A JP H04101241 A JPH04101241 A JP H04101241A
- Authority
- JP
- Japan
- Prior art keywords
- level language
- performance
- machine instruction
- computer
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 31
- 238000011156 evaluation Methods 0.000 claims abstract description 22
- 230000004044 response Effects 0.000 abstract description 3
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 6
- 238000005259 measurement Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、プロセッサとメモリを持つ計算機について、
計算機の性能を評価する装置に関し、特に、計算機上の
アプリケーションプログラム（以下、ＡＰと略す）の処
理時間を求めて性能を評価する技術に関するものである
。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a computer having a processor and a memory.
The present invention relates to a device for evaluating the performance of a computer, and particularly relates to a technique for determining the processing time of an application program (hereinafter abbreviated as AP) on a computer to evaluate the performance.
従来の計算機上で走行するＡＰの処理性能評価は、（１
１ヘンチマークテストによる方法と、■マシン命令の出
現頻度による方法（以下、命令ミックスによる方法と呼
ぶ）の２つが一般的である。The processing performance evaluation of an AP running on a conventional computer is (1
There are two general methods: one based on the 1 hench mark test, and the other based on the appearance frequency of machine instructions (hereinafter referred to as the "instruction mix method").
ベンチマークテストによる性能評価は、評価用プログラ
ムを各計算機で実行してその実行時間により、相対的に
計算機の評価を行なう方法である。Performance evaluation using a benchmark test is a method in which an evaluation program is executed on each computer and the computers are evaluated relatively based on the execution time.
また、命令ミックスによる性能評価は、走行するＡＰの
マシン命令の出現頻度を測定し、各マシン命令の実行時
間と掛は合わせることにより、１命令当たりの平均実行
時間を求め、計算機の性能を評価する方法である。Performance evaluation by instruction mix measures the appearance frequency of machine instructions in the running AP, and multiplies the numbers by the execution time of each machine instruction to find the average execution time per instruction, and evaluates the performance of the computer. This is the way to do it.
これらの技術については、例えば、Ｇｉｂｓｏｎ、Ｊ。For a discussion of these techniques, see, eg, Gibson, J.
Ｃ，、”Ｔｈｅ Ｇｉｂｓｏｎ Ｍｉｘ、Ｒｅｐ、ＴＲ
００，２０４３，” ＩＢＭ Ｓｙｓｔｅｍ Ｄｅｖｅ
ｌｏｐｍｅｎｔ Ｄｉｖｉｓｉｏｎ、Ｐｏｕｇｈｋｅｅ
ｐｓｉｅ、 １９７０゜特集ベンチマーク、情報処理、
Ｖｏｌ、３１．ＮＯ，３，１９９０，３に記載されてい
る。C,, “The Gibson Mix, Rep, TR
00,2043,” IBM System Dev
lopment Division, Poughkee
psie, 1970° special feature on benchmarks, information processing,
Vol, 31. No. 3, 1990, 3.
ところで、計算機の処理能力は、ＡＰの処理内容、プロ
セッサ種別、コンパイラ種別、及びプロセッサとメモリ
の結合構成に依存する。前記従来のベンチマークテスト
による方法及び命令ミックスによる方法では、これらの
性能決定要因を一括して扱っているため、ＡＰの処理内
容、プロセッサ種別、コンパイラ種別、及びプロセッサ
とメモリの結合構成のいずれかを変更するたびに性能評
価の再測定を行わねばならないという問題があった。By the way, the processing capacity of a computer depends on the processing content of the AP, the type of processor, the type of compiler, and the combined configuration of the processor and memory. In the conventional benchmark test method and instruction mix method, these performance determining factors are handled collectively, so any one of the AP processing content, processor type, compiler type, and processor/memory combination configuration is considered. There was a problem in that performance evaluation had to be remeasured every time a change was made.
本発明の目的は、計算機の性能評価において、ＡＰの処
理内容、プロセッサ種別、コンパイラ種別、及びプロセ
ッサとメモリの結合構成の各性能決定要因を変更しても
必ずしも全要因の再測定を行なう必要のない技術を提供
することにある。The purpose of the present invention is to eliminate the need to re-measure all factors even if the performance determining factors such as the processing content of the AP, processor type, compiler type, and processor/memory combination configuration are changed in the performance evaluation of a computer. Our aim is to provide technology that is not available before.
本発明の他の目的は、ＡＰに対する高級言語の計算機の
性能評価を柔軟かつ高速に行なうことが可能な技術を提
供することにある。Another object of the present invention is to provide a technique that allows flexible and high-speed performance evaluation of a high-level language computer for an AP.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
前記目的を達成するために、本発明は、計算機の性能を
評価する装置において、ＡＰから高級言語の基本文の出
現回数を求める表と、高級言語の基本文からマシン命令
の出現回数を求める表と、マシン命令から実行時間を求
める表と、これらの表を用いてＡＰの性能評価値を算出
する処理部とを備えたことを最も主要な特徴とする。In order to achieve the above object, the present invention provides an apparatus for evaluating the performance of a computer, which includes a table for calculating the number of appearances of basic sentences of a high-level language from an AP, and a table for calculating the number of appearances of machine instructions from basic sentences of a high-level language. The most important feature is that it is equipped with a table that calculates execution time from machine instructions, and a processing unit that uses these tables to calculate the performance evaluation value of the AP.
前述した手段によれば、ＡＰの処理内容に依存する高級
言語の基本文の出現回数情報、プロセッサ種別とコンパ
イラ種別に依存する高級言語の基本文に対するマシン命
令の出現回数情報、及びプロセッサとメモリの結合構成
に依存するマシン命令に対する実行時間情報を備えるこ
とにより、各性能決定要因の変更に対して変更された要
因に依存する項目のみの再測定により性能評価を柔軟か
つ高速に行なうので、ＡＰに対する高級言語の計算機の
性能評価を柔軟かつ高速に行なうことができる。According to the above-mentioned means, information on the number of occurrences of a basic sentence in a high-level language that depends on the processing content of the AP, information on the number of occurrences of a machine instruction for a basic sentence in a high-level language that depends on the processor type and compiler type, and information on the number of times a machine instruction appears in a basic sentence in a high-level language that depends on the processor type and compiler type. By providing execution time information for machine instructions that depend on the combination configuration, performance evaluation can be performed flexibly and quickly by remeasuring only the items that depend on the changed factors in response to changes in each performance determining factor. Performance evaluation of high-level language computers can be performed flexibly and quickly.
なお、本発明は、従来の技術と、測定条件の一部変更に
対して全体の再評価を行なう必要がない点で異なってい
る。Note that the present invention differs from conventional techniques in that there is no need to reevaluate the entire measurement condition in response to a partial change in the measurement conditions.
以下、本発明の一実施例を図面を用いて具体的に説明す
る。Hereinafter, one embodiment of the present invention will be specifically described using the drawings.
なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。In addition, in all the figures for explaining the embodiment, parts having the same functions are given the same reference numerals, and repeated explanations thereof will be omitted.
［実施例１コ
第１図は、本発明の計算機性能評価用装置の実施例１を
説明するための図である。Embodiment 1 FIG. 1 is a diagram for explaining Embodiment 1 of the computer performance evaluation apparatus of the present invention.
第１図において、１は処理部、２はＡＰに対する高級言
語の基本文の出現回数源、３は高級言語の基本文に対す
るマシン命令の出現回数源、４はマシン命令に対する実
行時間表である。In FIG. 1, 1 is a processing unit, 2 is a source of the number of appearances of basic sentences in a high-level language for the AP, 3 is a source of the number of appearances of machine instructions for basic sentences in a high-level language, and 4 is an execution time table for machine instructions.
前記処理部１は、演算処理を行うプロセッサ（中央演算
処理装置：ＣＰＵ）と制御プログラム。The processing unit 1 includes a processor (central processing unit: CPU) that performs arithmetic processing and a control program.
各種処理プログラム等が格納されているメモリで構成さ
れている。It consists of a memory that stores various processing programs.
第２図は、ＡＰに対する高級言語の基本文の出現回数源
２の構成例を説明するための図である。FIG. 2 is a diagram for explaining a configuration example of the appearance count source 2 of basic sentences in a high-level language for AP.
この基本文の出現回数源２の機能は、指定されたＡＰに
対して、高級言語が使用する基本文及びその基本文の出
現回数を示す。The function of the basic sentence appearance count source 2 indicates the basic sentences used by the high-level language and the number of appearances of the basic sentences for a specified AP.
第３図は、高級言語の基本文に対するマシン命令の出現
回数源３の構成例を説明するための図である。FIG. 3 is a diagram for explaining a configuration example of the machine instruction appearance count source 3 for basic sentences of a high-level language.
このマシン命令の出現回数源３の機能は、指定された高
級言語の基本文に対してプロセッサが実行するマシン命
令及びそのマシン命令の出現回数を示す。The function of the machine instruction appearance count source 3 indicates the machine instruction that the processor executes for a basic sentence of a specified high-level language and the number of appearances of that machine instruction.
第４図は、マシン命令に対する実行時間表４の構成例を
説明するための図である。FIG. 4 is a diagram for explaining a configuration example of an execution time table 4 for machine instructions.
このマシン命令に対する実行時間表４の機能は、指定さ
れたマシン命令に対して指定された計算機が実行に要す
る時間を示す。The function of the execution time table 4 for this machine instruction indicates the time required for the specified computer to execute the specified machine instruction.
第５図は、本実施例１の処理手順をを示すフローチャー
トである。FIG. 5 is a flowchart showing the processing procedure of the first embodiment.
次に、本実施例１の計算機性能評価用装置の動作を第５
図に従って説明する。Next, the operation of the computer performance evaluation device of Example 1 will be explained in the fifth example.
This will be explained according to the diagram.
第１図において、例えば、キーボードでＡＰを指定しく
１０１）、処理部１がＡＰに対する高級言語の基本文の
出現回数表２を用い、前記指定したＡＰから高級言語の
基本文の出現回数を読み込む（求める）（１０２）。例
えば、キーボードでプロセッサとコンパイラの指定を行
ない（１０３）、処理部１は、求まった基本文の出現回
数と高級言語の基本文に対するマシン命令の出現回数表
３より、ＡＰに対する各マシン命令の出現回数を読み込
む（求める）（１０４）。前記ステップ１０２と１０４
によりＡＰに対する各マシン命令の出現回数を算出する
（１０５）。次に、例えば、キーボードでプロセッサと
メモリの結合構成の指定を行なう（１０６）。処理部１
は、前記ステップ１０５のＡＰに対する各マシン命令の
出現回数とステップ１０６の指定に基づき、マシン命令
１側当たりの実行時間表４を読み込む（１０７）。前記
ステップ１０７のマシン命令実行時間より、ＡＰの実行
時間を算出する（１０８）。In FIG. 1, for example, when an AP is specified using the keyboard (101), the processing unit 1 reads the number of occurrences of basic sentences in a high-level language from the specified AP using table 2 of the number of appearances of basic sentences in a high-level language for the AP. (Seek) (102). For example, the processor and compiler are specified using the keyboard (103), and the processing unit 1 determines the occurrence of each machine instruction for AP based on the number of occurrences of the basic sentence found and the number of occurrences of machine instructions for the basic sentence of the high-level language (Table 3). The number of times is read (calculated) (104). Said steps 102 and 104
The number of appearances of each machine instruction for the AP is calculated (105). Next, for example, the combination configuration of the processor and memory is specified using the keyboard (106). Processing part 1
reads the execution time table 4 per machine instruction side based on the number of appearances of each machine instruction for the AP in step 105 and the specification in step 106 (107). The execution time of the AP is calculated from the machine instruction execution time in step 107 (108).
以上の説明かられかるように、本実施例によれば、ＡＰ
の処理内容に依存する高級言語の基本文の出現回数表２
、プロセッサ種別とコンパイラ種別に依存する高級言語
の基本文に対するマシン命令の出現回数表３、及びプロ
セッサとメモリの結合構成に依存するマシン命令に対す
る実行時間表４を備えることにより、各性能決定要因の
変更に対して変更された要因に依存する項目のみの再測
定により性能評価を柔軟かつ高速に行なうので、高級言
語で記述したＡＰに対する高級言語の計算機の性能評価
を柔軟かつ高速に行なうことができる。As can be seen from the above description, according to this embodiment, the AP
Table 2: Number of occurrences of basic sentences in high-level languages depending on the processing content of
By providing a table 3 of the number of occurrences of machine instructions for basic sentences of a high-level language that depends on the processor type and compiler type, and an execution time table 4 for machine instructions that depends on the combination configuration of the processor and memory, each performance determining factor can be calculated. Since performance evaluation is performed flexibly and quickly by remeasuring only the items that depend on the changed factors, it is possible to flexibly and quickly evaluate the performance of a high-level language computer for an AP written in a high-level language. .
［実施例２コ
第６図は、本発明の計算機性能評価用装置の実施例２を
説明するための図である。[Embodiment 2] FIG. 6 is a diagram for explaining Embodiment 2 of the computer performance evaluation apparatus of the present invention.
本実施例２の計算機性能評価用装置は、実施例１の各マ
シン命令の実行時間が同じ場合の例であり、第６図に示
すように、処理部１、ＡＰに対する高級言語の基本文の
出現回数表２、高級言語の基本文に対するマシン命令数
表３で構成されている。The computer performance evaluation device of Example 2 is an example in which the execution time of each machine instruction of Example 1 is the same, and as shown in FIG. It consists of a table of the number of occurrences (2) and a table (3) of the number of machine instructions for basic sentences in a high-level language.
第７図は、ＡＰに対する高ｉ言語の基本文の出現回数表
２の構成例を説明するための図である。FIG. 7 is a diagram for explaining an example of the structure of the appearance count table 2 of basic sentences of the high i language for AP.
この基本文の出現回数表２の機能は、指定されたＡＰに
対して、高級言語が使用する基本文及びその基本文の出
現回数を示す。The function of this basic sentence appearance count table 2 shows the basic sentences used by the high-level language and the number of appearances of the basic sentences for a specified AP.
第８図は、高級言語の基本文に対するマシン命令数表３
Ａの構成例を説明するための図である。Figure 8 shows the number of machine instructions for basic sentences in high-level languages.
It is a figure for explaining the example of composition of A.
このマシン命令数表３Ａの機能は、指定さ九た高級言語
の基本文に対してプロセッサが実行するマシン命令数を
示す。The function of the machine instruction count table 3A indicates the number of machine instructions that the processor executes for the basic sentence of the specified high-level language.
第９図は、本実施例２の処理手順を示すフローチャート
である。FIG. 9 is a flowchart showing the processing procedure of the second embodiment.
次に、本実施例２の計算機性能評価用装置の動作を第９
図に従って説明する。Next, the operation of the computer performance evaluation device of Example 2 will be explained in the ninth example.
This will be explained according to the diagram.
第６図において、例えば、キーボードでＡ ’Ｐを指定
しく２０１）、処理部１がＡＰに対する高級言語の基本
文の出現回数表２を用い、前記指定したＡＰから高級言
語の基本文の出現回数を読み込む（２０２）。例えば、
キーボードでプロセッサとコンパイラの指定を行ない（
２０３）、処理部１は、求まった基本文の出現回数と高
級言語の基本文に対するマシン命令数表３Ａより、ＡＰ
に対する各マシン命令数を読み込む（２０４）。前記ス
テップ２０２と２０４によりＡＰに対する各マシン命令
の出現回数を算出する（２０５）。次に。In FIG. 6, for example, when A 'P is specified with the keyboard (201), the processing unit 1 uses the appearance count table 2 of the basic sentence of the high-level language for the AP, and calculates the number of appearances of the basic sentence of the high-level language from the specified AP. (202). for example,
Specify the processor and compiler using the keyboard (
203), the processing unit 1 calculates the number of appearances of the basic sentence and the number of machine instructions for the basic sentence of the high-level language from the table 3A.
The number of machine instructions for each is read (204). The number of appearances of each machine instruction for the AP is calculated in steps 202 and 204 (205). next.
例えば、キーボードでプロセッサとメモリの結合構成の
指定を行なう（２０６）。処理部１は、前記ステップ２
０５のＡＰに対する各マシン命令の出現回数とステップ
２０６の指定に基づき、マシン命令１側当たりの実行時
間の指定を行う（２０７）。前記ステップ２０７のマシ
ン命令実行時間より、ＡＰの実行時間を算出する（２０
８）。For example, the combination configuration of the processor and memory is specified using the keyboard (206). The processing unit 1 performs the step 2
Based on the number of appearances of each machine instruction for the AP 05 and the specification in step 206, the execution time per machine instruction side is specified (207). The execution time of the AP is calculated from the machine instruction execution time in step 207 (20
8).
本実施例２によれば、前記ステップ２０５での算出時間
がマシン命令に依存しないので、測定時間を短縮するこ
とができる。つまり、前記第８図に示す高級言語の基本
文に対するマシン命令数表３Ａの各計算機のマシン命令
数の値を求める時に、数だけであるから測定時間が短縮
できる。According to the second embodiment, since the calculation time in step 205 does not depend on the machine command, the measurement time can be shortened. That is, when determining the number of machine instructions for each computer in the machine instruction count table 3A for the basic sentences of the high-level language shown in FIG. 8, the measurement time can be shortened since only the numbers are used.
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。The present invention has been specifically explained above based on examples, but
It goes without saying that the present invention is not limited to the embodiments described above, and can be modified in various ways without departing from the spirit thereof.
以上、説明したように、本発明によれば、性能評価処理
をＡＰの処理内容、プロセッサ種別、コンパイラ種別、
及びプロセッサとメモリの結合構成の各性能決定要因を
基準に分割したことにより、計算機の性能評価を柔軟か
つ高速に行なうことができる。As described above, according to the present invention, performance evaluation processing is performed based on the processing content of the AP, the processor type, the compiler type,
By dividing the combination of processor and memory based on each performance determining factor, it is possible to evaluate the performance of the computer flexibly and at high speed.
第１図は、本発明の計算機性能評価用装置の実施例１を
説明するための図、
第２図は、第１図のＡＰに対する高級言語の出現回数衣
の構成例を示す図、
第３図は、第１図の高級言語の基本文に対するマシン命
令の出現回数衣の構成例を示す図、第４図は、第１図マ
シン命令に対する実行時間表の構成例を示す図、
第５図は、本実施例１の処理手順を示すフローチャート
、
第６図は、本発明の計算機性能評価用装置の実施例２の
を説明するための図、
第７図は、第６図のＡＰに対する高級言語の基本文の出
現回数衣の構成例を示す図、
第８図は、第６図の高級言語の基本文に対するマシン命
令数表の構成例を説明するための図、第９図は１本実施
例２の処理手順を示すフローチャートである。
図中、１・・・処理部、２・・ＡＰに対する高級言語の
基本文の出現回数衣、３・・高級言語の基本文に対する
マシン命令の出現回数衣、３Ａ・・・高級言語の基本文
に対するマシン命令数表、４・・・マシン命令に対する
実行時間表。1 is a diagram for explaining Embodiment 1 of the computer performance evaluation device of the present invention; FIG. 2 is a diagram illustrating a configuration example of a high-level language appearance count clothing for the AP of FIG. 1; The figure shows an example of the structure of the appearance count of a machine instruction for the basic sentence of the high-level language shown in FIG. is a flowchart showing the processing procedure of the first embodiment, FIG. 6 is a diagram for explaining the second embodiment of the computer performance evaluation device of the present invention, and FIG. Figure 8 is a diagram illustrating an example of the structure of the machine instruction number table for the basic sentence of the high-level language shown in Figure 6. 7 is a flowchart showing the processing procedure of Example 2. In the figure, 1...Processing unit, 2...Number of occurrences of basic sentences of high-level language for AP, 3...Number of appearance of machine instructions for basic sentences of high-level language, 3A... Basic sentences of high-level language 4. Execution time table for machine instructions.
Claims (1)
ーションプログラムから高級言語の基本文の出現回数を
求める表と、高級言語の基本文からマシン命令の出現回
数を求める表と、マシン命令から実行時間を求める表と
、これらの表を用いてアプリケーションプログラムの性
能評価値を算出する処理部とを備えたことを特徴とする
計算機性能評価用装置。(1) In a device that evaluates computer performance, there is a table that calculates the number of occurrences of basic sentences in a high-level language from an application program, a table that calculates the number of times a machine instruction appears from basic sentences in a high-level language, and a table that calculates the execution time from machine instructions. What is claimed is: 1. A computer performance evaluation device comprising: tables to be calculated; and a processing unit that uses these tables to calculate a performance evaluation value of an application program.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2219674A JPH04101241A (en) | 1990-08-20 | 1990-08-20 | Computer performance evaluating device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2219674A JPH04101241A (en) | 1990-08-20 | 1990-08-20 | Computer performance evaluating device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04101241A true JPH04101241A (en) | 1992-04-02 |
Family
ID=16739200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2219674A Pending JPH04101241A (en) | 1990-08-20 | 1990-08-20 | Computer performance evaluating device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04101241A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002073369A (en) * | 2000-06-12 | 2002-03-12 | Fujitsu Ltd | Support device for improving efficiency of object- oriented program and recording medium and program |
-
1990
- 1990-08-20 JP JP2219674A patent/JPH04101241A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002073369A (en) * | 2000-06-12 | 2002-03-12 | Fujitsu Ltd | Support device for improving efficiency of object- oriented program and recording medium and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Patterson et al. | The case for the reduced instruction set computer | |
| US6253338B1 (en) | System for tracing hardware counters utilizing programmed performance monitor to generate trace interrupt after each branch instruction or at the end of each code basic block | |
| US6223338B1 (en) | Method and system for software instruction level tracing in a data processing system | |
| US5446876A (en) | Hardware mechanism for instruction/data address tracing | |
| US6006033A (en) | Method and system for reordering the instructions of a computer program to optimize its execution | |
| JP2002149416A (en) | Method for optimizing program and compiler using the same | |
| Clark et al. | Measurement and Analysis of Instruction Use in the VAX-11/780 | |
| US20030192035A1 (en) | Systems and methods for implementing efficient execution transfers between successive translations of stack-based program code in a virtual machine environment | |
| US7016826B2 (en) | Apparatus and method of developing software for a multi-processor chip | |
| JPH04101241A (en) | Computer performance evaluating device | |
| Pierce et al. | IDtrace/spl minus/a tracing tool for i486 simulation | |
| Widerspick et al. | Latency measurements for an emulation platform on autonomous driving platform nvidia drive px2 | |
| Olbert | Crossing the machine interface | |
| JPS62156738A (en) | Program controller | |
| JPH0283749A (en) | Internal interruption control system for microprocessor | |
| JPH05334466A (en) | Device for judging sharability of computing element/ storage device/data transfer device | |
| JPH0721766B2 (en) | FORTRAN I / O control processor | |
| JP3140028B2 (en) | Subroutine argument passing method | |
| JPH05250221A (en) | Simulator execution system | |
| JPS63101966A (en) | Vector processor | |
| JPS6373335A (en) | Information processor | |
| JPH0816875B2 (en) | Computer system emulation method | |
| JPH01188943A (en) | Data processing system for symbol processing | |
| Watanabe et al. | An SPU reference model for simulation, random test generation and verification | |
| JPH05108542A (en) | Data processor |