JPH039615A - 位相同期型発振回路 - Google Patents
位相同期型発振回路Info
- Publication number
- JPH039615A JPH039615A JP1143132A JP14313289A JPH039615A JP H039615 A JPH039615 A JP H039615A JP 1143132 A JP1143132 A JP 1143132A JP 14313289 A JP14313289 A JP 14313289A JP H039615 A JPH039615 A JP H039615A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- phase
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title abstract description 11
- 238000001514 detection method Methods 0.000 claims description 14
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は位相同期型発振回路に関し、特に、スキュー歪
による周期の変化に迅速に応答するようにした磁気記録
再生装置における位相同期型発振回路に関する。
による周期の変化に迅速に応答するようにした磁気記録
再生装置における位相同期型発振回路に関する。
(従来の技術)
一般に、位相同期型発振回路は、位相比較器の出力をロ
ーパスフィルタを介して電圧制御発振器に与え、電圧制
御発振器の出力を位相比較器に帰還するという構成(位
相同期ループ)により自動周波数制御を行って、所定の
周波数信号を得ている。この位相同期型発振回路は種々
の回路に適用されており、例えば、磁気記録再生装置(
以下、VTRともいう)においては、再生信号中の同期
信号に同期した所定周波数の信号を発生する手段として
採用されている。
ーパスフィルタを介して電圧制御発振器に与え、電圧制
御発振器の出力を位相比較器に帰還するという構成(位
相同期ループ)により自動周波数制御を行って、所定の
周波数信号を得ている。この位相同期型発振回路は種々
の回路に適用されており、例えば、磁気記録再生装置(
以下、VTRともいう)においては、再生信号中の同期
信号に同期した所定周波数の信号を発生する手段として
採用されている。
すなわち、位相比較器は再生映像信号から得られる水平
同明信号と、電圧制御発振器から分周器を介して入力さ
れる帰還信号との位相を常に比較している。この位相差
によって発生する位相比較器の出力電圧は、ローパスフ
ィルタを介して電圧制御発振器に与えられ、電圧制御発
振器を制御する制御電圧となる。この制御電圧により、
電圧制御発振器の出力信号の周波数は、帰還信号の周波
数と水平同期信号の周波数とが一致りるように変化する
。電圧制御発振器の出力は分周器により例えばM分周さ
れて位相比較器に与えられているので、電圧制御発振器
から出力される信号の周波数は水平同期信号のM倍の周
波数となる。
同明信号と、電圧制御発振器から分周器を介して入力さ
れる帰還信号との位相を常に比較している。この位相差
によって発生する位相比較器の出力電圧は、ローパスフ
ィルタを介して電圧制御発振器に与えられ、電圧制御発
振器を制御する制御電圧となる。この制御電圧により、
電圧制御発振器の出力信号の周波数は、帰還信号の周波
数と水平同期信号の周波数とが一致りるように変化する
。電圧制御発振器の出力は分周器により例えばM分周さ
れて位相比較器に与えられているので、電圧制御発振器
から出力される信号の周波数は水平同期信号のM倍の周
波数となる。
ところで、ヘリカルスキャン方式のVTRでは、通常、
テープに傾斜してトラックが形成され、1トラツクに1
フイ一ルド分の映像信号が記録さ゛れる。したがって、
再生映像信号に含まれる水平同期信号の周波数偏移は、
ビデオヘッドの走査速度の精度により決定されることに
なり、−船釣に1%以下となっている。しかし、ヘリカ
ルスキャン方式のVTRにおいては、通常、2つ以上の
ビデオヘッドにより記録及び再生が行われており、ビデ
オヘッドの切替点、すなわち、ビデオヘッドが次のトラ
ックに切替わるとぎに、再生映像信νjが不連続となる
スキュー歪が発生する。このため、切替点の直前の水平
同期信号から切替点の直後の水平同期信号までの時間は
、水平同期信号の周期から大きくずれることがある。し
たがって、従来のVTRの位相同期型発振回路において
は、ローパスフィルタの帯域幅を広((自然角周波数ω
nを小さり)シて、入力される同期信号の周波数の変化
に迅速に応答することができるようにしている。
テープに傾斜してトラックが形成され、1トラツクに1
フイ一ルド分の映像信号が記録さ゛れる。したがって、
再生映像信号に含まれる水平同期信号の周波数偏移は、
ビデオヘッドの走査速度の精度により決定されることに
なり、−船釣に1%以下となっている。しかし、ヘリカ
ルスキャン方式のVTRにおいては、通常、2つ以上の
ビデオヘッドにより記録及び再生が行われており、ビデ
オヘッドの切替点、すなわち、ビデオヘッドが次のトラ
ックに切替わるとぎに、再生映像信νjが不連続となる
スキュー歪が発生する。このため、切替点の直前の水平
同期信号から切替点の直後の水平同期信号までの時間は
、水平同期信号の周期から大きくずれることがある。し
たがって、従来のVTRの位相同期型発振回路において
は、ローパスフィルタの帯域幅を広((自然角周波数ω
nを小さり)シて、入力される同期信号の周波数の変化
に迅速に応答することができるようにしている。
ところが、位相同期ループの応答特性を速くすると、外
乱等のノイズに対する安定性が悪くなり、ノイズによっ
て発振周波数が不安定となってしまう。従来は、分周比
が比較的小さく(発振周波数が低く)でよく、発振周波
数の安定度(発振周波数のジッタ)が高いものは要求さ
れていないことから、このような欠点は特には問題とな
らなかった。
乱等のノイズに対する安定性が悪くなり、ノイズによっ
て発振周波数が不安定となってしまう。従来は、分周比
が比較的小さく(発振周波数が低く)でよく、発振周波
数の安定度(発振周波数のジッタ)が高いものは要求さ
れていないことから、このような欠点は特には問題とな
らなかった。
しかしながら、近時、1つの画素について時間軸方向の
演算処理(相関処理等)を行って輝度信号と色信号との
分離を行う方法等が採用されており、スキュー歪発生時
の良好な応答特性と安定した周波数特性のいずれをも要
求されるようになってきている。
演算処理(相関処理等)を行って輝度信号と色信号との
分離を行う方法等が採用されており、スキュー歪発生時
の良好な応答特性と安定した周波数特性のいずれをも要
求されるようになってきている。
(発明が解決しようとする課題)
このように、上述した従来の位相同期型発振回路におい
ては、スキュー歪発生時の応答を速くする必要があるこ
とから、周波数特性が劣化してしまうという問題点があ
った。
ては、スキュー歪発生時の応答を速くする必要があるこ
とから、周波数特性が劣化してしまうという問題点があ
った。
本発明はかかる問題点に鑑みてなされたものであって、
スキュー歪発生時の応答を速くすると共に、発振周波数
の安定度を向上させることができる位相同期型発振回路
を提供することを目的とする。
スキュー歪発生時の応答を速くすると共に、発振周波数
の安定度を向上させることができる位相同期型発振回路
を提供することを目的とする。
[発明の構成]
(課題を解決するための手段)
本発明に係る位相同期型発振回路は、ビデオヘッドから
の再生映像信号から得た同期信号の位相を帰還信号の位
相と比較し位相差に基づく誤差出力を出力する位相比較
器と、前記誤差出力の所定の周波数成分のみを通過させ
るフィルタと、このフィルタの出力に基づく周波数の信
号を出力する電圧制御発振器と、この電圧制御発振器の
出力信号を分周して前記位相比較器に帰還信号を出力す
る分周回路と、この分周回路の出力に基づいたタイミン
グの検出パルスを発生するパルス発生回路と、前記検出
パルスのタイミングでは前記位相比較器に周期信号が入
力されないことを示1判別信号を出力する判別回路と、
前記判別信号の発生タイミングで前記フィルタの出力を
所定期間保持して前記電圧制御発振器に与えるサンプル
ホールド回路と、前記判別信号の発生から前記位相比較
器に次の同期信号が入力されるまでの闇前記分周回路の
分周動作を停止させるカウンタ制御回路とを具備したも
のである。
の再生映像信号から得た同期信号の位相を帰還信号の位
相と比較し位相差に基づく誤差出力を出力する位相比較
器と、前記誤差出力の所定の周波数成分のみを通過させ
るフィルタと、このフィルタの出力に基づく周波数の信
号を出力する電圧制御発振器と、この電圧制御発振器の
出力信号を分周して前記位相比較器に帰還信号を出力す
る分周回路と、この分周回路の出力に基づいたタイミン
グの検出パルスを発生するパルス発生回路と、前記検出
パルスのタイミングでは前記位相比較器に周期信号が入
力されないことを示1判別信号を出力する判別回路と、
前記判別信号の発生タイミングで前記フィルタの出力を
所定期間保持して前記電圧制御発振器に与えるサンプル
ホールド回路と、前記判別信号の発生から前記位相比較
器に次の同期信号が入力されるまでの闇前記分周回路の
分周動作を停止させるカウンタ制御回路とを具備したも
のである。
(作用)
本発明においては、再生映像信号から得た同期信号の周
期のずれが検出パルスの幅に基づく許容範囲を越えると
、判別回路が判別信号を出力する。この時点では、位相
比較器は周期がずれる以前の誤差出力を出力しており、
この誤差出力はサンプルホールド回路にホールドされて
電圧制御発振器に与えられる。このため、電圧制御発振
器からは、安定した同期信号の周期に基づく周期の信号
が分周回路に出力される。カウンタ制御回路によって、
分周回路の分周動作は判別信号の入力から次の同期信号
が入力されるまで停止しており、分周回路の出力の位相
は、次に位相比較器に入力される安定した周期の同期信
号の位相と一致する。
期のずれが検出パルスの幅に基づく許容範囲を越えると
、判別回路が判別信号を出力する。この時点では、位相
比較器は周期がずれる以前の誤差出力を出力しており、
この誤差出力はサンプルホールド回路にホールドされて
電圧制御発振器に与えられる。このため、電圧制御発振
器からは、安定した同期信号の周期に基づく周期の信号
が分周回路に出力される。カウンタ制御回路によって、
分周回路の分周動作は判別信号の入力から次の同期信号
が入力されるまで停止しており、分周回路の出力の位相
は、次に位相比較器に入力される安定した周期の同期信
号の位相と一致する。
つまり、同期信号の周期が大きくずれた場合であっても
、位相同期ループの再引き込みが短時間で行われる。
、位相同期ループの再引き込みが短時間で行われる。
(実施例)
以下、図面に基づいて本発明の実施例を詳細に説明する
。第1図は本発明に係る位相同期型発振回路の一実施例
を示ずブロック図である。
。第1図は本発明に係る位相同期型発振回路の一実施例
を示ずブロック図である。
入力端子1には再生映像信号から分離した水平同期信号
が入力される。位相比較器2は、この水平同期信号及び
分周回路7からの帰還信号を入力する。位相比較器2は
水平同期信号と帰還信号との位相を比較し、位相差に基
づく誤差出力をフィルタ3に出力する。フィルタ3は位
相比較器2の誤差出力のうち所定周波数成分のみを通過
させてサンプルホールド回路4に出力する。サンプルホ
ールド回路4は、後述するサンプルホールド制御回路1
0からのホールド指示信号がL°゛の場合には尋通状態
となり、ホールド指示信号が“′Hパになると、フィル
タ3の通過信号を保持する。サンプルホールド回路4の
出力は電圧制御発振器(以下、vC○という)5に与え
られる。VCO5は、例えば、RC型発振器、LC型発
振器又は水晶発振器等により構成されており、サンプル
ボールド回路4の出力電圧に応じた周波数の信号を出力
する。VCO5の出力は出力端子6に出力されると共に
、分周回路7にも出力される。
が入力される。位相比較器2は、この水平同期信号及び
分周回路7からの帰還信号を入力する。位相比較器2は
水平同期信号と帰還信号との位相を比較し、位相差に基
づく誤差出力をフィルタ3に出力する。フィルタ3は位
相比較器2の誤差出力のうち所定周波数成分のみを通過
させてサンプルホールド回路4に出力する。サンプルホ
ールド回路4は、後述するサンプルホールド制御回路1
0からのホールド指示信号がL°゛の場合には尋通状態
となり、ホールド指示信号が“′Hパになると、フィル
タ3の通過信号を保持する。サンプルホールド回路4の
出力は電圧制御発振器(以下、vC○という)5に与え
られる。VCO5は、例えば、RC型発振器、LC型発
振器又は水晶発振器等により構成されており、サンプル
ボールド回路4の出力電圧に応じた周波数の信号を出力
する。VCO5の出力は出力端子6に出力されると共に
、分周回路7にも出力される。
分周回路7は、例えば、VCO5の出力をN個゛カウン
トして1個のパルスを出力することにより、VCO5の
出力を1/Nに分周しており、分周出力を帰還信号とし
て位相比較器2に出力すると共にパルス発生回路8にも
与えるようになっている。
トして1個のパルスを出力することにより、VCO5の
出力を1/Nに分周しており、分周出力を帰還信号とし
て位相比較器2に出力すると共にパルス発生回路8にも
与えるようになっている。
なお、分周回路7は後述するカウンタ制御回路11から
のカウンタ制御信号によって制御されるようになってい
る。パルス発生回路8は分周回路7の出力パルスの立下
りタイミングを含む所定幅の検出パルスを発生する。
のカウンタ制御信号によって制御されるようになってい
る。パルス発生回路8は分周回路7の出力パルスの立下
りタイミングを含む所定幅の検出パルスを発生する。
一方、入力端子1からの水平同期信号は判別回路9にも
入力されている。判別回路9は、パルス発生回路8の検
出パルスを入力して検出パルスのタイミングで水平同期
信号の有無を判別し、このタイミングで水平同期信号が
無いことを示す判別信号をサンプルホールド制御回路1
0及びカウンタ制御回路11に出力するようになってい
る。
入力されている。判別回路9は、パルス発生回路8の検
出パルスを入力して検出パルスのタイミングで水平同期
信号の有無を判別し、このタイミングで水平同期信号が
無いことを示す判別信号をサンプルホールド制御回路1
0及びカウンタ制御回路11に出力するようになってい
る。
サンプルホールド制御回路10には水平同期信号も入力
されており、サンプルホールド制御回路10は、例えば
、判別信号が入力されると’ H”となり、その後、所
定数の水平同期信号が入力されることにより“L 11
となるホールド指示信号をサンプルホールド回路4に出
力する。
されており、サンプルホールド制御回路10は、例えば
、判別信号が入力されると’ H”となり、その後、所
定数の水平同期信号が入力されることにより“L 11
となるホールド指示信号をサンプルホールド回路4に出
力する。
カウンタ制御回路11にも水平同期信号及び判別信号が
入力されており、判別信号の入力後の最初の水平同期信
号のタイミングでカウンタ制御信号を発生して分周回路
7に与えるようになっている。
入力されており、判別信号の入力後の最初の水平同期信
号のタイミングでカウンタ制御信号を発生して分周回路
7に与えるようになっている。
分周回路7はカウンタ制御信号が入力されると、カウン
ト動作(分周動作)を新たに開始するようになっている
。
ト動作(分周動作)を新たに開始するようになっている
。
なお、ホールド指示信号は、カウンタ制御信号による分
周回路7の分周出力の変化が定常状態に戻った後に“L
”となる。したがって、サンプルボールド回路4は分周
出力の出力状態の過渡期が終了するまではフィルタ3の
出力を保持することになる。
周回路7の分周出力の変化が定常状態に戻った後に“L
”となる。したがって、サンプルボールド回路4は分周
出力の出力状態の過渡期が終了するまではフィルタ3の
出力を保持することになる。
また、位相比較器2には図示しない1/M分周回路によ
り分周された水平同期信号を入力してもよい。この場合
には、VCO5の出力周波数は(N/M)fil (
fHは水平同期周波数)となる・次に、このように構成
された位相同期型発振回路の動作について第2図のタイ
ミングチャートを参照して説明する。第2図(a)は、
入力端子1に入力される水平同期信号を示し、第2図(
b)は分周回路7の出力を示し、第2図(C)は検出パ
ルスを示し、第2図(d)は判別信号を示し、第2図(
e)はカウンタ制御信号を示し、第2図(f)はホール
ド指示信号を示している。
り分周された水平同期信号を入力してもよい。この場合
には、VCO5の出力周波数は(N/M)fil (
fHは水平同期周波数)となる・次に、このように構成
された位相同期型発振回路の動作について第2図のタイ
ミングチャートを参照して説明する。第2図(a)は、
入力端子1に入力される水平同期信号を示し、第2図(
b)は分周回路7の出力を示し、第2図(C)は検出パ
ルスを示し、第2図(d)は判別信号を示し、第2図(
e)はカウンタ制御信号を示し、第2図(f)はホール
ド指示信号を示している。
いま、図示しないビデオヘッドから得られる再生映像信
号の水平周期(63,5μs)が安定であるものとする
。位相比較器2には水平同期信号が入力されると共に、
VCO5の出力が分周回路7によって1/Nに分周され
て入力される。位相比較器2がこれらの入力の位相を比
較し、位相差に基づく誤差出力をフィルタ3及びサンプ
ルホールド回路4を介してVCO5に与える。これによ
り、VCO5からは水平周波数f 11のN倍の周波数
の信号が出力端子7に出力される。
号の水平周期(63,5μs)が安定であるものとする
。位相比較器2には水平同期信号が入力されると共に、
VCO5の出力が分周回路7によって1/Nに分周され
て入力される。位相比較器2がこれらの入力の位相を比
較し、位相差に基づく誤差出力をフィルタ3及びサンプ
ルホールド回路4を介してVCO5に与える。これによ
り、VCO5からは水平周波数f 11のN倍の周波数
の信号が出力端子7に出力される。
いま、分周回路7の分周比Nが1であり、水平周期が安
定している場合には、分周回路7の出力は、水平同期信
号の立下りエツジで立下る第2図(a)、(b)に示す
パルスとなる。この分周出力はパルス発生回路8にも与
えられる。パルス発生回路8は分周出力の立下りエツジ
の前後のタイミングで立上がり立下がる検出パルスを発
生ずる。
定している場合には、分周回路7の出力は、水平同期信
号の立下りエツジで立下る第2図(a)、(b)に示す
パルスとなる。この分周出力はパルス発生回路8にも与
えられる。パルス発生回路8は分周出力の立下りエツジ
の前後のタイミングで立上がり立下がる検出パルスを発
生ずる。
この検出パルスは判別回路9に入力され、判別回路9は
この検出パルスのタイミングにおいて水平同期信号の立
下りエツジの有無を検出する。いま、水平同期信号の周
期が63.5μsである場合には、検出パルスのタイミ
ングで水平同期信号が検出され、判別回路9は判別信号
を出力しない。このため、サンプルホールド制御回路1
0からのホールド指示信号は“し”であり、サンプルホ
ールド回路4は導通状態である。したがって、この場合
には、VCO5からは安定した63.5μs周期の信号
が出力される。
この検出パルスのタイミングにおいて水平同期信号の立
下りエツジの有無を検出する。いま、水平同期信号の周
期が63.5μsである場合には、検出パルスのタイミ
ングで水平同期信号が検出され、判別回路9は判別信号
を出力しない。このため、サンプルホールド制御回路1
0からのホールド指示信号は“し”であり、サンプルホ
ールド回路4は導通状態である。したがって、この場合
には、VCO5からは安定した63.5μs周期の信号
が出力される。
いま、スキュー歪等によって、第2図(a)に示す3つ
目の水平同期信号Aのように、水平同期信号の周期が7
0μsに変化すると、判別回路9は検出パルスのタイミ
ングで水平同期信号の立下りエツジが無いことを検出し
く第2図(a)。
目の水平同期信号Aのように、水平同期信号の周期が7
0μsに変化すると、判別回路9は検出パルスのタイミ
ングで水平同期信号の立下りエツジが無いことを検出し
く第2図(a)。
(C)参照)、第2図(d)に示1判別信号を出力する
。この判別信号はサンプルホールド制御回路10に与え
られ、サンプルホールドυ制御回路10は“H”のホー
ルド指示信号を出力する。これにより、サンプルホール
ド回路4はフィルタ3からのフィルタ出力をホールドす
る。この時点では、位相比較器2から出力される誤差出
力は変化しておらず、サンプルホールド回路4は、水平
周期の変化前における誤差出力を保持してVCO5に与
える。
。この判別信号はサンプルホールド制御回路10に与え
られ、サンプルホールドυ制御回路10は“H”のホー
ルド指示信号を出力する。これにより、サンプルホール
ド回路4はフィルタ3からのフィルタ出力をホールドす
る。この時点では、位相比較器2から出力される誤差出
力は変化しておらず、サンプルホールド回路4は、水平
周期の変化前における誤差出力を保持してVCO5に与
える。
一方、判別信号はカウンタ制御回路11にも与えられ、
カウンタ制御回路11は判別信号入力後の最初の水平同
期信号Aのタイミングで力「クンタ制御信号を発生して
分周回路7に与える(第2図(e)参照)。これにより
、分周回路7は分周動作を水平同期信号Aのタイミング
で新たに開始する。■005の出力は“ト1”のホール
ド指示信号の出力期間は63.5μs周期の信号であり
、分周回路7は、分周動作開始後において63.5μs
周期の信号を出力する。したがって、分周動作開始後の
分周出力の位相は、安定した水平周期(63゜5μs)
に復帰した水平同期信号Bの位相と一致することになり
、位相同期ループは容易にロック状態となる。
カウンタ制御回路11は判別信号入力後の最初の水平同
期信号Aのタイミングで力「クンタ制御信号を発生して
分周回路7に与える(第2図(e)参照)。これにより
、分周回路7は分周動作を水平同期信号Aのタイミング
で新たに開始する。■005の出力は“ト1”のホール
ド指示信号の出力期間は63.5μs周期の信号であり
、分周回路7は、分周動作開始後において63.5μs
周期の信号を出力する。したがって、分周動作開始後の
分周出力の位相は、安定した水平周期(63゜5μs)
に復帰した水平同期信号Bの位相と一致することになり
、位相同期ループは容易にロック状態となる。
このように、本実施例においては、フィルタ3の特性に
拘らず、水平同期信号の周期が大きくずれた場合であっ
ても、位相同期ループの再引込みを短時間で行うことが
できる。
拘らず、水平同期信号の周期が大きくずれた場合であっ
ても、位相同期ループの再引込みを短時間で行うことが
できる。
なお、サンプルホールド制御回路10を単安定マルチバ
イブレータで構成し、判別信号の入力タイミングでホー
ルド指示信号を発生させてもよい。
イブレータで構成し、判別信号の入力タイミングでホー
ルド指示信号を発生させてもよい。
また、サンプルホールド回路4は、判別信号入力後の所
定時間と、テープヘッド系に発生するドロツブアウトを
検出した時間とのオア条件をとって、フィルタ3の出力
の保持時間を決定するように構成してもよい。更に、ス
チル(静止画)再生等の特殊再生時において再生ヘッド
のアジマス角と異なるアジマス角で記録されたトラック
を再生することにより、ノイズが発生する場合には、こ
のノイズに基づいた判別信号入力後の所定時間にサンプ
ルホールド回路4が保持動作を行うように構成してもよ
い。
定時間と、テープヘッド系に発生するドロツブアウトを
検出した時間とのオア条件をとって、フィルタ3の出力
の保持時間を決定するように構成してもよい。更に、ス
チル(静止画)再生等の特殊再生時において再生ヘッド
のアジマス角と異なるアジマス角で記録されたトラック
を再生することにより、ノイズが発生する場合には、こ
のノイズに基づいた判別信号入力後の所定時間にサンプ
ルホールド回路4が保持動作を行うように構成してもよ
い。
[発明の効果]
以上説明したように本発明によれば、フィルタの特性に
拘らず、位相同期ループの再引込みを短時間に行うこと
ができ、スキュー歪等に対する応答特性を速くづること
ができと共にノイズ等の外乱に対する安定度を向上させ
るこ仁ができる。
拘らず、位相同期ループの再引込みを短時間に行うこと
ができ、スキュー歪等に対する応答特性を速くづること
ができと共にノイズ等の外乱に対する安定度を向上させ
るこ仁ができる。
第1図は本発明に係る位相相同期型発娠回路の一実施例
を示すブロック図、第2図は実施例の動作を説明するた
めのタイミングチャートである。 1・・・入力端子、2・・・位相比較器、3・・・フィ
ルタ。 4・・・サンプルホールド回路、5・・・VCO。 6・・・出力端子、7・・・分周回路、8・・・パルス
発生回路、9・・・判別回路、10・・・サンプルホー
ルド制御回路、11・・・カウンタ制御回路。
を示すブロック図、第2図は実施例の動作を説明するた
めのタイミングチャートである。 1・・・入力端子、2・・・位相比較器、3・・・フィ
ルタ。 4・・・サンプルホールド回路、5・・・VCO。 6・・・出力端子、7・・・分周回路、8・・・パルス
発生回路、9・・・判別回路、10・・・サンプルホー
ルド制御回路、11・・・カウンタ制御回路。
Claims (2)
- (1)ビデオヘッドからの再生映像信号から得た同期信
号の位相を帰還信号の位相と比較し位相差に基づく誤差
出力を出力する位相比較器と、前記誤差出力の所定の周
波数成分のみを通過させるフィルタと、 このフィルタの出力に基づく周波数の信号を出力する電
圧制御発振器と、 この電圧制御発振器の出力信号を分周して前記位相比較
器に帰還信号を出力する分周回路と、この分周回路の出
力に基づいたタイミングの検出パルスを発生するパルス
発生回路と、 前記検出パルスのタイミングでは前記位相比較器に同期
信号が入力されないことを示す判別信号を出力する判別
回路と、 前記判別信号の発生タイミングで前記フィルタの出力を
所定期間保持して前記電圧制御発振器に与えるサンプル
ホールド回路と、 前記判別信号の発生から前記位相比較器に次の同期信号
が入力されるまでの間前記分周回路の分周動作を停止さ
せるカウンタ制御回路とを具備したことを特徴とする位
相同期型発振回路。 - (2)前記サンプルホールド回路は、前記判別信号の入
力後から予め設定した期間又はドロップアウトの検出期
間だけ前記フィルタの出力を保持することを特徴とする
請求項1に記載の位相同期型発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1143132A JPH039615A (ja) | 1989-06-07 | 1989-06-07 | 位相同期型発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1143132A JPH039615A (ja) | 1989-06-07 | 1989-06-07 | 位相同期型発振回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH039615A true JPH039615A (ja) | 1991-01-17 |
Family
ID=15331662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1143132A Pending JPH039615A (ja) | 1989-06-07 | 1989-06-07 | 位相同期型発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH039615A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0661686A2 (en) * | 1993-12-28 | 1995-07-05 | Canon Kabushiki Kaisha | Display control apparatus |
EP0661685B1 (en) * | 1993-12-28 | 1998-12-02 | Canon Kabushiki Kaisha | Apparatus for generating a display clock signal |
-
1989
- 1989-06-07 JP JP1143132A patent/JPH039615A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0661686A2 (en) * | 1993-12-28 | 1995-07-05 | Canon Kabushiki Kaisha | Display control apparatus |
EP0661686A3 (en) * | 1993-12-28 | 1995-11-22 | Canon Kk | Display control unit. |
US5721570A (en) * | 1993-12-28 | 1998-02-24 | Canon Kabushiki Kaisha | Display control apparatus |
EP0661685B1 (en) * | 1993-12-28 | 1998-12-02 | Canon Kabushiki Kaisha | Apparatus for generating a display clock signal |
US5912713A (en) * | 1993-12-28 | 1999-06-15 | Canon Kabushiki Kaisha | Display control apparatus using display synchronizing signal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100221438B1 (ko) | 동기 클록 발생 회로 | |
US4860089A (en) | Apparatus and method for tracking the subcarrier to horizontal sync of a color television signal | |
KR960008392B1 (ko) | 텔레비젼 수상기 위상 고정 루프 회로 | |
JPH039615A (ja) | 位相同期型発振回路 | |
EP0282242B1 (en) | A phase synchronizing circuit for a time axis shift correcting circuit | |
JPH0322773A (ja) | 位相同期型発振回路 | |
JPS63294083A (ja) | 位相同期型発振回路 | |
JP2871746B2 (ja) | クロック信号再生回路 | |
JPS6356083A (ja) | 映像信号記録再生装置 | |
JPH0438599Y2 (ja) | ||
JP3519878B2 (ja) | 垂直同期動作の制御回路 | |
JPS62239686A (ja) | 磁気記録再生装置の時間軸補正回路 | |
JPH0133997B2 (ja) | ||
JPH03175738A (ja) | 位相同期クロック生成装置 | |
JPS6379276A (ja) | 信号処理回路 | |
JPS63131787A (ja) | クロツク信号発生回路 | |
JPH0773369B2 (ja) | 時間軸誤差補正装置 | |
JPH0984039A (ja) | 標本化クロック生成装置 | |
JPH0546905A (ja) | 多セグメント記録磁気記録再生装置 | |
JPH0414430B2 (ja) | ||
JPH084337B2 (ja) | 時間軸エラ−補正装置 | |
JPS6174485A (ja) | スキユ−歪補正装置 | |
JPH08140058A (ja) | スキュー補正装置 | |
JPH07131760A (ja) | クロック信号生成回路 | |
JPH0752964B2 (ja) | 同期クロック発生装置 |