JPH0385085A - Loop monitor circuit and grounding fault detection circuit - Google Patents
Loop monitor circuit and grounding fault detection circuitInfo
- Publication number
- JPH0385085A JPH0385085A JP22214589A JP22214589A JPH0385085A JP H0385085 A JPH0385085 A JP H0385085A JP 22214589 A JP22214589 A JP 22214589A JP 22214589 A JP22214589 A JP 22214589A JP H0385085 A JPH0385085 A JP H0385085A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- line
- analog
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 39
- 230000005856 abnormality Effects 0.000 claims description 29
- 238000012544 monitoring process Methods 0.000 claims description 21
- 238000004891 communication Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Interface Circuits In Exchanges (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
ディジタル交換機の加入者回路等の如く、収容回線に直
流電流を供給する回路に設けられるループ監視回路およ
び地絡異常検出回路の改良に関し、ループ監視回路およ
び地絡異常検出回路の簡素化、低廉化、並びに特性の安
定化を図ることを目的とし、
通信回線のＡ線およびＢ線にそれぞれ直流電流を供給す
る第一および第二の給電回路と、第一および第二の給電
回路がそれぞれＡ線およびＢ線に供給する直流電流を、
それぞれアナログ電流値からディジタル電流値に変換し
て出力する第一および第二のアナログディジタル変換器
と、第一および第二のアナログディジタル変換器が出力
する各ディジタル電流値を加算してディジタル和電流値
を出力するディジタル加算器と、ディジタル加算器が出
力するディジタル和電流値を、予め定められた第一の閾
値と比較し、ディジタル和電流値が第一の閾値に達した
場合にループ監視信号を検出状態に設定するディジタル
比較器とを設ける様に構成し、また、前記第一および第
二の給電回路と、前記第一および第二のアナログディジ
タル変換器と、第一および第二のアナログディジタル変
換器が出力する各ディジタル電流値の差を求めてディジ
タル差電流値を出力するディジタル減算器と、ディジタ
ル減算器が出力するディジタル差電流値を、予め定めら
れた第二の閾値と比較し、ディジクル差電流値が第二の
閾値に達した場合に地絡異常検出信号を検出状態に設定
するディジタル比較器とを設ける様に構成する。Detailed Description of the Invention [Summary] Regarding the improvement of a loop monitoring circuit and a ground fault abnormality detection circuit provided in a circuit that supplies direct current to an accommodation line, such as a subscriber circuit of a digital exchange. In order to simplify, reduce the cost, and stabilize the characteristics of the circuit abnormality detection circuit, we have developed a first and second power supply circuit that supplies direct current to the A line and B line of the communication line, respectively; and the second power supply circuit supplies direct current to the A line and B line, respectively,
The first and second analog-to-digital converters convert analog current values into digital current values and output them, and the digital current values output by the first and second analog-to-digital converters are added to produce a digital sum current. A digital adder that outputs a value and a digital sum current value output by the digital adder are compared with a predetermined first threshold value, and when the digital sum current value reaches the first threshold value, a loop monitoring signal is generated. and a digital comparator for setting the detection state to the detection state, and the first and second power supply circuits, the first and second analog-to-digital converters, and the first and second analog A digital subtracter calculates the difference between each digital current value output by a digital converter and outputs a digital difference current value, and the digital difference current value outputted by the digital subtracter is compared with a predetermined second threshold value. , and a digital comparator that sets the ground fault abnormality detection signal to the detection state when the digital difference current value reaches the second threshold value.
本発明は、例えばディジタル交換機の加入者回路等の如
く、収容回線に直流電流を供給する回路に設けられるル
ープ監視回路および地絡異常検出回路の改良に関する。The present invention relates to improvements in a loop monitoring circuit and a ground fault abnormality detection circuit provided in a circuit that supplies direct current to an accommodation line, such as a subscriber circuit of a digital exchange.
第５図は従来あるループ監視回路の一例を示す図であり
、第６図は従来ある地絡異常検出回路の一例を示す図で
ある。FIG. 5 is a diagram showing an example of a conventional loop monitoring circuit, and FIG. 6 is a diagram showing an example of a conventional ground fault abnormality detection circuit.
なお、第５図および第６図に示されるループ監視回路お
よび地絡異常検出回路は、何れもディジタル交換機の加
入者回路に設けられたものである。The loop monitoring circuit and the ground fault abnormality detection circuit shown in FIGS. 5 and 6 are both provided in the subscriber circuit of the digital exchange.
第５図において、トランジスタ１１１、演算増幅器１２
１、抵抗１３．．１４．および１５．から構成される給
電回路１１と、トランジスタ１１５、演算増幅器１２ｂ
、抵抗１３ｔ、、１４ｂおよび１５ｂから構成される給
電回路１ｈとは、当該加入者回路に収容される加入者線
５のＡ線５．およびＢ線５ｂに対して、直流的にはそれ
ぞれ数百オームの抵抗値を有し、交流的には高インピー
ダンスを有し、加入者線５に接続されている加入者電話
機９がオンフッタ状態にある場合には、給電回路１．お
よび１．はＡ線５１１およびＢ線５ｂにＡ線電流！１お
よびＢ線電流■、を供給しないが、加入者電話機９がオ
フフック状態となると、正極を接地された例えば−４８
ボルトの直流電源ＶからＡ線５ａおよびＢ線５ｂに、そ
れぞれＡ線電流１、およびＢ線電流！、を供給する。In FIG. 5, a transistor 111, an operational amplifier 12
1. Resistance 13. ．． 14. and 15. A power supply circuit 11 consisting of a transistor 115, and an operational amplifier 12b.
, resistors 13t, , 14b and 15b. and B line 5b, each having a resistance value of several hundred ohms in direct current and high impedance in alternating current, and subscriber telephone 9 connected to subscriber line 5 is in an on-footer state. In some cases, the power supply circuit 1. and 1. is the A line current in the A line 511 and the B line 5b! 1 and B line current ■, but when the subscriber telephone 9 goes off-hook, the positive terminal is grounded, e.g. -48
From the DC power supply V of volts to the A line 5a and B line 5b, the A line current 1 and the B line current! , supply.
なお加入者線５および加入者電話機９に異常が無ければ
、Ａ線電流１．およびＢ線電流■、は、何れも加入者電
話機９を流れるループ電流■に等しくなる。また
一方、演算増幅器２１３および抵抗２２．乃至２５１か
ら構成される検出器２□と、演算増幅器２１ｂおよび抵
抗２２．乃至２５．から構成される検出器２．とは、そ
れぞれ給電回路１．および１ｂが供給するＡ線電流■、
およびＢ線電流■。Note that if there is no abnormality in the subscriber line 5 and subscriber telephone 9, the A line current is 1. and the B line current (2) are both equal to the loop current (2) flowing through the subscriber telephone 9. On the other hand, operational amplifier 213 and resistor 22. A detector 2□ consisting of 251 to 251, an operational amplifier 21b, and a resistor 22. to 25. A detector consisting of 2. and power supply circuit 1. and the A-line current supplied by 1b,
and B line current ■.
を、抵抗１３．および１３．の両端に発生する電圧降下
ｖ１およびＶｂ （何れもアナログ値）により検出し
て出力する。, resistance 13. and 13. It is detected and output based on the voltage drops v1 and Vb (both analog values) occurring across the terminal.
また、演算増幅器３１および抵抗３２乃至３４から構成
されるアナログ加算器３は、各検出器２．および２．が
出力する電圧降下ｖ１およびＶ。Further, an analog adder 3 composed of an operational amplifier 31 and resistors 32 to 34 connects each detector 2. and 2. The voltage drops v1 and V output by.
を加算し、加算結果をアナログ和電圧Ｖ１．として出力
する。and add the addition result to the analog sum voltage V1. Output as .
更に、演算増幅器４１、抵抗４２および４３から構成さ
れるアナログ比較器４は、アナログ加算器３から出力さ
れるアナログ和電圧ｖ、１を、抵抗４２および４３が直
流電源Ｖを分圧して生成する予め定められたアナログ和
閾値電圧Ｖ ｔｋｓａと比較し、アナログ和電圧ｖ１１
がアナログ和閾値電圧Ｖい、１を下回る場合には、ルー
プ監視信号りをループ非検出状態（例えば論理“０”）
に設定して加入者電話機９がオンフック状態にあること
を示し、一方アナログ和電圧Ｖ ｓａがアナログ和閾値
電圧■い□に達した場合には、ループ監視信号りをルー
プ検出状Ｂ（例えば論理“１”）に設定して加入者電話
機９がオフフック状態となったことを示す。Further, an analog comparator 4 composed of an operational amplifier 41 and resistors 42 and 43 generates an analog sum voltage v,1 output from the analog adder 3 by dividing the DC power supply V by resistors 42 and 43. Compared with a predetermined analog sum threshold voltage Vtksa, the analog sum voltage v11
If the analog sum threshold voltage V is less than 1, the loop monitoring signal is set to the loop non-detection state (for example, logic “0”).
is set to indicate that the subscriber telephone 9 is on-hook, and on the other hand, if the analog sum voltage Vsa reaches the analog sum threshold voltage This flag is set to "1" to indicate that the subscriber telephone 9 is in an off-hook state.
次に第６図において、当該加入者回路に、加入者線５を
経由して収容される加入者電話機９がオフフッタ状態と
なると、給電回路１３および１ｈは前述如く、直流電源
Ｖから加入者線５のＡ線５ａおよびＢ線５ｂにそれぞれ
Ａ線電流■、およびＢ線電流Ｉ、を供給し、また検出器
２．および２、は前述の如く、ＡｖＡ電流１．およびＢ
線電流１１を抵抗１３１および１３ｈの両端に発生する
電圧降下Ｖ、および■、により検出して出力する。Next, in FIG. 6, when the subscriber telephone 9 accommodated in the subscriber circuit via the subscriber line 5 enters the off-footer state, the power supply circuits 13 and 1h are connected to the DC power supply V from the subscriber line as described above. The A line current ■ and the B line current I are supplied to the A line 5a and the B line 5b of the detector 2. and 2, as described above, AvA current 1. and B
The line current 11 is detected and output based on the voltage drop V and (2) generated across the resistors 131 and 13h.
ここで、演算増幅器６１および抵抗６２乃至６５から構
成されるアナログ減算器６は、各検出器２、および２ｋ
が出力する電圧降下Ｖ、およびＶ、の差を求め、求めら
れた差をアナログ差電圧Ｖｄｍとして出力する。Here, an analog subtracter 6 composed of an operational amplifier 61 and resistors 62 to 65 is connected to each detector 2 and 2k.
The difference between the voltage drops V and V output by the converter 1 is determined, and the determined difference is output as an analog difference voltage Vdm.
なおＡ線電流■、およびＢ線電流Ｉ、は前述の如く、加
入者線５および加入者電話機９に異常が無ければ何れも
加入者電話機９を流れるループ電流■に等しくなる為、
抵抗値の等しい抵抗１３゜および１３．の両端に生ずる
電圧降下Ｖ、およびｖｂも等しくなり、アナログ減算器
６が出力するアナログ差電圧■。は零となるが、加入者
線５に地絡障害が発生すると、Ａ線５．およびＢ線５゛
。Note that the A line current ■ and the B line current I are both equal to the loop current ■ flowing through the subscriber telephone 9 if there is no abnormality in the subscriber line 5 and the subscriber telephone 9, as described above.
Resistors 13° and 13. of equal resistance value. The voltage drops V and vb occurring across both ends become equal, and the analog subtracter 6 outputs an analog difference voltage ■. becomes zero, but if a ground fault occurs in the subscriber line 5, the A line 5. and B line 5゛.
の電位が地電位となる為、給電回路１１から供給される
Ａ線電流■、は正常時の約二倍となり、また給電回路１
．からはＢ線電流１ｂが供給されなくる為、アナログ差
電圧Ｖ。は零と異なって来る。Since the potential of the power supply circuit 11 becomes the ground potential, the A line current supplied from the power supply circuit 11 is approximately twice that of normal, and the power supply circuit 1
．． Since the B line current 1b is no longer supplied from the analog difference voltage V. is different from zero.
ここで、演算増幅器７１、抵抗７２および７３から構成
されるアナログ比較器７は、アナログ減算器６から出力
されるアナログ差電圧Ｖ。を、抵抗７２および７３が直
流電源Ｖを分圧して生成する予め定められたアナログ差
閾値電圧Ｖｔｋｄｍと比較し、アナログ差電圧Ｖ。がア
ナログ差閾値電圧ＶＬｈｄｍを下回る場合には、地絡異
常検出信号Ｍを地絡異常非検出状態（例えば論理“０”
）に設定して加入者線５が正常状態にあることを示し、
−方アナログ差電圧Ｖ。がアナログ差閾値電圧Ｖｔｈｄ
、に達した場合には、地絡異常検出信号Ｍを地絡異常検
出状Ｓ（例えば論理″１”〉に設定して加入者ｖＡ５が
地絡異常状態となったことを示す。Here, the analog comparator 7 composed of an operational amplifier 71 and resistors 72 and 73 receives the analog difference voltage V output from the analog subtracter 6. is compared with a predetermined analog difference threshold voltage Vtkdm generated by dividing the DC power supply V by resistors 72 and 73, and the analog difference voltage V is determined. is lower than the analog difference threshold voltage VLhdm, the ground fault abnormality detection signal M is set to the ground fault non-detection state (for example, logic “0”).
) to indicate that the subscriber line 5 is in a normal state,
- side analog difference voltage V. is the analog difference threshold voltage Vthd
, the ground fault abnormality detection signal M is set to the ground fault abnormality detection signal S (for example, logic "1"), indicating that the subscriber vA5 has entered the ground fault abnormal state.
以上の説明から明らかな如く、従来あるループ監視回路
においては、アナログ加算器３が電圧降下■、および■
、をアナログ値の優加算してアナログ和電圧Ｖ ｓａを
出力し、またアナログ比較器４がアナログ和電圧ｖ１．
をアナログ和閾値電圧Ｖｔｈ■と比較してループ監視信
号りを設定しており、また従来ある地絡異常検出回路は
、アナログ減算器６が電圧降下Ｖ、およびＶ、をアナロ
グ値の優減算してアナログ差電圧■。を出力し、またア
ナログ比較器７がアナログ差電圧Ｖ。をアナログ差閾値
電圧Ｖい□と比較して地絡異常検出信号Ｍを設定してい
た為、アナログ加算器３、アナログ減算器６、アナログ
比較器４および７が充分な耐圧を要求され、ディジタル
信号を扱う場合に比して構成が複雑であり、集積化も進
まぬ為に高価となり、また部品の経時変化に伴い安定し
た特性が得られぬ問題点があった。As is clear from the above explanation, in a conventional loop monitoring circuit, the analog adder 3
, and outputs the analog sum voltage Vsa, and the analog comparator 4 outputs the analog sum voltage V1.
is compared with the analog sum threshold voltage Vth■ to set the loop monitoring signal.In addition, in the conventional ground fault abnormality detection circuit, the analog subtracter 6 subtracts the voltage drops V and V from the analog value. Analog differential voltage ■. The analog comparator 7 outputs an analog difference voltage V. Since the ground fault abnormality detection signal M was set by comparing the voltage with the analog difference threshold voltage V, the analog adder 3, analog subtracter 6, and analog comparators 4 and 7 were required to have sufficient withstand voltage. The structure is more complex than in the case of handling signals, and it is expensive because it is less integrated, and there are also problems in that stable characteristics cannot be obtained as the components change over time.
本発明は、ループ監視回路および地絡異常検出回路の簡
素化、低廉化、並びに特性の安定化を図ることを目的と
する。SUMMARY OF THE INVENTION An object of the present invention is to simplify a loop monitoring circuit and a ground fault abnormality detection circuit, reduce their cost, and stabilize their characteristics.
第１図は本発明（請求項１）の原理を示す図であり、第
２図は本発明（請求項２）の原理を示す図である。FIG. 1 is a diagram showing the principle of the present invention (claim 1), and FIG. 2 is a diagram showing the principle of the present invention (claim 2).
第１図および第２図において、５０．および５０、は通
信回線のＡ線およびＢ線、２００．は第一の給電回路、
２００．は第二の給電回路、３００、は第一のアナログ
ディジタル（Ａ／Ｄ）変換器、３００ｂは第二のアナロ
グディジタル（Ａ／Ｄ）変換器、４００はディジタル加
算器、５００および７００はディジタル比較器、６００
はディジタル減算器である。In FIGS. 1 and 2, 50. and 50 are communication line A and B lines, 200. is the first power supply circuit,
200. 300 is a first analog-to-digital (A/D) converter; 300b is a second analog-to-digital (A/D) converter; 400 is a digital adder; 500 and 700 are digital comparisons. Vessel, 600
is a digital subtractor.
第一および第二の給電回路２００．および２００ｂは、
通信回線のＡ線５０．およびＢ線５０゜に、それぞれ直
流電流■、および１ｈを供給する。First and second power supply circuits 200. and 200b is
Communication line A line 50. DC currents ■ and 1 h are supplied to the wires B and 50°, respectively.
第一および第二のアナログディジタル変樽器３００、お
よび３００．は、第一および第二の給電回路２００．お
よび２００．がそれぞれＡ線５０、およびＢ線５Ｌに供
給する直流電流■、および■、を、それぞれアナログ電
流値からディジタル電流値に変換して出力する。first and second analog-digital converters 300, and 300. are the first and second power supply circuits 200. and 200. DC currents (2) and (2) supplied to the A line 50 and the B line 5L, respectively, are converted from analog current values to digital current values and output.
ディジタル加算器４００は、第一および第二ののアナロ
グディジタル変換器３００．および３００、が出力する
各ディジタル電流値を加算してディジタル和電流値を出
力する。Digital adder 400 includes first and second analog-to-digital converters 300 . and 300 are added to output a digital sum current value.
ディジタル比較器５００は、ディジタル加算器４００が
出力するディジタル和電流値を、予め定められた第一の
閾値と比較し、ディジタル和電流値が第一の閾値に達し
た場合にループ監視信号を検出状態に設定する。The digital comparator 500 compares the digital sum current value output by the digital adder 400 with a predetermined first threshold value, and detects a loop monitoring signal when the digital sum current value reaches the first threshold value. Set to state.
ディジタル減算器６００は、第一および第二のアナログ
ディジタル変換器３００１および３００、が出力する各
ディジタル電流値の差を求めてディジタル差電流値を出
力する。Digital subtracter 600 calculates the difference between the digital current values output by first and second analog-to-digital converters 3001 and 300, and outputs a digital difference current value.
ディジタル比較器７００は、ディジタル減算器６００が
出力するディジタル差電流値を、予め定められた第二の
閾値と比較し、ディジタル差電流値が第二の閾値に達し
た場合に地絡異常検出信号を検出状態に設定する。The digital comparator 700 compares the digital difference current value output by the digital subtracter 600 with a predetermined second threshold value, and generates a ground fault abnormality detection signal when the digital difference current value reaches the second threshold value. Set to detection state.
従って、ループ監視回路におけるディジタル加算器およ
びディジタル比較器、並びに地絡異常検出回路における
ディジタル減算器およびディジタル比較器は何れもディ
ジタル信号を処理することとなり、アナログ信号を処理
する場合に比し、構成も簡素となり、集積化も進み、ま
た部品の経時変化に伴う特性の変化も除去され、当該ル
ープ監視回路および地絡異常検出回路の経済性が向上し
、また特性の安定化が図れる。Therefore, the digital adder and digital comparator in the loop monitoring circuit, as well as the digital subtracter and digital comparator in the ground fault detection circuit, all process digital signals, and have a different configuration than when processing analog signals. This also simplifies the process, promotes integration, eliminates changes in characteristics due to changes in components over time, improves the economic efficiency of the loop monitoring circuit and the ground fault abnormality detection circuit, and stabilizes the characteristics.
以下、本発明の一実施例を図面により説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第３図は本発明（請求項１）の一実施例によるループ監
視回路を示す図であり、第４図は本発明（請求項２）の
一実施例による地絡異常検出回路を示す図である。なお
、全図を通じて同一符号は同一対象物を示す、また、第
３図および第４図に示されるループ監視回路および地絡
異常検出回路も、前述と同様にディジタル交換機の加入
者回路に設けられるものとする。FIG. 3 is a diagram showing a loop monitoring circuit according to an embodiment of the present invention (Claim 1), and FIG. 4 is a diagram showing a ground fault abnormality detection circuit according to an embodiment of the present invention (Claim 2). be. Note that the same reference numerals indicate the same objects throughout the figures, and the loop monitoring circuit and ground fault abnormality detection circuit shown in Figures 3 and 4 are also provided in the subscriber circuit of the digital exchange as described above. shall be taken as a thing.
第３図および第４図においては、第１図および第２図に
おける通信回線のＡ線５０．およびＢ線５０、として、
加入者線５のＡ線５．およびＢ線５ｈが示され、また第
１図および第２図における第一および第二の給電回路２
００．および２００、として給電回路１．および１．が
示され、また第１図および第２図における第一および第
二のつアナログディジタル変換器３００．および３００
、としてアナログディジタル（Ａ／Ｄ）変換器１００、
および１００ｂが示され、また第１図におけるディジタ
ル加算器４００としてディジタル加算器１０１が第３図
に示され、また第１図におけるディジタル比較器５００
としてディジタル比較器１０２およびレジスタ１０３が
第３図に示され、また第２図におけるディジタル減算器
６００としてディジタル減算器１０４が第４図に示され
、また第２図におけるディジタル比較器７００としてデ
ィジタル比較器１０５およびレジスタ１０６が第４図に
示される。3 and 4, the A line 50 of the communication line in FIGS. 1 and 2 is shown. and B line 50, as
A line 5 of subscriber line 5. and B line 5h are shown, and the first and second power supply circuits 2 in FIGS. 1 and 2 are shown.
00. and 200, as power supply circuit 1. and 1. are shown, and the first and second analog-to-digital converters 300. in FIGS. 1 and 2 are shown. and 300
, an analog-to-digital (A/D) converter 100,
and 100b are shown, and digital adder 101 is shown in FIG. 3 as digital adder 400 in FIG. 1, and digital comparator 500 in FIG.
The digital comparator 102 and the register 103 are shown in FIG. 3 as the digital subtracter 102 and the register 103 are shown in FIG. 105 and register 106 are shown in FIG.
第３図において、当該加入者回路に、加入者線５を経由
して収容される加入者電話機９がオンフッタ状態にある
場合には、給電回路１１および１、からは加入者線５の
Ａ線５１およびＢ線５ｋにはＡ線電流■、およびＢ線電
流１ｂが供給されないが、加入者電話機９がオフフッタ
状態となると、給電回路１．および１．は、前述と同様
に、直流電源Ｖから加入者線５のＡ線５ａおよびＢ線５
ｂに、それぞれＡ線電流■、およびＢ線電流１ｈを供給
する。In FIG. 3, when the subscriber telephone 9 accommodated in the subscriber circuit via the subscriber line 5 is in the on-footer state, the A line of the subscriber line 5 is connected from the power supply circuits 11 and 1. 51 and the B line 5k are not supplied with the A line current ■ and the B line current 1b, but when the subscriber telephone 9 enters the off-footer state, the power supply circuit 1. and 1. Similarly to the above, the A line 5a and the B line 5 of the subscriber line 5 are connected from the DC power supply V to the subscriber line 5.
An A-line current ■ and a B-line current 1h are supplied to b.
なお加入者線５および加入者電話機９に異常が無ければ
、Ａ線電流１．およびＢ線電流Ｉｂは、何れも加入者電
話機９を流れるループ電流Ｉに等しくなる。Note that if there is no abnormality in the subscriber line 5 and subscriber telephone 9, the A line current is 1. and B line current Ib are both equal to loop current I flowing through subscriber telephone 9.
次に、アナログディジタル変換器１００１および１００
には、それぞれ給電回路１．および１ｂがＡ線電流■、
およびＢ線電流１ｂを供給することにより、抵抗１３．
および１３ｈの両端に発生する電圧降下Ｖ、およびＶｂ
（何れもアナログ値）を検出し、例えば二進符号等
にアナログディジタル変換し、それぞれディジタル電圧
降下ＶｍｄおよびＶ。として出力する。Next, analog-digital converters 1001 and 100
The power supply circuit 1. and 1b is the A line current ■,
and B line current 1b, resistor 13.
and the voltage drop V that occurs across 13h, and Vb
(both analog values) are detected and converted into analog-to-digital values, for example, into binary codes, resulting in digital voltage drops Vmd and V, respectively. Output as .
また、ディジタル加算器１０１は、各アナログディジタ
ル変換器１００．および１００．が出力するディジタル
電圧降下ＶａｄおよびＶｌｔ４を加算し、加算結果をデ
ィジタル和電圧Ｖｓｌとして出力する。Further, the digital adder 101 connects each analog-to-digital converter 100 . and 100. The digital voltage drops Vad and Vlt4 outputted by the circuit are added, and the addition result is output as a digital sum voltage Vsl.
更に、ディジタル比較器１０２は、ディジタル加算器１
０１から出力されるディジタル和電圧Ｖ、４を、レジス
タ１０３に予め設定されているディジタル和閾値電圧Ｖ
い、と比較し、ディジタル和電圧ＶＳａがディジタル和
閾値電圧Ｖｔｈｌｄを下回る場合には、ループ監視信号
りをループ非検出状態（例えば論理“０”）に設定して
加入者電話［９がオフフック状態にあることを示し、一
方デイジタル和電圧Ｖ、がディジタル和閾値電圧■い、
に達した場合には、ループ監視信号りをループ検出状態
（例えば論理“ｌ”）に設定して加入者電話機９がオフ
フッタ状態となったことを示す。Further, the digital comparator 102 includes the digital adder 1
The digital sum voltage V,4 output from 01 is set to the digital sum threshold voltage V, which is preset in the register 103.
If the digital sum voltage VSa is lower than the digital sum threshold voltage Vthld, the loop monitoring signal is set to a loop non-detection state (for example, logic "0") and the subscriber telephone [9 is in an off-hook state]. , and on the other hand, the digital sum voltage V, is the digital sum threshold voltage ■,
If this occurs, the loop supervisory signal is set to a loop detection state (eg, logic "1") to indicate that subscriber telephone 9 is in an off-footer state.
次に第４図において、当該加入者回路に、加入者線５を
経由して収容される加入者電話機９がオフフック状態と
なると、給電回路１．および１には、前述と同様に、直
流電源Ｖから加入者線５のＡ線５ａおよびＢ線５ｂに、
それぞれＡ線電流■３およびＢ線電流１ｂを供給し、ま
たアナログディジタル変換器１００．および１００．は
、前述と同様に、それぞれ給電回路１．および１．がＡ
線電流１．およびＢ線電流１ｂを供給する際に、抵抗１
３１および１３ｂの両端に発生する電圧降下Ｖ、および
Ｖｂ （何れもアナログ値）をアナログディジタル変
換し、それぞれディジタル電圧降下Ｖ。およびＶ。とし
て出力する。Next, in FIG. 4, when the subscriber telephone 9 accommodated in the subscriber circuit via the subscriber line 5 goes off-hook, the power supply circuit 1. and 1, as above, from the DC power supply V to the A line 5a and B line 5b of the subscriber line 5,
The A-line current 3 and the B-line current 1b are supplied respectively, and the analog-to-digital converter 100. and 100. As described above, the power supply circuits 1. and 1. and 1. is A
Line current 1. and a resistance 1 when supplying the B line current 1b.
The voltage drops V and Vb (both analog values) occurring across terminals 31 and 13b are converted from analog to digital, resulting in a digital voltage drop V, respectively. and V. Output as .
また、ディジタル減算器１０４は、各アナログディジタ
ル変換器１００．および１００ｂから出力されるディジ
タル電圧降下Ｖ、およびｖｂｄの差を求め、求められた
差をディジタル差電圧Ｖａａとして出力する。Further, the digital subtracter 104 is connected to each analog-to-digital converter 100 . The difference between the digital voltage drops V and vbd outputted from 100b and 100b is determined, and the determined difference is output as a digital difference voltage Vaa.
なおＡ線電流１．およびＢ線電流１には前述の如く、加
入者線５および加入者電話機９に異常が無ければ何れも
加入者電話機９を流れるループ電流■に等しくなる為、
抵抗値の等しい抵抗１３１および１３ｂの両端に生ずる
電圧降下Ｖ、およびＶｂ、従ってディジタル電圧降下Ｖ
、およびＶｂｄも等しくなり、ディジタル減算器１０４
が出力するディジタル差電圧Ｖａａは零となるが、加入
者線５に地絡障害が発生すると、Ａ線５．およびＢ線５
、の電位が地電位となる為、給電回路１．から供給され
るＡ線電流１１は正常時の約二倍となり、また給電回路
ｌ、からはＢ線電流Ｉ、が供給されなくなる為、ディジ
タル差電圧Ｖ。は零と異なって来る。Note that A line current 1. As mentioned above, if there is no abnormality in the subscriber line 5 and the subscriber telephone 9, the B line current 1 will be equal to the loop current ■ flowing through the subscriber telephone 9.
Voltage drops V and Vb occurring across resistors 131 and 13b with equal resistance values, therefore, digital voltage drop V
, and Vbd are also equal, and the digital subtractor 104
The digital difference voltage Vaa output by the A line 5 becomes zero, but if a ground fault occurs in the subscriber line 5, the A line 5. and B line 5
Since the potential of , becomes the ground potential, the power supply circuit 1. Since the A line current 11 supplied from the power supply circuit 1 is approximately twice that of normal, and the B line current I is no longer supplied from the power supply circuit 1, the digital difference voltage V. is different from zero.
ここで、ディジタル比較器１０５は、ディジタル減算器
１０４から出力されるディジタル差電圧Ｖａａを、レジ
スタ１０６に予め設定されているディジタル差閾値電圧
Ｖい□と比較し、ディジタル差電圧Ｖａａがディジタル
差閾値電圧ｖｔｈａａを下回る場合には、地絡異常検出
信号Ｍを地絡異常非検出状Ｂ（例えば論理“Ｏ”）に設
定して加入者線５が正常状態にあることを示し、一方デ
ィジタル差電圧Ｖ。がディジタル差閾値電圧Ｖい。に達
した場合には、地絡異常検出信号Ｍを地絡異常検出状態
（例えば論理“１”）に設定して加入者線５が地絡異常
状態となったことを示す。Here, the digital comparator 105 compares the digital difference voltage Vaa output from the digital subtracter 104 with the digital difference threshold voltage V□ set in advance in the register 106, and the digital difference voltage Vaa is compared with the digital difference threshold voltage V□. If the voltage is below vthaa, the ground fault abnormality detection signal M is set to the ground fault non-detection state B (for example, logic "O") to indicate that the subscriber line 5 is in a normal state, while the digital differential voltage V. is the digital difference threshold voltage V. When this occurs, the ground fault abnormality detection signal M is set to the ground fault abnormality detection state (for example, logic "1") to indicate that the subscriber line 5 has entered the ground fault abnormal state.
以上の説明から明らかな如く、本実施例によれば、アナ
ログディジタル変換器１００．および１００ｂがＡ線電
流！、およびＢ線電流■、により抵抗１３１および１３
．に生ずる電圧降下Ｖ、およびＶｂを、それぞれディジ
タル電圧降下ＶａｄおよびＶ。に変換する為、ディジタ
ル加算器ｌｏｔ、ディジタル比較器１０２、ディジタル
減算器１０４およびディジタル比較器１０５は、何れも
ディジタル信号を扱うこととなり、構成も簡素化され、
集積化も進み、また部品の経時変化に伴う特性の変化も
除去される。As is clear from the above description, according to this embodiment, the analog-to-digital converter 100. and 100b is the A line current! , and the B line current ■, resistors 131 and 13
．． Let the voltage drops V and Vb occur as digital voltage drops Vad and V, respectively. In order to convert into
Increased integration also eliminates changes in characteristics of components over time.
なお、第３図および第４図はあく迄本発明の一実施例に
過ぎず、例えば本発明によるループ監視回路および地絡
異常検出回路は加入者線を収容ｆる加入者回路に適用す
るものに限定されることは無く、直流二線式中ｍｗＡを
収容するトランクに適用する等、他に幾多の変形が考慮
されるが、何れの場合にも本発明の効果は変わらない。Note that FIGS. 3 and 4 are only one embodiment of the present invention, and for example, the loop monitoring circuit and the ground fault abnormality detection circuit according to the present invention are applied to a subscriber circuit that accommodates subscriber lines. The present invention is not limited to this, and many other modifications may be considered, such as application to a trunk that accommodates mwA in a DC two-wire system, but the effects of the present invention remain the same in either case.
以上、本発明によれば、ループ監視回路におけるディジ
タル加算器およびディジタル比較器、並びに地絡異常検
出回路におけるディジタル減算器およびディジタル比較
器は何れもディジタル信号を処理することとなり、アナ
ログ信号を処理する場合に比し、構成も簡素となり、集
積化も進み、また部品の経時変化に伴う特性の変化も除
去され、当該ループ監視回路および地絡異常検出回路の
経済性が向上し、また特性の安定化が図れる。As described above, according to the present invention, the digital adder and digital comparator in the loop monitoring circuit, and the digital subtracter and digital comparator in the ground fault abnormality detection circuit all process digital signals, but not analog signals. Compared to the previous case, the configuration is simpler and more integrated, and changes in characteristics due to aging of components are eliminated, improving the economic efficiency of the loop monitoring circuit and ground fault detection circuit, and stabilizing the characteristics. can be achieved.
第１図は本発明（請求項１）の原理を示す図、第２図は
本発明（請求項２）の原理を示す図、第３図は本発明（
請求項１〉の一実施例によるループ監視回路を示す図、
第４図は本発明（請求項２）の一実施例による地絡異常
検出回路を示す図、第５図は従来あるループ監視回路の
一例を示す図、第６図は従来ある地絡異常検出回路の一
例を示す図である。Fig. 1 is a diagram showing the principle of the present invention (Claim 1), Fig. 2 is a diagram showing the principle of the present invention (Claim 2), and Fig. 3 is a diagram showing the principle of the present invention (Claim 2).
A diagram showing a loop monitoring circuit according to an embodiment of claim 1,
FIG. 4 is a diagram showing a ground fault abnormality detection circuit according to an embodiment of the present invention (claim 2), FIG. 5 is a diagram showing an example of a conventional loop monitoring circuit, and FIG. 6 is a diagram showing a conventional ground fault abnormality detection circuit. FIG. 3 is a diagram showing an example of a circuit.
Claims (2)
ｂ）にそれぞれ直流電流（Ｉ＿ａ、Ｉ＿ｂ）を供給する
第一および第二の給電回路（２００＿ａ、２００＿ｂ）
と、 前記第一および第二の給電回路（２００＿ａ、２００＿
ｂ）がそれぞれＡ線（５０＿ａ）およびＢ線（５０＿ｂ
）に供給する直流電流（Ｉ＿ａ、Ｉ＿ｂ）を、それぞれ
アナログ電流値からディジタル電流値に変換して出力す
る第一および第二のアナログディジタル変換器（３００
＿ａ、３００＿ｂ）と、前記第一および第二のアナログ
ディジタル変換器（３００＿ａ、３００＿ｂ）が出力す
る各ディジタル電流値を加算してディジタル和電流値を
出力するディジタル加算器（４００）と、 前記ディジタル加算器（４００）が出力するディジタル
和電流値を、予め定められた第一の閾値と比較し、前記
ディジタル和電流値が前記第一の閾値に達した場合にル
ープ監視信号を検出状態に設定するディジタル比較器（
５００）とを設けることを特徴とするループ監視回路。(1) Communication line A line (50_a) and B line (50_a)
b) first and second power supply circuits (200_a, 200_b) that respectively supply direct current (I_a, I_b) to
and the first and second power supply circuits (200_a, 200_
b) are A line (50_a) and B line (50_b
), the first and second analog-to-digital converters (300
_a, 300_b) and a digital adder (400) that adds each digital current value outputted by the first and second analog-to-digital converters (300_a, 300_b) and outputs a digital sum current value; The digital sum current value output by the adder (400) is compared with a predetermined first threshold value, and when the digital sum current value reaches the first threshold value, the loop monitoring signal is set to a detection state. digital comparator (
500).
ｂ）にそれぞれ直流電流（Ｉ＿ａ、Ｉ＿ｂ）を供給する
第一および第二の給電回路（２００＿ａ、２００＿ｂ）
と、 前記第一および第二の給電回路（２００＿ａ、２００＿
ｂ）がそれぞれＡ線（５０＿ａ）およびＢ線（５０＿ｂ
）に供給する直流電流（Ｉ＿ａ、Ｉ＿ｂ）を、それぞれ
アナログ電流値からディジタル電流値に変換して出力す
る第一および第二のアナログディジタル変換器（３００
＿ａ、３００＿ｂ）と、前記第一および第二のアナログ
ディジタル変換器（３００＿ａ、３００＿ｂ）が出力す
る各ディジタル電流値の差を求めてディジタル差電流値
を出力するディジタル減算器（６００）と、 前記ディジタル減算器（６００）が出力するディジタル
差電流値を、予め定められた第二の閾値と比較し、前記
ディジタル差電流値が前記第二の閾値に達した場合に地
絡異常検出信号を検出状態に設定するディジタル比較器
（７００）とを設けることを特徴とする地絡異常検出回
路。(2) Communication line A line (50_a) and B line (50_a)
b) first and second power supply circuits (200_a, 200_b) that respectively supply direct current (I_a, I_b) to
and the first and second power supply circuits (200_a, 200_
b) are A line (50_a) and B line (50_b
), the first and second analog-to-digital converters (300
_a, 300_b) and a digital subtracter (600) that calculates the difference between each digital current value outputted by the first and second analog-to-digital converters (300_a, 300_b) and outputs a digital difference current value; The digital difference current value output by the digital subtracter (600) is compared with a predetermined second threshold, and when the digital difference current value reaches the second threshold, a ground fault abnormality detection signal is detected. A ground fault abnormality detection circuit characterized in that it is provided with a digital comparator (700) for setting a state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22214589A JPH0385085A (en) | 1989-08-28 | 1989-08-28 | Loop monitor circuit and grounding fault detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22214589A JPH0385085A (en) | 1989-08-28 | 1989-08-28 | Loop monitor circuit and grounding fault detection circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0385085A true JPH0385085A (en) | 1991-04-10 |
Family
ID=16777886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22214589A Pending JPH0385085A (en) | 1989-08-28 | 1989-08-28 | Loop monitor circuit and grounding fault detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0385085A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100605726B1 (en) * | 2004-12-21 | 2006-08-01 | 주식회사 대우일렉트로닉스 | Method for removing noise of digital flat-panel display system |
-
1989
- 1989-08-28 JP JP22214589A patent/JPH0385085A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100605726B1 (en) * | 2004-12-21 | 2006-08-01 | 주식회사 대우일렉트로닉스 | Method for removing noise of digital flat-panel display system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4419542A (en) | Battery feed circuit | |
| CA1182230A (en) | Subscriber line interface circuit | |
| US5175764A (en) | Enhanced high voltage line interface circuit | |
| US5323460A (en) | Enhanced subscriber line interface circuit | |
| US5619567A (en) | Variable DC feed characteristic in a subscriber line interface circuit | |
| CA1260170A (en) | Subscriber line interface circuit | |
| US4961219A (en) | Circuit for synthesizing an impedance across the tip and ring leads of a telephone line circuit | |
| US4473719A (en) | Switchhook status detector | |
| US4734933A (en) | Telephone line status circuit | |
| CA2172563C (en) | Subscriber line interface and power circuit | |
| US4323734A (en) | Interface circuit for telephone line to equipment signal coupling | |
| JPH0385085A (en) | Loop monitor circuit and grounding fault detection circuit | |
| US4281219A (en) | Telephone line circuit | |
| US4319092A (en) | Current detection circuit arrangement for an automatic telephone exchange | |
| US4562308A (en) | Subscriber connection circuit comprising feed resistors which can be bridged in low-ohmic fashion and an indication circuit which effects different indications | |
| CA1157978A (en) | Loop sensing circuit for use with a subscriber loop interface circuit | |
| US4800586A (en) | Compensation circuit for use with an integrating amplifier | |
| EP0520171B1 (en) | Subscriber line interface circuit with an off-hook detection circuit | |
| US5289537A (en) | On-hook transmission circuit in cable line | |
| US4622442A (en) | Electronic hybrid having synthesized impedance circuitry | |
| CA1181186A (en) | Transformerless hybrid circuits | |
| JP3763580B2 (en) | Paging signal generation method and apparatus | |
| JPS5986951A (en) | Telephone facility | |
| JPH03267898A (en) | Subscriber line circuit | |
| JPS637691B2 (en) |