JPH0383470A - Picture encoding/decoding system - Google Patents

Abstract

PURPOSE:To erase the picture distortion of a boundary part by executing encoding/decoding twice concerning the overlapped part of an area until the next block of the said area can be forecasted after the processing of a series of extrapolation forecasting - descrete sign conversion encoding/decoding is finished. CONSTITUTION:A vertical address generator 24 is provided to generate the vertical address of a picture memory 1 and a horizontal address generator 25 is provided to generate the horizontal address of the picture memory 1. Then, an extrapolation forecasting - descrete sign conversion encoder/decoder 27 and a selector 26 are provided. The state of a counter in the horizontal address generator 25 is increased so that the processing can be continued even when areas [1], [2] and [3] respectively exceed the left ends of areas [2], [3] and [4], and the overlapped parts of the respective areas [1]-[4] are encoded twice. By executing decoding in the same order as this encoding, for example, the left end of the area [2] is overwritten by the picture elements in the right end of the area [2] and the discontinuous distortion is canceled.

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は外挿予測−離散サイン変換符号化を用いた画像
符号化／復号化方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image encoding/decoding method using extrapolation prediction/discrete sine transform encoding.

［従来の技術〕 本発明者らが既に特願昭６２−２４０４５５号や特願昭
６３−７３６６４号或は特願昭６３−７３６６５号にて
提案している外挿予測−離散サイン変換方式による画像
符号化／復号化装置は符号化開始時された画素を用いて
外挿予測を行っていた。[Prior Art] Based on the extrapolation prediction-discrete sine conversion method already proposed by the present inventors in Japanese Patent Application No. 62-240455, Japanese Patent Application No. 63-73664, or Japanese Patent Application No. 63-73665. The image encoding/decoding device performs extrapolation prediction using pixels obtained at the start of encoding.

第７図は上記特願昭６３−７３６６５号による画像変換
符号化装置の構成を示しており、画像メモリ１は外部よ
りデジタル化した画像データを入力する。この画像メモ
リ１に対応して設けであるのが上部境界値メモリ２と、
左Ｍ境界値メモリ３とであり、上部境界値メモリ２は夫
々画像メモリ１の上辺１ライン分のメモリ容量を持つ読
み書き可能なものであり、左部境界値メモリ３は左辺１
ライン分のメモリ容量を持つもの読み書き可能なもので
ある。これら境界値メモリ２．３はブロック予測のため
の境界値、即ち上側及び左側の隣接するブロックの最下
辺及び最右辺の境界再生値を保存する境界値再生手段を
構成する。FIG. 7 shows the structure of the image conversion and encoding apparatus according to the above-mentioned Japanese Patent Application No. 63-73665, in which the image memory 1 receives digitized image data from the outside. An upper boundary value memory 2 is provided corresponding to this image memory 1.
The upper boundary value memory 2 has a memory capacity of one line on the upper side of the image memory 1 and can be read and written, and the left boundary value memory 3 has a memory capacity of one line on the upper side of the image memory 1.
Those with memory capacity for lines are readable and writable. These boundary value memories 2.3 constitute boundary value reproducing means for storing boundary values for block prediction, that is, boundary reproduction values of the lowest and rightmost sides of the upper and left adjacent blocks.

この保存された内容を用いて第１８図で示した方法でブ
ロックの外挿予測を行うのである。Using this saved content, extrapolation prediction of the block is performed using the method shown in FIG.

予測器４は画像メモリ１、上部境界値メモリ２、左部境
界値メモリ３の各値から予測値を求め、画像メモリ１の
画像信号と予測値の差分を求めて予測誤差信号を生威し
出力するもので、予測手段を構成する。The predictor 4 obtains a predicted value from each value in the image memory 1, upper boundary value memory 2, and left boundary value memory 3, and calculates the difference between the image signal in the image memory 1 and the predicted value to generate a prediction error signal. The output constitutes a prediction means.

パラレル／シリアル変換メモリ５は予測器４の出力をシ
リアル化するためのシフトレジスタよりなるもので、後
述の行列変換器８が１ブロツク（図示例は４×４画素で
ある。）１６画素分のデータを夫々の最下位ビットから
順にシリアルに並べたものが必要になるために用いられ
るもので、パラレル入出力可能なシフトレジスタを１６
本並べたものを２組マルチプレクサによって切り換えて
用いる。The parallel/serial conversion memory 5 consists of a shift register for serializing the output of the predictor 4, and a matrix converter 8 (described later) converts one block (4×4 pixels in the illustrated example) for 16 pixels. This is used because it is necessary to serially arrange data starting from the least significant bit of each, and 16 shift registers capable of parallel input/output are used.
Two sets of arranged books are switched and used by a multiplexer.

行列変換器８はブロックの予測誤差信号の水平方向各行
と離散サイン変換する行変換器６と、この行変換器６の
出力の垂直方向各列を離散サイン変換する列変換器７と
よりなり２次元離散サイン変換回路を構成する。そして
上記パラレル／シリアル変換メモリ５さ併せて２次元離
散サイン変換手段を構成する。The matrix transformer 8 consists of a row transformer 6 that performs discrete sine transform on each row in the horizontal direction of the prediction error signal of the block, and a column transformer 7 that performs discrete sine transform on each column in the vertical direction of the output of the row transformer 6. Construct a dimensional discrete sine transform circuit. Together with the parallel/serial conversion memory 5, it constitutes a two-dimensional discrete sine conversion means.

量子化器１１は行列変換器８からの出力である変換係数
についである閾値以下の値を切り捨ててＯと見なす切り
捨て回路９と、切り捨て処理後のデータのダイナミック
レンジを下げるための量子化回路１０よりなる。The quantizer 11 includes a truncation circuit 9 which truncates the transform coefficients outputted from the matrix transformer 8 and values below a certain threshold and considers them as O, and a quantizer 10 which lowers the dynamic range of the data after the truncation process. It becomes more.

符号化器１２は量子化ａｉｉと併せて符号化手段を構成
するもので、量子化器１１の出力にハフマン符合等の可
変長符号化を行い、画像圧縮データとして出力する。The encoder 12 constitutes an encoding means together with the quantizer aii, and performs variable length encoding such as Huffman coding on the output of the quantizer 11 and outputs it as compressed image data.

逆量子化器１３は量子化器１１の逆の操作を行うための
ものであり、逆変換器１４は行列変換器８の逆の操作、
即ち２次元逆離散サイン変換を行うものであり、入力信
号に量子化ステップ幅を乗じ、更に閾値を加えて量子化
前の精度に戻すようになっている。The inverse quantizer 13 is for performing the inverse operation of the quantizer 11, and the inverse transformer 14 is for performing the inverse operation of the matrix transformer 8.
That is, it performs a two-dimensional inverse discrete sine transform, in which the input signal is multiplied by the quantization step width, and a threshold value is further added to restore the precision before quantization.

正規化回路１５は変換及び逆変換の演算によってデータ
全体にある係数が乗じられるのを補正するためのもので
、シリアル乗算器より構成される。The normalization circuit 15 is for correcting the fact that the entire data is multiplied by a certain coefficient during conversion and inverse conversion operations, and is composed of a serial multiplier.

シリアル／パラレル変換メモリ１６は正規化回路１．５
のシリアル出力をパラレルに変換するシフトレジスタよ
りなるものである。The serial/parallel conversion memory 16 is a normalization circuit 1.5
It consists of a shift register that converts the serial output of the converter into parallel output.

而して逆量子化器１３と、逆変換器１４と、正規化回路
１５と、シリアル／パラレル変換メモリ１６とで予測器
４の出力である予測誤差の一部を復元し、予測誤差復元
値を出力する復元手段を構成する。Then, the inverse quantizer 13, the inverse transformer 14, the normalization circuit 15, and the serial/parallel conversion memory 16 restore a part of the prediction error that is the output of the predictor 4, and obtain a prediction error restored value. Configure a restoring means that outputs.

この予測誤差復元値は予測器４にて予測をする際に境界
値、すなわち前ブロックの予測値の一部と加算して原画
像信号に近い値とし、予測の元となる境界再生値（第１
８図（ａ）のχ。１．χ。２．χ。When making a prediction in the predictor 4, this prediction error restoration value is added to a boundary value, that is, a part of the predicted value of the previous block to obtain a value close to the original image signal. 1
χ in Figure 8(a). 1. χ. 2. χ.

５．χ。４．χ、。、χ２゜、χ、。、χ。がこれに当
たる、）とし、両境界値メモリ２．３に保存する。ここ
で予測をする際に原画像を使用しないのは復号化時速画
像のない場合にも同様の予測を行なわなければならない
からである。5. χ. 4. χ,. , χ2゜, χ,. , χ. This corresponds to this, ) and is stored in both boundary value memories 2.3. The reason why the original image is not used when making the prediction is that the same prediction must be made even when there is no decoded speed image.

メモリ制御回路１７は画像メモリ１、上部境界値メモリ
２、左部境界値メモリ３の３つのメモリに必要なアドレ
ス信号、読み出し信号、書き込み信号を与えるためΦも
のである。The memory control circuit 17 is a Φ circuit for providing necessary address signals, read signals, and write signals to the three memories, the image memory 1, the upper boundary value memory 2, and the left boundary value memory 3.

タイミング制御回路１８はクロック信号ＣＬＫを基準と
して全体の回路のタイミング信号を作るための回路であ
る。The timing control circuit 18 is a circuit for creating a timing signal for the entire circuit using the clock signal CLK as a reference.

第８図は特願昭６３−７３６６５号の領域分割の方法を
示す、尚領域分割には第９図（ａ）のように４分割、或
いは第９図（ｂ）のように多数に分割する方法も考えら
れるが、以下の説明には第８図の分割方法を基に説明す
る。Figure 8 shows the method of area division in Japanese Patent Application No. 63-73665.The area can be divided into four parts as shown in Figure 9(a), or into many parts as shown in Figure 9(b). Although other methods can be considered, the following explanation will be based on the division method shown in FIG.

第８図の各正方形のます目はブロックを示し、Ｂ’ｍ、
ｎは領域αの一行目、ｎ列目（ｍ、ｎ＝　０　、１　、
２−　）のブロックを表している。ブロックは各領域内
では第８図中の矢印のように各領域内の左上角のブロッ
クから順に水平方向に走査が開始され以下各行毎に行な
われて、右下角のブロックに至るまで行なわれる。また
４つの領域で次に示す４段のパイプライン処理が行なわ
れ、時間Ｔづつ遅れる形で４つの領域の同位置のブロッ
クが多重処理される。The cells in each square in Figure 8 indicate blocks, B'm,
n is the first row and nth column of area α (m, n= 0, 1,
2- ) represents the block. Within each area, the blocks are scanned in the horizontal direction sequentially starting from the block at the upper left corner of each area, as indicated by the arrow in FIG. Further, the following four stages of pipeline processing are performed in the four regions, and blocks at the same position in the four regions are multiplexed with a delay of time T.

この様子を第１０図に示す、この第１０図において第７
図の各部の動作を、予測器４による予測及び復元処理Ｐ
、パラレル／シリアル変換メモリ５、行列変換器８によ
る変換処理ψ、量子化器１１による量子化処理Ｑ、逆量
子化器１３、逆変換器１４、圧用化回路１５、シリアル
／パラレル変換メモリ１６による逆、復元処理ψ−１の
４つに大別して示しである。This situation is shown in Figure 10.
The operation of each part in the figure is predicted and restored by the predictor 4.
, parallel/serial conversion memory 5, conversion process ψ by matrix converter 8, quantization process Q by quantizer 11, inverse quantizer 13, inverse converter 14, pressure conversion circuit 15, and serial/parallel conversion memory 16 It is roughly divided into four types: reverse processing and restoration processing ψ-1.

各処理はあるブロックのデータに対して時間Ｔの間デー
タ入力を受は付け、夫々の処理の遅延時［ｔｐ、ｔψ、
ｔ　、ｔψ”　ヲ経り後、時間ＴＶ）ｆｌｆｌ”？’ｌ
ブロックのデータを出力するものとする。また第１Ｏ図
の番号Φ〜■は各番号の領域の一行ｎ列のブロックの処
理が行なわれる時間を表す。これを説明するために領域
［１］のブロックＢ’ｍ、ｎの処理についてのみ示した
のが第１１図である。Each process accepts data input for a certain block of data for a time T, and when each process is delayed [tp, tψ,
t, tψ" wo, time TV)flfl"? 'l
Assume that block data is output. Further, the numbers Φ to ■ in FIG. 1O represent the times during which the blocks in the first row and nth column of the area of each number are processed. In order to explain this, FIG. 11 shows only the processing of blocks B'm and n in area [1].

而して処ｑｐではｔ＝＝０でＢ　’ｍ、ｎの原画像の入
力を開始する。この時点で必要な境界再生値は上部及び
左部境界値メモリ２，３に存在しており、同時に予測を
開始できる。内部での演算の遅延によりｔｐ待時間け遅
れて、ブロックの予測誤差が出力される。またこの時ψ
″１の出力である予測誤差復元値に保存しておいた予測
値を加え合わせて境界再生値を生成し、境界値メモリ２
．３に保存する処理も同時に行っている。同様に処理ψ
、Ｑ、ψ−１で各ｔψ、１．１ψ−′だけ遅延され、処
理ψ−１の出力は再び処理Ｐに戻って再生保存される。In process qp, input of the original images of B'm,n is started at t==0. At this point, the required boundary reproduction values are present in the upper and left boundary value memories 2, 3, and prediction can be started at the same time. The block prediction error is output with a delay of tp waiting time due to internal calculation delays. Again at this time ψ
A boundary reproduction value is generated by adding the stored prediction value to the prediction error restoration value output from ``1, and is stored in the boundary value memory 2.
．． 3 is also being saved at the same time. Similarly processed ψ
.

ｔｐ＋ｔψ＋１＋１ψ−１は時間４Ｔより大きくならな
いようにする。tp+tψ+1+1ψ-1 should not be greater than time 4T.

つまりこのようにしなければ、境界再生値が予測に間に
合わなくなり、時間４Ｔから始まるＢ　’ｍ。In other words, if this is not done, the boundary regeneration value will not be in time for the prediction, and B'm starts from time 4T.

ｎ、１の予測が不可能となる。第１１図を見ると夫々の
処理でＢ　’ｍ、ｎについて動作するのは時間４Ｔの内
ＩＴのみで他の３Ｔは空き時間であることが分かる。It becomes impossible to predict n,1. Looking at FIG. 11, it can be seen that in each process, only IT operates for B'm and n during time 4T, and the other 3T is idle time.

この時間に他の３つの領域の同位置のブロックＢ　”　
ｌ　＋　ｎ　＋　８３ＩＩ　＋　ｎ　＋　Ｂ　’　ＩＩ
　＋　ｎを処理することにより、第１０図のよう各処理
Ｐ、ψ、Ｑ、ψ−１の回路を空き時間なく動作させるこ
とができる。At this time, block B in the same position in the other three areas
l + n + 83II + n + B' II
By processing +n, the circuits for each process P, ψ, Q, ψ-1 can be operated without idle time as shown in FIG.

さて第１９図の斜線部で示す画面の上辺と左辺のブロッ
クについては従来は予測のための初期値として原′ｔｉ
像を使用していたが、このような領域分割を行ったため
に、各領域毎に左辺と上辺のブロックに対して初期値を
与える必要がある。従ってこのままでは従来よりも多く
の初期値を必要とすることになり不都合である。そこで
特願昭６２−７３６６５号では下記のような予測方法と
予測８４を使用してこの点を改善している。Conventionally, for the blocks on the upper and left sides of the screen shown by the shaded area in FIG.
However, since such area division is performed, it is necessary to give initial values to the blocks on the left side and the top side for each area. Therefore, as it is, more initial values are required than in the past, which is inconvenient. Therefore, in Japanese Patent Application No. 62-73665, this point is improved by using the following prediction method and prediction 84.

第１２図は第８図のある領域について示したもので、第
１２図において領域内のみのことであるのでブロックに
付けた上側の添え字αは使用しな第１４図は領域の上辺
のブロック、第１５図は左上角のブロックＢ　ＱＯにつ
いての予測方法を示す図である。Figure 12 shows a certain area in Figure 8. Since Figure 12 shows only the area within the area, the upper subscript α attached to the block is not used. Figure 14 shows the block on the upper side of the area. , FIG. 15 is a diagram showing a prediction method for the block B QO in the upper left corner.

ブロックＢ０゜の予測については、境界値メモリ２．３
の初期値を一定値として行う。値としてなるべくＢ。０
の画素全体の平均値が良いが、どのような画像を符号化
するのか予め分かつていない限り不可能なので、適当な
値を選び初期値とする。For prediction of block B0°, boundary value memory 2.3
The initial value of is set as a constant value. The value should be B as much as possible. 0
The average value of all pixels is good, but this is impossible unless you know in advance what kind of image to encode, so choose an appropriate value and use it as the initial value.

次にＢ。０の右辺の復元値を用いてＢＯＩを、またＢＯ
Ｉの右辺の復元値５を用いてＢＯ２をと続けて行って上
辺のブロックについては左隣のブロックの右辺の復元値
のみを用いて予測を行う、第１３図はこのための方法を
示す。この場合上辺のブロックとしてＢ　ｏ＋ｎ−＋　
、Ｂ　ｏ＋ｎ、　Ｂ　ｏ＋ｎ＋＋を考えている（ｎ≧１
）。さてＢ、、ｎ−、の予測が行なわれ、右辺の予測値
２８＋　−’　＋　２□柑、λ、−’ｒ；ｅ＊−’が求
められた時点で、ブロックの右上角の予測値２１引の値
を保存しておき、Ｂｏ、ｎの予測時に上辺の初期値とす
る。同時に通常ヒ同様であるが、左部境界値メモリ３に
夫々入力しておく、この後予測を行う。Next is B. BOI using the restoration value on the right side of 0, and BO
FIG. 13 shows a method for performing BO2 successively using the restored value 5 on the right side of I, and predicting the upper block using only the restored value on the right side of the block on the left. In this case, the upper block is B o+n−+
, B o+n, B o+n++ (n≧1
). Now, the prediction of B,,n-, is performed, and when the predicted value 28+-'+2□kan,λ,-'r;e*-' of the right side is obtained, the predicted value 21 of the upper right corner of the block is calculated. The value of the pull is saved and used as the initial value of the upper side when predicting Bo and n. At the same time, similar to the normal case, the values are input into the left boundary value memory 3, and then prediction is performed.

更に同様の方法で８６．ｎの右辺の再生値を求めて、Ｂ
、、ｎ＋、の予測も可能となる。Furthermore, 86. Find the reproduction value of the right side of n, and
, , n+, can also be predicted.

また画面左辺のブロックＢ１１．。、Ｂｍｏ、Ｂ餉＋。Also, block B11 on the left side of the screen. . , Bmo, B 餉+.

。については第・１４図に示す通り、下辺の再生値を用
い、左下角の再生値を次のブロックの左部境界値の初期
値とすることで予測する。. As shown in FIG. 14, prediction is made by using the reproduction value on the lower side and setting the reproduction value on the lower left corner as the initial value of the left boundary value of the next block.

この方法を実現する第７図回路の予測器４の構成を第１
６図に示す。The configuration of the predictor 4 of the circuit shown in FIG.
It is shown in Figure 6.

図示する予測レジスタ２０は上部境界値メモリ２よりマ
ルチプレクサＭＰＸＩを介して１ブロック分の境界再生
値を読み出して蓄え、予測が進むにつれて書き替えられ
るレジスタであり、また予測レジスタ２１は予測レジス
タ２０と同様なもので、左部境界値メモリ３よりマルチ
プレクサＭＰＸ２を介して境界再生値χを得る。そして
両予測レジスタ２０．２１は夫々のブロックの水平、垂
直の画素数分の容量を持っており、入出力にセレクタを
持ち、いずれか一つの予測レジスタが選択的に入出力さ
れる形のレジスタである。The illustrated prediction register 20 is a register that reads and stores one block's worth of boundary reproduction values from the upper boundary value memory 2 via the multiplexer MPXI, and is rewritten as prediction progresses, and the prediction register 21 is similar to the prediction register 20. The boundary reproduction value χ is obtained from the left boundary value memory 3 via the multiplexer MPX2. Both prediction registers 20 and 21 have a capacity equal to the number of horizontal and vertical pixels of each block, have selectors for input and output, and are registers in which one of the prediction registers is selectively input and output. It is.

この例ではブロックサイズを４×４画素としているので
、予測レジスタ２０．２１の大きさは４画素分となる。In this example, the block size is 4×4 pixels, so the size of the prediction registers 20 and 21 is 4 pixels.

加算器ＡＤＤＩは両予測レジスタ２０．２１の出力を加
算するためのもので、レジスタＲ１は予測値を蓄えるレ
ジスタ、減算器ＳＵＢは画像メモリ１の内容からレジス
タＲ１の出力である予測値を減じて予測誤差信号を作る
ためのものである。The adder ADDI is for adding the outputs of both prediction registers 20 and 21, the register R1 is a register for storing the predicted value, and the subtracter SUB is for subtracting the predicted value which is the output of the register R1 from the contents of the image memory 1. This is for creating a prediction error signal.

更にレジスタＲ２は予測誤差の出力レジスタである。ま
た予測値バッファ２２は復元するまで予測値を保存する
ためのＦ　Ｉ　ＦＯメモリからなる。加算器ＡＤＤ２は
予測値と境界値バッファ２３の出力である予測誤差復元
値とを加えて境界再生値を得るための加算器である。境
界値バッファ２３は境界値メモリ２，３に書き込まれる
まで境界再生値を保存してお（ＦＩＦＯメモリである。Furthermore, register R2 is a prediction error output register. Further, the predicted value buffer 22 consists of a FIFO memory for storing predicted values until they are restored. The adder ADD2 is an adder for adding the predicted value and the predicted error restoration value which is the output of the boundary value buffer 23 to obtain a boundary reproduction value. The boundary value buffer 23 stores the boundary reproduction value until it is written into the boundary value memories 2 and 3 (FIFO memory).

レジスタＲ３は左辺のブロックを予測する際にその左辺
の初期値として、上側に隣接するブロックの左下角の境
界再生値を保存しておくレジスタ、レジスタＲ４は同様
に上辺のブロックについて左隣のブロックの右上角の境
界再生値を保存しておくレジスタである。Register R3 is a register that stores the boundary reproduction value of the lower left corner of the block adjacent to the upper side as the initial value of the left side when predicting the block on the left side. Similarly, register R4 is a register that stores the boundary reproduction value of the lower left corner of the block adjacent to the upper side as the initial value of the left side block when predicting the block on the left side. This is a register that stores the boundary reproduction value of the upper right corner of .

次に動作を説明する。Next, the operation will be explained.

第１７図はブロック内での予測器を示す図であり、まず
予測レジスタ２０に境界再生値χ。、χ。FIG. 17 is a diagram showing a predictor within a block. First, a boundary reproduction value χ is stored in the prediction register 20. , χ.

２、χ。１．χ。４を、予測レジスタ２１に境界再生値
χ、。、χ２０＋χ、。、χ、０を入力する。2, χ. 1. χ. 4 to the prediction register 21 as the boundary reproduction value χ. , χ20+χ,. , χ, 0.

次に境界再生値χ。いχ、。を選択し加算器ＡＤＤ１に
送って第１７図の１の画素の予測値χ、。Next is the boundary regeneration value χ. Yes. is selected and sent to the adder ADD1 to obtain the predicted value χ of pixel 1 in FIG.

を得る。この予測値χ１，１はレジスタＲ１に保持され
る。次のサイクルでは予測レジスタ２０．２１の今まで
の境界再生値χ。、χ、。があった位置に予測値χ３．
を書き込み、同時に画像メモリ１の対応する原画像を読
み出して、減算器５ｔＪＢに入力し、レジスタＲ２に予
測誤差を保持する。get. This predicted value χ1,1 is held in register R1. In the next cycle, the previous boundary reproduction value χ of the prediction register 20.21. ,χ,. The predicted value χ3.
is written, and at the same time, the corresponding original image from the image memory 1 is read out and input to the subtracter 5tJB, and the prediction error is held in the register R2.

次のサイクルでは予測レジスタ２０からは境界再生値χ
。２を読み出し、予測レジスタ２１がらは予測値λ、Ｉ
を読み出すことで第１７図の２の位置の予測値２．２が
求められ、以下第１７図の各画素に付けた番号順に予測
を行うことができる。In the next cycle, the prediction register 20 outputs the boundary reproduction value χ
. 2 is read out, and the prediction register 21 contains the predicted values λ, I
By reading out the predicted value 2.2 of the position 2 in FIG. 17, the prediction can be made in the order of the numbers assigned to each pixel in FIG. 17.

予測値は境界再生値を求めるに必要なブロックの右辺と
下辺の値について、予測値バッファ２２に入力され、加
算器ＡＤＤ２で復元された後、境界値バッファ２３に蓄
えられる。予測値バッファ２２は次の予測に間に合うよ
うに、その値を上部及び左部境界値メモリ２．３の対応
する位置に書き込む、このときこれが上辺のブロックの
境界再生値であれば、ブロック右上角の値をレジスタＲ
４に保持し、左辺のブロックの再生値であればブロック
左下角の値をレジスタＲ３に保持しておく。The predicted values are input to the predicted value buffer 22 for the values of the right side and the lower side of the block necessary to obtain the boundary reproduction value, and after being restored by the adder ADD2, are stored in the boundary value buffer 23. The predicted value buffer 22 writes its value to the corresponding location of the upper and left boundary value memory 2.3 in time for the next prediction, and if this is the boundary reproduction value of the upper block, then the upper right corner of the block The value of register R
4, and if it is the reproduction value of the block on the left side, the value of the lower left corner of the block is held in register R3.

次に上辺の値を予測する際にはＭＰＸｌをレジスタＲ４
側に切り換え上部境界値メモリ２の代わりにレジスタＲ
４の値を予測レジスタ２０に入力して予測を行う。Next, when predicting the value of the upper side, set MPXl to register R4.
Switch to upper boundary value memory 2 instead of register R
A value of 4 is input into the prediction register 20 to perform prediction.

また次の左辺の値を予測する際にはＭＰＸ２をレジスタ
Ｒ３側に切り換えて同様に左部境界値メモリ３の代わり
にレジスタＲ３の値を予測レジスタ２１に入力して予測
を行なう、なお各領域の最初のブロックＢ０゜について
は予測レジスタ２１に適当な固定値を入力しておき、予
測を開始すればよい。When predicting the next value on the left side, MPX2 is switched to the register R3 side and the value of register R3 is similarly input to the prediction register 21 instead of the left boundary value memory 3 to perform prediction. For the first block B0°, an appropriate fixed value may be input into the prediction register 21 and prediction may be started.

［発明が解決しようとする課！！］ ところで上述した特願昭６３−７３６６５号では第８図
に示すように領域分割をして各領域に対して同じ位置の
ブロックをパイプライン処理をしているがこの場合各領
域の境界線では外挿予測が途切れることなる。特願昭６
３−７３６６５号ではこの境界線上でもより良い予測値
を求める方法として、予測されるブロックの上部境界値
の左端の値を左部境界値とする方式も提案しているが、
やはり各領域境界での予測は不完全で予８１誤差の値が
大きくなって粗い量子化を行って符号化レートを向上さ
せると、量子化誤差により再生画面上の領域境界にライ
ン状の歪み（不連続歪みと呼ぶ）ができるという問題が
あった。[The problem that the invention tries to solve! ! ] By the way, in the above-mentioned Japanese Patent Application No. 63-73665, as shown in FIG. 8, regions are divided and pipeline processing is performed on blocks at the same position for each region, but in this case, the boundaries of each region are Extrapolation prediction will be interrupted. Special request 1976
No. 3-73665 proposes a method in which the leftmost value of the upper boundary value of the predicted block is used as the left boundary value as a method for obtaining a better predicted value even on this boundary line.
After all, prediction at each area boundary is incomplete, and when the value of the pre-81 error increases and coarse quantization is performed to improve the encoding rate, line-shaped distortion ( There was a problem in that it caused discontinuous distortion (called discontinuous distortion).

また高速化のために符号化／復号化器を複数の並列動作
させる場合、或は従来の装置では取り扱“えないような
大画面を領域分割して順に扱う場合に領域の境界部分で
予測が途切れるため、予測誤差の量子化誤差の増大によ
って再生画像に誤差が生じることにより、境界部分の画
像歪みが目立つことがあった。In addition, when multiple encoders/decoders are operated in parallel to increase speed, or when a large screen that cannot be handled by conventional equipment is divided into regions and handled sequentially, predictions are made at the boundaries of regions. As a result, an error occurs in the reproduced image due to an increase in the quantization error of the prediction error, resulting in noticeable image distortion at the boundary portion.

本発明は上述の問題点に鑑みて為されたもので、請求項
１記載の発明は予測不連続による画像の歪みを消去する
ことができる画像符号化／復号化方式を提供することを
目的とし、請求項２記載の発明は並列処理による高速化
或は順次処理による大画面化において分割した場合にお
いて分割画像の領域境界の画像の歪みが発生しない画像
符号化／復号化方式を提供するにある。The present invention has been made in view of the above-mentioned problems, and an object of the invention according to claim 1 is to provide an image encoding/decoding method that can eliminate image distortion caused by prediction discontinuity. The invention as claimed in claim 2 provides an image encoding/decoding method that does not cause image distortion at the area boundaries of divided images when divided for speeding up by parallel processing or increasing screen size by sequential processing. .

［課題を解決するための手段］ 請求項１記載の発明は１枚の画像のデータを保持する画
像メモリと、画像メモリを複数の領域に分割し且つ隣接
する領域の境界部分を重複させるようにしたメモリ制御
手段と、外挿予測−離散サイン変換符号化／復号化手段
とを備え、ある領域のブロックを外挿予測した後、一連
の外挿予測−離散サイン変換符号化／復号化の処理を終
了して当該領域の次のブロックが予測できるまでの間に
他の領域のブロックをパイプライン処理する過程におい
て、領域の重複部分について２回の符号化／復号化を行
うことを特徴とするものである。[Means for Solving the Problems] The invention according to claim 1 includes an image memory that holds data of one image, and a structure that divides the image memory into a plurality of areas and overlaps the boundary portions of adjacent areas. and an extrapolation prediction-discrete sine transform encoding/decoding means, which performs a series of extrapolation prediction-discrete sine transform encoding/decoding processes after extrapolating and predicting a block in a certain area. It is characterized by performing encoding/decoding twice for the overlapping part of the area in the process of pipeline processing blocks of other areas until the next block of the area can be predicted after finishing the process. It is something.

また請求項２記載の発明は複数の画像メモリと、１枚の
画像をその一部が重複するようにして複数に分割し、夫
々の分割画像のデータを各別に上記画像メモリに書き込
むメモリ制御手段と、外挿予測−離散サイン変換符号化
手段と、上記重複部分の画像データの符号化開始時に予
測の不連続によ１て起きる画像歪みの無い方の再生画像
を表示する表示手段とを備え、分割した領域毎に独立に
符号化／復号化を行うことを特徴とするものでる。Further, the invention according to claim 2 includes a plurality of image memories, and a memory control means for dividing one image into a plurality of parts so that a part thereof overlaps, and writing data of each divided image into the image memory separately. , an extrapolation prediction/discrete sine transform encoding means, and a display means for displaying a reproduced image without image distortion caused by discontinuity of prediction at the time of starting encoding of the image data of the overlapping portion. , is characterized in that encoding/decoding is performed independently for each divided area.

［作用Ｊ 請求項１記載の発明によれば、画像メモリにおいて分割
された各領域の境界部分を重複させてブロックにおいて
は２回の符号化を行うことにより、１回目の符号化時に
現れた不連続歪みは解消され、同様に復号化時にも２回
目の復号化再生値は１回目の再生値に重複して画像メモ
リに上書きされ、不連続歪みが消去されることになる。[Operation J According to the invention described in claim 1, by overlapping the boundary portions of each divided area in the image memory and encoding the block twice, the defects that appeared during the first encoding are eliminated. Continuous distortion is eliminated, and similarly, during decoding, the second decoded reproduction value overlaps the first reproduction value and is overwritten in the image memory, thereby erasing discontinuous distortion.

つまり外挿予測ではある領域内では連続しているからで
ある。In other words, this is because extrapolation prediction is continuous within a certain region.

このようにして外挿予測−離散サイン変換符号化／復号
化時の画像の高画質化が図れる。In this way, it is possible to improve the image quality during extrapolation prediction-discrete sine transform encoding/decoding.

請求項２記載の発明によれば、−枚の画像を複数の画像
メモリに分割して書き込む際に予測の不連続歪みが発生
する部分を重複させて、表示時においては不連続歪みの
無い方の再生画像を表示することによって、不連続歪み
の部分が覆い隠されることになって、画質の劣化が生じ
ないのである。According to the invention as claimed in claim 2, when the - number of images are divided and written into a plurality of image memories, the portions where discontinuous distortion occurs in the prediction are overlapped, and the portion where there is no discontinuous distortion at the time of display is displayed. By displaying the reproduced image, the discontinuous distortion portion is covered up, and no deterioration in image quality occurs.

また請求項２記載の発明によれば並列に符号化／復号化
の処理が行えるため、処理の高速化が図れるのである。Furthermore, according to the second aspect of the invention, encoding/decoding processing can be performed in parallel, so that processing speed can be increased.

［実施例］ 第１図は請求項１記載の発明に対応する実施例装置を示
しており、この実施例では第８図に示すように短冊型の
領域分割と、画像走査方法をとるが各領域［１］・・・
の境界を第１図におい゛Ｃ破線で示すように重複させる
点に特徴がある。[Embodiment] FIG. 1 shows an embodiment apparatus corresponding to the invention as claimed in claim 1. In this embodiment, as shown in FIG. 8, strip-shaped area division and image scanning method are used. Area [1]...
The feature is that the boundaries of the two overlap as shown by the broken line C in FIG.

第１図図示装置は複数の領域［１コ・・・に分割して、
１枚の画像のデータを記憶する画像メモリ１と、この画
像メモリ１の垂直アドレスを発生する垂直アドレス発生
器２４と、画像メモリ１の水平アドレスを発生する水平
アドレスを発生する水平アドレス発生器２５と、外挿予
測−離散サイン変換符号化／復号化器〈以下ＥＰ−ＤＳ
Ｔ符号化／復号化器と略す）２７と、セレクタ２６とか
ら構成されている。ここで画像メモリ１は図示するよう
に短冊に領域［１］〜［４］に分割され、夫々の領域［
１］〜［４］でのリード／ライトが可能で且つ外部から
画像信号を入力することができ、また外部で画像表示が
できるものである。ＥＰ−ＤＳＴ符号化／復号化器２７
は、第７図の構成から画像メモリを除いた１１１或を用
いており、メモリ制御手段からはメモリアクセス用のタ
イミング信号としてリード／ライト信号Ｒ／Ｗがセレク
タ２６のＩＮ端子へ出力される。ここでパイプライン処
理化と画像メモリ１を４領域に分割するために水平アド
レス発生器２５から生成される水平ブロックアドレスの
ビット２とビット３をセレクタ２６のＳＥＬ端子に入力
して用い、セレクタ２６においてリード／ライト信号Ｒ
／Ｗの選択を行って、各領域［１］〜［４〕に端子０１
〜０４から分配する。このセレクタ２６の働きで第８図
と同様に画像走査が可能となる。The device shown in FIG.
An image memory 1 that stores data for one image, a vertical address generator 24 that generates a vertical address for this image memory 1, and a horizontal address generator 25 that generates a horizontal address that generates a horizontal address for the image memory 1. and an extrapolation prediction-discrete sine transform encoder/decoder (hereinafter referred to as EP-DS)
It consists of a T encoder/decoder (abbreviated as T encoder/decoder) 27 and a selector 26. Here, the image memory 1 is divided into strips into areas [1] to [4] as shown in the figure, and each area [
1] to [4] can be read/written, image signals can be input from the outside, and images can be displayed externally. EP-DST encoder/decoder 27
uses the configuration shown in FIG. 7 except for the image memory 111, and the memory control means outputs a read/write signal R/W to the IN terminal of the selector 26 as a timing signal for memory access. Here, in order to perform pipeline processing and divide the image memory 1 into four areas, bits 2 and 3 of the horizontal block address generated from the horizontal address generator 25 are input to the SEL terminal of the selector 26 and used. Read/write signal R
/W selection and connect terminal 01 to each area [1] to [4].
Distribute from ~04. The function of this selector 26 enables image scanning in the same manner as in FIG.

次に本実施例の動作を説明する。まず垂直アドレス発生
器２４、水平アドレス発生器２５の初期値はＯ１水平ア
ドレス、垂直アドレスの下位２ビツトは夫々４×４画素
よりなるブロック画素アドレスとして用いられる。Next, the operation of this embodiment will be explained. First, the initial values of the vertical address generator 24 and the horizontal address generator 25 are the O1 horizontal address, and the lower two bits of the vertical address are used as a block pixel address consisting of 4×4 pixels, respectively.

画像ブロックのアドレスとしてはビット２．３が領域の
アドレスとして割り当てられているので、第８図のよう
なブロック走査方法が可能になる。Since bits 2.3 are assigned as the area address for the image block address, the block scanning method as shown in FIG. 8 is possible.

実際に不連続歪みが発生するのは第１図の破線の位置即
ち、領域［２］、［３］、［４コの左端となるが、実施
例では領域［１］、［２］、［：３］が夫々領域［２］
、［３］、［４］の左端を越えても処理が続けられるよ
うに、つまり重複するように水平アドレス発生器２５の
カウンタの状態を増やしており、各領域［１］〜［４コ
の重複部分は２回符号化される。この符号化と同順で復
号化を行うと、例えば領域［２］の左端は領域［１］の
右端の画素によって上書きされて、不連続歪みが消去さ
れることになる。Discontinuous distortion actually occurs at the positions indicated by the broken lines in FIG. :3] are the respective areas [2]
, [3], [4] so that the processing can continue even if the left end of the areas [1] to [4] are exceeded, that is, the counter status of the horizontal address generator 25 is increased so that the processing overlaps. Overlapping parts are encoded twice. If decoding is performed in the same order as this encoding, for example, the left end of region [2] will be overwritten by the right end pixel of region [1], and discontinuous distortion will be erased.

第２図は請求項２記載の発明の実施例装置を示しており
、この実施例ではＡ／Ｄ変換器２８と、Ｄ／Ａ変換器２
９と、アドレスカウンタ３１と、タイミング発生器３２
と、メモリ制御部３０と、−枚の画像を分割して夫々の
分割画像に対応した２ボートの画像メモリ１．〜１．と
、ＥＰ−ＤＳＴ符号化／復号化器２７．〜２７．とによ
り構成され、Ａ／Ｄ変換器２８によりアナログの画像信
号をデジタル化して入力し、また逆にＤ／Ａ変換器２９
によりデジタル化された画像データをアナログの画像信
号に変換してＣＲＴなどの表示器により表示させること
ができるようになっており、これら変換器２８．２９は
メモリ制御部３０に接続されて、画像メモリ１．〜１４
に対して画像データを入出力するようになっている。ｉ
ｉ！ｊ像メモリ１．〜１４は画像データ入力、表示出力
用のボートＡと、ＥＰ−ＤＳＴ符号化／復号化器２７．
〜２７４に接続されるボートＢを持つ画像メモリであっ
て、メモリ制御部３０により画像データの入出力が制御
される。FIG. 2 shows an embodiment of the invention according to claim 2, and in this embodiment, an A/D converter 28 and a D/A converter 2 are shown.
9, address counter 31, and timing generator 32
, a memory control unit 30, and a two-port image memory 1 corresponding to each divided image by dividing the - images. ~1. and an EP-DST encoder/decoder 27. ~27. The analog image signal is digitized and inputted by the A/D converter 28, and conversely, the D/A converter 29
The digital image data can be converted into an analog image signal and displayed on a display such as a CRT, and these converters 28 and 29 are connected to the memory control unit 30 to Memory 1. ~14
Image data can be input and output to. i
i! j image memory 1. 14 is a port A for image data input and display output, and an EP-DST encoder/decoder 27.
.

アドレスカウンタ３１は表示及び画像データ入力時に用
いられるアドレス信号の発生用カウンタで画像メモリ１
１〜１．の水平アドレス１１＾ＤＲと、垂直アドレスＶ
ＡＤＲとを夫々発生するためのものである。またタイミ
ング発生器３２は画像メモリ１〜１．のボートＡｆｉの
読み出し、書き込みタイミングを発生するためのもので
ある。メモリ制御部３０は画像メモリＩＩ〜Ｊ、に１枚
の画像を一部が重なるように分割して人力し、あるいは
出力するためのもので、アドレスの変換器と、メモリの
セレクタよりなる。The address counter 31 is a counter for generating an address signal used for displaying and inputting image data, and is a counter for generating an address signal in the image memory 1.
1-1. horizontal address 11^DR and vertical address V
This is for generating ADR and ADR, respectively. Further, the timing generator 32 is connected to the image memories 1 to 1. This is for generating read and write timing for the boat Afi. The memory control unit 30 is for manually inputting or outputting one image by dividing it into the image memories II to J so that a portion thereof overlaps, and is composed of an address converter and a memory selector.

ＥＰ−ＤＳＴ符号化／復号化器２７．〜２７．は特願昭
６２−２４０４５５号により公知となっているもので、
具体的には第３図に示す回路構成からなる。この第３図
中において、予測器２７ａは再生器２７ｂより生成され
る符号化後の再生値を用いてブロック予測を行い、予測
値と原画像との差分である予測誤差ブロックを出力する
。またすイン変換器２７ｃは２次元離散サイン変換を行
って変換係数を出力し、量子化器２７ｄは符号化時には
変換係数に対して適切なスカラー量子化を行いブロック
バッファ２７ｅ及び逆サイン変換器２７ｆに出力する機
能を持つものである。量子化器２７ｆから逆サイン変換
器２７ｆへの出力には符号化時、復号化時に拘らず、量
子化によって減少させたビット数を元のビット数に戻す
逆量子化処理が行われる。逆サイン変換器２７ｆは２次
元逆離敗サイン変換を行うものであり、上記再生器２７
ｂは逆サイン変換器２７ｆの出力である予測誤差ブロッ
ク再生値と、バッファメモリ２７ｇに蓄積された予測値
を加えて、原画像に近い画像に近い画像を再生して出力
するとともに、再生値の内一部を予測器２７ａに送って
、予測のための信号（予測子〉を作るためのものである
。タイミング回路２７ｈは上記信号処理のためのタイミ
ング、各部のクロックの供給源を構成するものであり、
アドレス発生器２７ｉは予測誤差を作るときに用いる原
画像信号の入力、あるいは再生画像の出力のための画像
メモリアドレスＦＡを発生するためのものである。また
ＲＡＭ２７ｊは予測に使わ・れるワーキングメモリを構
成する。上記ブロックバッファ２７ｅは可変長符号化／
復号化器２７にの動作速度の時間変動を吸収するための
双方向のデータバッファで、ブロックごとにデータを蓄
積するもので、可変長符号化／復号化器２７には特願昭
６２−２４０４５４号によるもので、量子化後の有意係
数の発生位置とその大きさを可変長符号化／復号化する
ものである。ＦＤは画像データを、ＣＯ′ＮＴはセレク
タ信号、リード信号、ライト信号からなる制御信号を、
ＢＡはアドレス信号、ＢＤは画像データを、更にＢＷＲ
はライト信号、ＢＲＤはリード信号を夫々示す。EP-DST encoder/decoder 27. ~27. is known from Japanese Patent Application No. 62-240455,
Specifically, it consists of a circuit configuration shown in FIG. In FIG. 3, the predictor 27a performs block prediction using the encoded reproduction value generated by the reproducer 27b, and outputs a prediction error block that is the difference between the predicted value and the original image. The in-transformer 27c performs two-dimensional discrete sine transform and outputs transform coefficients, and the quantizer 27d performs appropriate scalar quantization on the transform coefficients during encoding, and blocks buffer 27e and inverse sine transformer 27f It has a function to output to. The output from the quantizer 27f to the inverse sine converter 27f is subjected to inverse quantization processing to return the number of bits reduced by quantization to the original number of bits, regardless of whether it is during encoding or decoding. The inverse sine converter 27f performs two-dimensional inverse lose-lose sine conversion, and the regenerator 27
b adds the prediction error block reproduction value which is the output of the inverse sine converter 27f and the prediction value accumulated in the buffer memory 27g, reproduces and outputs an image close to the original image, and also reproduces the reproduction value. A part of the signal is sent to the predictor 27a to create a signal for prediction (predictor).The timing circuit 27h constitutes a timing for the above signal processing and a clock supply source for each part. and
The address generator 27i is for generating an image memory address FA for inputting an original image signal used in creating a prediction error or outputting a reproduced image. Further, the RAM 27j constitutes a working memory used for prediction. The block buffer 27e is variable length encoded/
This is a bidirectional data buffer for absorbing time fluctuations in the operating speed of the decoder 27, and stores data for each block. This method uses variable length encoding/decoding of the occurrence position and magnitude of significant coefficients after quantization. FD carries image data, CO'NT carries control signals consisting of selector signal, read signal, and write signal.
BA is the address signal, BD is the image data, and BWR
indicates a write signal, and BRD indicates a read signal.

次に本実施例の動作を説明する。まず具体的に第４図に
示すように１枚の画像を領域［１］〜［４］の４分割を
行ったすると、この場合２０４８画素Ｘ２０４８画素の
原画像に対して１０２４Ｘ１０２４画素の４つの領域が
４画素だけ重複され置かれる。勿論実施例のような分割
方法と重複方法を行うが他の方法５例えば第１図実施例
のような短冊形の分割と重複を用いても本質的には変わ
りが無い。Next, the operation of this embodiment will be explained. First, as shown in Figure 4, if one image is divided into four regions [1] to [4], in this case, the original image of 2048 pixels x 2048 pixels will be divided into four regions of 1024 x 1024 pixels. are placed overlapping by 4 pixels. Of course, the dividing method and overlapping method as in the embodiment are used, but there is essentially no difference even if another method 5, for example, rectangular division and overlapping as in the embodiment in FIG. 1 is used.

さて第４図に示すように画像分割するためにメモリ制御
部３０には第５図、第６図に示す構成が具体的に用いら
れている。Now, in order to divide the image as shown in FIG. 4, the configuration shown in FIGS. 5 and 6 is specifically used in the memory control section 30.

つまりアドレスカウンタ３１より生成される２２ビツト
のアドレスを上位１１ビツト（垂直アドレス〉と、下位
１１ビツト（水平アドレス）に分割し、更にこれに固定
数４を加算し、且つオーバーフローが出たら全出力を“
１Ｈにする加算回路Ａ　Ｄ　Ｄ　４１　、　Ａ　Ｄ　Ｄ
　４２を付加して信号１１４＾ＤＲ５■４＾ＤＲを生成
する。更に水平アドレスＩ（ＡＤＲ１垂直アドレスＶＡ
ＤＲ１信号）１４Ａ［ＪＲ１Ｖ４ＡＤＲ）４　ツノ信号
（７）ｆｉ上位ビット（ここでは１１ビツト目）を夫々
）ＩＭＳＢ、　ＶＭＳＢ、　Ｈ４Ｎ５Ｂ、Ｖ４ＮＳＢと
定義しておくゆこれらの信号とメモリリード／ライト信
号Ｒ／′Ｈを用いて第４図に示すような領域分割を行う
、ここでメモリリード／ライト信号Ｒ／−がＬ″のとき
、即ち画像データを画像メモリ１．〜１．に取り込む際
には領域の重複した部分に対しても総ての画像メモリ１
〜１．に画像データを書き込まねばならない。これに対
して復号化済みの画像を表示する際には領域によって優
先順位が必要である。つまり重複している部分について
は同一アドレスに２つの画素が対応しており、これを同
時に読み出すことは当然不都合である。また領域［２］
の左端、領域［３］の上端、領域［４］の左端、上端の
４つの部位には上述したところの不連続歪みが発生して
おり、これを覆い隠すために、領域［１］を最優先で表
示し、次に領域［２］又は［３］を優先し、領域［４］
は他の領域と重ならないぶぶだけ呼び出して表示するこ
とが必要である。第６図のゲートＧ、〜Ｇ、からなる論
理回路はリード／ライト信号Ｒ／−が“Ｈ″のときのみ
、この優先決定を行うようにｔＩ４威されている。この
ようにしておけば各領域［１コ〜［４］は完全に独立し
て符号化／復号化が行え、またこの場合画像メモリ１１
〜］、４に対して各１台のＥｌ”ＤＳＲ符号化／復号器
２７．１〜２７４を設けたが全体として１台の外挿予測
−離散サイン変換符号化／復号器を設けても良く、この
場合も表示の優先順位が決まっているので符号化／復号
化の順序は優先順位には無関係である。In other words, the 22-bit address generated by the address counter 31 is divided into the upper 11 bits (vertical address) and the lower 11 bits (horizontal address), and a fixed number of 4 is added to this, and if an overflow occurs, the full output is of"
Addition circuit ADD41, ADD to 1H
42 is added to generate the signal 114^DR5■4^DR. Furthermore, horizontal address I (ADR1 vertical address VA
DR1 signal) 14A [JR1V4ADR) 4 Horn signal (7) fi upper bit (11th bit here) is defined as IMSB, VMSB, H4N5B, V4NSB, respectively. These signals and memory read/write signal R/ When the memory read/write signal R/- is L'', that is, when the image data is taken into the image memory 1. All image memory 1 is used even for overlapping parts of
~1. Image data must be written to. On the other hand, when displaying a decoded image, priority orders are required depending on the area. In other words, in the overlapping portion, two pixels correspond to the same address, and it is naturally inconvenient to read them out at the same time. Also area [2]
The above-mentioned discontinuous distortion occurs at the left end of the image, the upper end of the area [3], the left end of the area [4], and the upper end of the area [4]. Display with priority, then area [2] or [3], then area [4]
It is necessary to call and display only the bulges that do not overlap with other areas. The logic circuit consisting of gates G, .about.G in FIG. 6 is forced to perform this priority determination only when the read/write signal R/- is "H". By doing this, each area [1 to [4] can be encoded/decoded completely independently, and in this case, the image memory 11
], one El"DSR encoder/decoder 27.1 to 274 is provided for each of 4, but one extrapolation prediction-discrete sine transform encoder/decoder may be provided as a whole. In this case as well, since the display priority is determined, the encoding/decoding order is irrelevant to the priority.

［発明の効果］ 請求項１記載の発明は、１枚の画像のデータを保持する
画像メモリと、画像メモリを複数の領域に分割し且つ隣
接する領域の境界部分を重複させるようにしたメモリ制
御手段と、ＥＰ−ＤＳＴ符号化／ｆＩ号化手段とを備え
、ある領域のブロックを外挿予測した後、一連のＢＰ−
ＤＳＴ符号化／復号化の処理を終了して当該領域の次の
ブロックが予測できるまでの間に他の領域のブロックを
バイブライン処理する過程において、領域の重複部分に
ついて２回の符号化／復号化を行うので、各領域の境界
部分の重複させたブロックにおいては２回の符号化によ
り、１回目の符号化時に現れた不連続歪みを解消するこ
とができ、同様に復号化時にも２回目の復号化再生値が
１回目の再生値に重複して画像メモリに上書きされ、不
連続歪みを消去することができ、結果ＥＰ−ＤＳＴ符号
化／復号化時の画像の高画質化が図れるという効果があ
る。[Effects of the Invention] The invention as claimed in claim 1 provides an image memory that holds data of one image, and a memory control that divides the image memory into a plurality of areas and overlaps the boundary portions of adjacent areas. and an EP-DST encoding/fI encoding means, and after extrapolating and predicting blocks in a certain region, a series of BP-
In the process of vibrating blocks in other areas after finishing DST encoding/decoding and before the next block in the area can be predicted, the overlapping parts of the area are encoded/decoded twice. Since the overlapping blocks at the boundaries of each area are encoded twice, it is possible to eliminate the discontinuity distortion that appeared during the first encoding, and similarly when decoding the second The decoded reproduction value overlaps the first reproduction value and is overwritten in the image memory, making it possible to eliminate discontinuous distortion, resulting in higher quality images during EP-DST encoding/decoding. effective.

請求項２記載の発明複数の画像メモリと、１枚の画像を
その一部が重複するようにして複数に分割し、夫々の分
割画像のデータを各別に上記画像メモリに書き込むメモ
リ制御手段と、ＥＰ−ＤＳＴ符号化手段と、上記重複部
分の画像データの符号化開始時に予測の不連続によって
起きる画像歪みの無い方の再生画像を表示する表示手段
とを備え、分割した領域恢に独立に符号化／復号化を行
うので、分割して領域に対して符号化／復号化を行って
も、復号化再生された画像には不連続歪みの部分が覆い
隠されることにより、劣化が生じないという効果があり
、しかも上述のように構成しているから並列に符号化／
復号化の処理が行えるため、処理の高速化が図れ、更に
高精度、大画素数の画面に対しても符号化／復号化の処
理が可能となるという効果がある。The invention according to claim 2: a plurality of image memories; a memory control means for dividing one image into a plurality of parts so that some of them overlap, and writing data of each divided image into the image memory separately; EP-DST encoding means and display means for displaying a reproduced image without image distortion caused by discontinuity of prediction at the start of encoding of the image data of the overlapping portion, and independently encode the divided regions. Since the image is encoded/decoded, even if the image is divided into regions and encoded/decoded, the discontinuous distortion part will be covered up in the decoded and reproduced image, so no deterioration will occur. It is effective, and because it is configured as described above, it is possible to encode/encode in parallel.
Since decoding processing can be performed, the processing speed can be increased, and the encoding/decoding processing can be performed even on screens with high precision and a large number of pixels.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は請求項１記載の発明に対応する実施例の回路構
成図、第２図は請求項２記載の発明に対応する実施例の
回路構成図、第３図は同上のＥＰ−ＤＳＴ符号化／復号
化器の回路構成図、第４図は同上の画像分割の領域説明
図、第５図、第６図は同上の要部の回路＃Ｓ戒図、第７
図は請求項１記載の発明に対応する従来例の回路構成図
、第８図は同上の領域分割方法と走査手順の説明図、第
９図（ａ）（ｂ）は他の例の領域分割方法の説明図、第
１０図、第１１図は本発明の実施例に使用するパイプラ
イン方式の説明図、第１２図は同上の領域内でのブロッ
ク分割とブロック番号の定義についての説明図、第１３
図は同上の同上の左辺ブロックの予測方式の説明図、第
１４図は同上の上辺ブロックの予測方式の説明図、第１
５図は同上の所定ブロックの予測にかかる説明図、第１
６図は同上の予測器の詳細な構成図、第１７図は同上の
ブロックの予測方法の説明図、第１８図は他の従来例の
予測方法の説明図、第１９図は同上の画像メモリのブロ
ック分割と境界値メモリの対応説明図である。 １は画像メモリ、２４は垂直アドレス発生器、２５は水
平アドレス発生器、２６はセレクタ、２７はＥＰ−ＤＳ
Ｔ符号化／復号化器、１１〜１．は画像メモリ、２７　
＋〜２７．はＥＰ−ＤＳＴ符号化／復号化器１．３０は
メモリ制御部、３１はアドレスカウンタ、３２はタイミ
ング発生器である。FIG. 1 is a circuit configuration diagram of an embodiment corresponding to the invention described in claim 1, FIG. 2 is a circuit diagram of an embodiment corresponding to the invention described in claim 2, and FIG. 3 is an EP-DST code of the same. Figure 4 is an explanatory diagram of the area of image division in the same manner as above; Figures 5 and 6 are circuit diagrams of the main parts of the same circuit #S;
The figure is a circuit configuration diagram of a conventional example corresponding to the invention recited in claim 1, FIG. 8 is an explanatory diagram of the same area division method and scanning procedure, and FIGS. 9(a) and (b) are area division diagrams of other examples. An explanatory diagram of the method; FIGS. 10 and 11 are explanatory diagrams of the pipeline method used in the embodiment of the present invention; FIG. 12 is an explanatory diagram of block division within the same area and block number definition; 13th
Figure 14 is an explanatory diagram of the prediction method for the left side block in the same as above, Figure 14 is an explanatory diagram of the prediction method for the upper side block in the same as above,
Figure 5 is an explanatory diagram concerning the prediction of the predetermined block same as above, the first
Fig. 6 is a detailed configuration diagram of the same predictor as above, Fig. 17 is an explanatory diagram of the block prediction method as above, Fig. 18 is an explanatory diagram of another conventional prediction method, and Fig. 19 is an illustration of the image memory as above. FIG. 3 is an explanatory diagram of the correspondence between block division and boundary value memory. 1 is an image memory, 24 is a vertical address generator, 25 is a horizontal address generator, 26 is a selector, 27 is an EP-DS
T encoder/decoder, 11-1. is image memory, 27
+~27. is an EP-DST encoder/decoder 1, 30 is a memory control section, 31 is an address counter, and 32 is a timing generator.

Claims (2)

【特許請求の範囲】[Claims] （１）１枚の画像のデータを保持する画像メモリと、画
像メモリを複数の領域に分割し且つ隣接する領域の境界
部分を重複させるようにしたメモリ制御手段と、外挿予
測−離散サイン変換符号化／復号化手段とを備え、ある
領域のブロックを外挿予測した後、一連の外挿予測−離
散サイン変換符号化／復号化の処理を終了して当該領域
の次のブロックが予測できるまでの間に他の領域のブロ
ックをパイプライン処理する過程において、領域の重複
部分について２回の符号化／復号化を行うことを特徴と
する画像符号化／復号化方式。(1) An image memory that holds data for one image, a memory control means that divides the image memory into multiple areas and overlaps the boundaries of adjacent areas, and extrapolation prediction/discrete sine conversion After extrapolating and predicting a block in a certain area, the next block in the area can be predicted by completing a series of extrapolation prediction-discrete sine transform encoding/decoding processes. An image encoding/decoding method characterized in that, in the process of pipeline processing blocks in other regions, encoding/decoding is performed twice on overlapping portions of regions. （２）複数の画像メモリと、１枚の画像をその一部が重
複するようにして複数に分割し、夫々の分割画像のデー
タを各別に上記画像メモリに書き込むメモリ制御手段と
、外挿予測−離散サイン変換符号化手段と、上記重複部
分の画像データの符号化開始時に予測の不連続によつて
起きる画像歪みの無い方の再生画像を表示する表示手段
とを備え、分割した領域毎に独立に符号化／復号化を行
うことを特徴とする画像符号化／復号化方式。(2) A plurality of image memories, a memory control means for dividing one image into multiple parts so that some parts thereof overlap and writing data of each divided image into the image memory separately, and extrapolation prediction. - comprising a discrete sine transform encoding means and a display means for displaying the reproduced image without image distortion caused by discontinuity of prediction at the start of encoding of the image data of the overlapping part, and for each divided area. An image encoding/decoding method characterized by performing encoding/decoding independently.