JPH038315A - 複合半導体基板 - Google Patents
複合半導体基板Info
- Publication number
- JPH038315A JPH038315A JP14226689A JP14226689A JPH038315A JP H038315 A JPH038315 A JP H038315A JP 14226689 A JP14226689 A JP 14226689A JP 14226689 A JP14226689 A JP 14226689A JP H038315 A JPH038315 A JP H038315A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- thermal expansion
- semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 175
- 239000004065 semiconductor Substances 0.000 title claims abstract description 102
- 239000002131 composite material Substances 0.000 title claims abstract description 20
- 239000000919 ceramic Substances 0.000 claims description 30
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 230000001105 regulatory effect Effects 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 22
- 238000000034 method Methods 0.000 description 12
- 235000012431 wafers Nutrition 0.000 description 12
- 239000013078 crystal Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910020169 SiOa Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000005355 lead glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- -1 GeSi Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体基板の熱伝導性、機械的強度などを向上
させ、更に低価格化を可能にする複合半導体基板に関す
るものである。
させ、更に低価格化を可能にする複合半導体基板に関す
るものである。
［従来の技術１
従来シリコン（Ｓｔ）やガリウムひ素（ＧａＡｓ）など
の半導体基板は単結晶インゴットからスライス、ラッピ
ング、ポリッシュ等の工程を経て単体の薄円板（ウェハ
ー）として半導体メーカーに提供されていた。
の半導体基板は単結晶インゴットからスライス、ラッピ
ング、ポリッシュ等の工程を経て単体の薄円板（ウェハ
ー）として半導体メーカーに提供されていた。
デバイスメーカーでは、これらの半導体基板をいわゆる
ウェハープロセスを経てトランジスタやＩＣ１半導体レ
ーザー、発光ダイオード等に加工する。ウェハーの微細
加工を施すウェハープロセスでは、プロセス途中でウェ
ハーが破損し歩留を低下させる問題があった。特にＧａ
Ａｓを代表とする化合物半導体は機械的強度が弱くへき
開しやすいため、大口径の基板では重大な問題となって
いる。また、電力用デバイスでは、微細加工を施した半
導体チップをパッケージングするときに熱抵抗を低減す
る目的と、外囲器（パッケージ）の金属と半導体チップ
との熱膨張係数の差から誘起される歪を緩める目的で、
熱伝導度が大きく且つ熱膨張係数が半導体チップに近い
セラミックス材料がサブマウントとして使用される。ま
た半導体チップ自身についてもその熱抵抗を下げるため
に、パッケージにマウントする前にチップを薄くする工
程や、ヒートシンクとなる金属をブレーティングする構
造が取り入れられている。
ウェハープロセスを経てトランジスタやＩＣ１半導体レ
ーザー、発光ダイオード等に加工する。ウェハーの微細
加工を施すウェハープロセスでは、プロセス途中でウェ
ハーが破損し歩留を低下させる問題があった。特にＧａ
Ａｓを代表とする化合物半導体は機械的強度が弱くへき
開しやすいため、大口径の基板では重大な問題となって
いる。また、電力用デバイスでは、微細加工を施した半
導体チップをパッケージングするときに熱抵抗を低減す
る目的と、外囲器（パッケージ）の金属と半導体チップ
との熱膨張係数の差から誘起される歪を緩める目的で、
熱伝導度が大きく且つ熱膨張係数が半導体チップに近い
セラミックス材料がサブマウントとして使用される。ま
た半導体チップ自身についてもその熱抵抗を下げるため
に、パッケージにマウントする前にチップを薄くする工
程や、ヒートシンクとなる金属をブレーティングする構
造が取り入れられている。
また半導体デバイスの作製によく用いられるエピタキシ
ャル成長法に於て、半導体基板ウェハーと熱膨張係数の
異なる半導体層を成長させることが少なくない。例えば
ＧａＡｓ基板上のＡ Ｉ Ａ Ｓ ／ Ａ Ｉ Ｇ ａ
Ａ ｓ層やＩｎＧａＡｓ層、ＩｎＰ上のＩ ｎＧａＡ
ｓ層などは格子常数を基板と整合させることができるが
熱膨張係数に１０％〜２０％の差異がある。従来はこの
点に対して特に考慮せず、対策もせずに結晶成長を行っ
ていた。またＳｉ基板上にＧａＡｓ層を成長させる試み
もされているが、従来は単体のＳｉウェハーを基板とし
て使うので、ＳｉとＧａＡｓとの熱膨張係数が約２倍の
開きをもっていることから、ＧａＡｓ等の半導体層の成
長後筒７図に示すようにウェハーに反りが生じ実用上成
長可能な厚みに制限があった。
ャル成長法に於て、半導体基板ウェハーと熱膨張係数の
異なる半導体層を成長させることが少なくない。例えば
ＧａＡｓ基板上のＡ Ｉ Ａ Ｓ ／ Ａ Ｉ Ｇ ａ
Ａ ｓ層やＩｎＧａＡｓ層、ＩｎＰ上のＩ ｎＧａＡ
ｓ層などは格子常数を基板と整合させることができるが
熱膨張係数に１０％〜２０％の差異がある。従来はこの
点に対して特に考慮せず、対策もせずに結晶成長を行っ
ていた。またＳｉ基板上にＧａＡｓ層を成長させる試み
もされているが、従来は単体のＳｉウェハーを基板とし
て使うので、ＳｉとＧａＡｓとの熱膨張係数が約２倍の
開きをもっていることから、ＧａＡｓ等の半導体層の成
長後筒７図に示すようにウェハーに反りが生じ実用上成
長可能な厚みに制限があった。
〔発明の解決しようとする課題］
前述のように、従来技術では機械的強度が充分でない半
導体単結晶基板に微細加工を施していたので、プロセス
途中で破損し歩留を下げてしまう問題と、大口径化した
ウェハーでは更に割れ易くなり、従って機械的強度を増
加させるためにウェハーの厚みを大きくする必要があっ
たので基板材料費が増加する問題と、半導体電力素子の
作製工程に於ては熱抵抗を低減させるだめの付加的な工
程や部品が必要で、これが−因で電力用素子が小信号素
子に比べてコスト高になる問題と、基板と別種の半導体
材料の結晶成長の際に熱膨張係数の差異によって基板お
よび成長層に反りや欠陥を発生させる問題があった。
導体単結晶基板に微細加工を施していたので、プロセス
途中で破損し歩留を下げてしまう問題と、大口径化した
ウェハーでは更に割れ易くなり、従って機械的強度を増
加させるためにウェハーの厚みを大きくする必要があっ
たので基板材料費が増加する問題と、半導体電力素子の
作製工程に於ては熱抵抗を低減させるだめの付加的な工
程や部品が必要で、これが−因で電力用素子が小信号素
子に比べてコスト高になる問題と、基板と別種の半導体
材料の結晶成長の際に熱膨張係数の差異によって基板お
よび成長層に反りや欠陥を発生させる問題があった。
［課題を解決するための手段］
本発明は前述の問題点を解決するためになされたもので
あり、第１の発明として、半導体基板と、該半導体基板
の熱膨張係数と略等しい熱膨張係数を有し、該半導体基
板より機械的強度が大きく、該半導体基板より熱伝導率
が大きいセラミックス基板とを接合してなることを特徴
とする複合半導体基板を提供するものである。
あり、第１の発明として、半導体基板と、該半導体基板
の熱膨張係数と略等しい熱膨張係数を有し、該半導体基
板より機械的強度が大きく、該半導体基板より熱伝導率
が大きいセラミックス基板とを接合してなることを特徴
とする複合半導体基板を提供するものである。
第２の発明として、半導体基板と、該半導体基板の熱膨
張係数と略等しい熱膨張係数を有し、該半導体基板より
機械的強度が大きく、該半導体基板より熱伝導率が大き
いセラミックス基板と、該半導体基板とセラミックス基
板との間に形成された中間層とからなり、該中間層を介
して該半導体基板とセラミックス基板とを接合してなる
ことを特徴とする複合半導体基板を提供するものである
。
張係数と略等しい熱膨張係数を有し、該半導体基板より
機械的強度が大きく、該半導体基板より熱伝導率が大き
いセラミックス基板と、該半導体基板とセラミックス基
板との間に形成された中間層とからなり、該中間層を介
して該半導体基板とセラミックス基板とを接合してなる
ことを特徴とする複合半導体基板を提供するものである
。
第３の発明として、半導体基板の１表面にエピタキシャ
ル成長される半導体層と熱膨張係数が略等しく、かつ該
半導体基板より機械的強度、熱伝導率が大きいセラミッ
クス基板と該半導体基板とを接合してなることを特徴と
する複合半導体基板を提供するものである。
ル成長される半導体層と熱膨張係数が略等しく、かつ該
半導体基板より機械的強度、熱伝導率が大きいセラミッ
クス基板と該半導体基板とを接合してなることを特徴と
する複合半導体基板を提供するものである。
即ち、第３図に示す本発明による複合半導体基板の１実
施例は、セラミックス基板としてＡＩＮ基板４と半導体
基板としてＳｔ基板６を接合し、更にＳＬ基板の上に半
導体層としてＧａＡｓ層７の薄層を成長させたものの断
面図であり、Ｓｌ基板６の厚みはＡＩＮ基板４に比べて
薄くしである。また、ＡＩＮ基板の熱膨張係数をＧａＡ
ｓ層７を高温で成長して室温まで温度を下げても、基板
全体としてはＡＩＮ基板４の熱膨張係数に依存するので
、ＧａＡｓ層７は応力を受けず欠陥の発生が少ない、ま
た基板の反りも発生しない。さらに、ＡＩＮ基板４の機
械的強度は通常Ｓｉ基板６より遥かに強いので、ウェハ
ープロセス中で破損することは殆ど無い。また、ＡＩＮ
基板４の主原料として熱伝導率の大きい材料を前述した
中で要求されている特性と矛盾することなく選べるので
、従来の半導体基板より熱抵抗を低（でき、場合によっ
ては数分の−に低減することができる。第１図も複合半
導体基板の一例であり、セラミックス基板１と半導体基
板２とを直接接合した構造を示しており、第３図と同様
に機械的強度と熱特性を大幅に向上させることができる
。
施例は、セラミックス基板としてＡＩＮ基板４と半導体
基板としてＳｔ基板６を接合し、更にＳＬ基板の上に半
導体層としてＧａＡｓ層７の薄層を成長させたものの断
面図であり、Ｓｌ基板６の厚みはＡＩＮ基板４に比べて
薄くしである。また、ＡＩＮ基板の熱膨張係数をＧａＡ
ｓ層７を高温で成長して室温まで温度を下げても、基板
全体としてはＡＩＮ基板４の熱膨張係数に依存するので
、ＧａＡｓ層７は応力を受けず欠陥の発生が少ない、ま
た基板の反りも発生しない。さらに、ＡＩＮ基板４の機
械的強度は通常Ｓｉ基板６より遥かに強いので、ウェハ
ープロセス中で破損することは殆ど無い。また、ＡＩＮ
基板４の主原料として熱伝導率の大きい材料を前述した
中で要求されている特性と矛盾することなく選べるので
、従来の半導体基板より熱抵抗を低（でき、場合によっ
ては数分の−に低減することができる。第１図も複合半
導体基板の一例であり、セラミックス基板１と半導体基
板２とを直接接合した構造を示しており、第３図と同様
に機械的強度と熱特性を大幅に向上させることができる
。
第２図、第５図、第６図の実施例では、セラミックス基
板と半導体基板の間に中間層として、Ｓｔｏｗ、ＳｉＮ
ｘの層を形成している。
板と半導体基板の間に中間層として、Ｓｔｏｗ、ＳｉＮ
ｘの層を形成している。
これらの中間層は、セラミックス基板と半導体基板を接
合する目的で設けられるもので、熱伝導率の関係上、即
ち放熱効果の点から薄いほど良いが、１０００人程度０
厚みで設けられる。
合する目的で設けられるもので、熱伝導率の関係上、即
ち放熱効果の点から薄いほど良いが、１０００人程度０
厚みで設けられる。
５ｉｎｓ 、ＳｉＮｘの層は、セラミックス基板もしく
はＳｔ、ＧａＡｓ等の半導体基板の一面に、スパッター
法やＣＶＤ法で形成された後、エツチング等の手段でそ
の表面が活性化されて、その状態でセラミックス基板と
半導体基板を直接接合せしめるという作用を有する。
はＳｔ、ＧａＡｓ等の半導体基板の一面に、スパッター
法やＣＶＤ法で形成された後、エツチング等の手段でそ
の表面が活性化されて、その状態でセラミックス基板と
半導体基板を直接接合せしめるという作用を有する。
中間層の材料としては、Ｓｔｏｗ 、ＳｉＮｘが用いら
れ、その他にはたとえばＡｌＳｉ。
れ、その他にはたとえばＡｌＳｉ。
ＧｅＳｉ、リンけい酸ガラスや鉛ガラスの低融点ガラス
等も用いることができる。
等も用いることができる。
［作用］
本発明に於て半導体基板に接着されたセラミックス基板
は、熱膨張係数が目的の半導体に整合するように制御さ
れており、基板と別種の半導体層を結晶成長させる際に
昇温、降温で生じる応力を緩らげることができるので、
高品質の結晶を得ることができる。また熱応力のため結
晶成長できる厚みに限界があったが、それを広げること
ができる。またＡＩＮのように熱伝導率の優れている材
料を基板として選ぶことによって、熱特性の優れた電力
用の半導体素子基板を提供できる。従来機械的強度の低
さから大口径化が非常に困難であったＧａＡｓなとの化
合物半導体基板ウェハーは、本発明の構造を取ることに
より、単体のＳｉ基板上に化合物半導体を結晶成長させ
る構造よりも高品質に、しかも成長層をより厚く、より
大口径に実現されつる。
は、熱膨張係数が目的の半導体に整合するように制御さ
れており、基板と別種の半導体層を結晶成長させる際に
昇温、降温で生じる応力を緩らげることができるので、
高品質の結晶を得ることができる。また熱応力のため結
晶成長できる厚みに限界があったが、それを広げること
ができる。またＡＩＮのように熱伝導率の優れている材
料を基板として選ぶことによって、熱特性の優れた電力
用の半導体素子基板を提供できる。従来機械的強度の低
さから大口径化が非常に困難であったＧａＡｓなとの化
合物半導体基板ウェハーは、本発明の構造を取ることに
より、単体のＳｉ基板上に化合物半導体を結晶成長させ
る構造よりも高品質に、しかも成長層をより厚く、より
大口径に実現されつる。
［実施例］
第１図〜第６図は本発明の実施例を示す複合半導体基板
の模式的側断面図である。
の模式的側断面図である。
第１図においては、セラミックス基板１と半導体基板２
を接合した例であり、セラミックス基板１としてはＡＩ
ＮあるいはＳｉＣを用い、半導体基板２としてはＳｉあ
るいはＧａＡｓのどちらを用いても良く、ＡＩＮあるい
はＳｉＣの熱膨張係数をＳＬあるいはＧａＡｓに等しく
なるよう調整してあり、機械的強度と熱特性を大幅に向
上させることができる。
を接合した例であり、セラミックス基板１としてはＡＩ
ＮあるいはＳｉＣを用い、半導体基板２としてはＳｉあ
るいはＧａＡｓのどちらを用いても良く、ＡＩＮあるい
はＳｉＣの熱膨張係数をＳＬあるいはＧａＡｓに等しく
なるよう調整してあり、機械的強度と熱特性を大幅に向
上させることができる。
第２図はＡＩＮ基板４とＳＬ基板６とを中間層を介して
接合した構成を示している。この場合、ＡＩＮ基板４の
熱膨張係数は、ＳＬ基板６に等しくなるよう調整されて
いるが、この複合半導体基板上にＳＬと異なる他の半導
体層、たとえばＧａＡｓ層をエピタキシャル成長させて
ＬＥＤ、ＦＥＴ等のデバイス用として供する場合は、Ａ
ＩＮ基板４の熱膨張係数をＧａＡｓ層と等しくする。一
方、前述のように接合されたＳｌ基板６上に直接半導体
素子等を形成する場合はＳＬに熱膨張係数を合わせ込む
。この例ではＳＬ基板６の代わりにＧａＡＳ基板を用い
ても良い。
接合した構成を示している。この場合、ＡＩＮ基板４の
熱膨張係数は、ＳＬ基板６に等しくなるよう調整されて
いるが、この複合半導体基板上にＳＬと異なる他の半導
体層、たとえばＧａＡｓ層をエピタキシャル成長させて
ＬＥＤ、ＦＥＴ等のデバイス用として供する場合は、Ａ
ＩＮ基板４の熱膨張係数をＧａＡｓ層と等しくする。一
方、前述のように接合されたＳｌ基板６上に直接半導体
素子等を形成する場合はＳＬに熱膨張係数を合わせ込む
。この例ではＳＬ基板６の代わりにＧａＡＳ基板を用い
ても良い。
ＡＩＮはセラミックス材料の中ではもともとＳｌやＧａ
Ａｓに近い熱膨張係数を持っているが、さらに精密に熱
膨張係数を目的の値に合わせ込むことが可能である。
Ａｓに近い熱膨張係数を持っているが、さらに精密に熱
膨張係数を目的の値に合わせ込むことが可能である。
第１表に、熱膨張係数、熱伝導率、曲げ強度の値をＳｔ
、ＧａＡｓの半導体単結晶とＡＩＮ、ＳｉＣ，比較例と
してＢＳＢ （ＢａＳｎ （ＢＯ−）ｓ ）のセラミッ
クスについて示す。
、ＧａＡｓの半導体単結晶とＡＩＮ、ＳｉＣ，比較例と
してＢＳＢ （ＢａＳｎ （ＢＯ−）ｓ ）のセラミッ
クスについて示す。
第１表
例えばＡＩＮは通常室温から５００℃の温度範囲で約４
．５Ｘ ｔｏ−’／’Ｃの熱膨張係数を持っているが、
ＡＩＮより大きな熱膨張係数を持っているＡｌｔｏｓを
原料中に１７％の比率で混合することにより、５ Ｘ
１０−’／’Ｃの熱膨張係数を得ることができた。また
熱膨張係数の小さいＳ ｉ ０２を原料中に２５％の比
率で混合したら、３．５ ｘｌＯ−’／”Ｃの熱膨張係
数を得ることができた。
．５Ｘ ｔｏ−’／’Ｃの熱膨張係数を持っているが、
ＡＩＮより大きな熱膨張係数を持っているＡｌｔｏｓを
原料中に１７％の比率で混合することにより、５ Ｘ
１０−’／’Ｃの熱膨張係数を得ることができた。また
熱膨張係数の小さいＳ ｉ ０２を原料中に２５％の比
率で混合したら、３．５ ｘｌＯ−’／”Ｃの熱膨張係
数を得ることができた。
この様な手段で予め熱膨張係数を目的の値に整合させた
ＡＩＮ基板の接合される面を極めて平坦住良（研磨し鏡
面に仕上げた。仕上げ面の粗さは３０Ａ ｒｍｓ （
２乗平均値の平方根）以下で平坦度は５μｍ ／ （７
６ｍｍ径）以下である。この様に仕上げたＡＩＮ基板表
面にＳ ｉ Ｏａ層５をスパッター法やＣＶＤ法（化学
的気相成長法）、プラズマＣＶＤ法などの手段によって
被着させた後、このＳ ｉ Ｏａ付きＡＩＮ基板と同様
の面精度で仕上げられたＳｉ基板６を境界面に隙間が発
生しないように圧力をかけて重ね合わせ、９００℃の酸
化炉で熱処理した処ＳＬ基板６とＡＩＮ基板４上の５ｉ
Ｏｉ層５の表面とに結合が生じ、ＡＩＮ基板４とｓｉ基
板６とが強固に接着された。
ＡＩＮ基板の接合される面を極めて平坦住良（研磨し鏡
面に仕上げた。仕上げ面の粗さは３０Ａ ｒｍｓ （
２乗平均値の平方根）以下で平坦度は５μｍ ／ （７
６ｍｍ径）以下である。この様に仕上げたＡＩＮ基板表
面にＳ ｉ Ｏａ層５をスパッター法やＣＶＤ法（化学
的気相成長法）、プラズマＣＶＤ法などの手段によって
被着させた後、このＳ ｉ Ｏａ付きＡＩＮ基板と同様
の面精度で仕上げられたＳｉ基板６を境界面に隙間が発
生しないように圧力をかけて重ね合わせ、９００℃の酸
化炉で熱処理した処ＳＬ基板６とＡＩＮ基板４上の５ｉ
Ｏｉ層５の表面とに結合が生じ、ＡＩＮ基板４とｓｉ基
板６とが強固に接着された。
中間層にリンけい酸ガラスや鉛ガラスの低融点ガラスを
用いる場合は、ＡＩＮ等のセラミックス基板の接合面を
上述の如き面粗度の鏡面に仕上げ、両基板の各々の接合
面に該低融点ガラスのフリットを薄く塗布し両基板を隙
間がないよう重ね合わせ、８５０℃程度の温度にて電気
炉等を用いて加熱し、冷却することにより両基板が強固
に接着される。
用いる場合は、ＡＩＮ等のセラミックス基板の接合面を
上述の如き面粗度の鏡面に仕上げ、両基板の各々の接合
面に該低融点ガラスのフリットを薄く塗布し両基板を隙
間がないよう重ね合わせ、８５０℃程度の温度にて電気
炉等を用いて加熱し、冷却することにより両基板が強固
に接着される。
第１図の例においては、ＡＩＮ等のセラミックス基板ｌ
とＳｉ等の半導体基板２の各々の接合面を上述の如き面
精度の鏡面に仕上げ、次にセラミックス基板ｌの接合面
に半導体基板２材料のＳｉ等と同じ材料の層をスパッタ
ー法やＣＶＤ法で薄く積層させ、セラミックス基板ｌと
半導体基板２の接合面を隙間が発生しないよう圧力をか
けて重ね合わせ、９００℃の酸化炉で熱処理して両基板
が強固に接着された。
とＳｉ等の半導体基板２の各々の接合面を上述の如き面
精度の鏡面に仕上げ、次にセラミックス基板ｌの接合面
に半導体基板２材料のＳｉ等と同じ材料の層をスパッタ
ー法やＣＶＤ法で薄く積層させ、セラミックス基板ｌと
半導体基板２の接合面を隙間が発生しないよう圧力をか
けて重ね合わせ、９００℃の酸化炉で熱処理して両基板
が強固に接着された。
以上の工程でＡＩＮ基板４とＳｉ基板６の複合半導体基
板が実現される。上述の中間層はＳ ｉ Ｏｓ層５に限
るものではなく多成分系の硝子やＳｉでもよく、また別
の材料でも目的を達成できる。
板が実現される。上述の中間層はＳ ｉ Ｏｓ層５に限
るものではなく多成分系の硝子やＳｉでもよく、また別
の材料でも目的を達成できる。
第３図は、ＡＩＮ基板４とＳｉ基板６を接合し、さらに
Ｓｉ基板６上に該ＳＬ基板６と異なる材料のＧａＡｓ層
７をエピタキシャル成長させた例である。ＡＩＮ基板４
の熱膨張係数はＧａ Ａ ｓ Ｍ７に等しくなるよう調
整しである。
Ｓｉ基板６上に該ＳＬ基板６と異なる材料のＧａＡｓ層
７をエピタキシャル成長させた例である。ＡＩＮ基板４
の熱膨張係数はＧａ Ａ ｓ Ｍ７に等しくなるよう調
整しである。
第４図は別の実施例であり、Ｓｉ、ＧａＡｓ等の半導体
基板ｌＯに直接ＡＩＮ層４′をＣＶＤ法によって厚（堆
積させ複合半導体基板を得た例である。この例ではＡＩ
Ｎ層４′の熱膨張係数を半導体基板１０に合わせである
。
基板ｌＯに直接ＡＩＮ層４′をＣＶＤ法によって厚（堆
積させ複合半導体基板を得た例である。この例ではＡＩ
Ｎ層４′の熱膨張係数を半導体基板１０に合わせである
。
第５図も別の実施例である。第２図と同様に鏡面研磨仕
上げされたＡＩＮ基板４に、ＳｉＮｘ層８をスパッター
法やＣＶＤ法で被着させ、一方でＧａＡｓ基板９にも同
様の方法でＳｉＮｘ層８′を被着させた後、両基板を重
ね合わせ、酸化炉中で熱処理して接着させ複合半導体基
板を得る。この例ではＡＩＮ基板の熱膨張係数なＧａＡ
ｓ基板９に合わせである。
上げされたＡＩＮ基板４に、ＳｉＮｘ層８をスパッター
法やＣＶＤ法で被着させ、一方でＧａＡｓ基板９にも同
様の方法でＳｉＮｘ層８′を被着させた後、両基板を重
ね合わせ、酸化炉中で熱処理して接着させ複合半導体基
板を得る。この例ではＡＩＮ基板の熱膨張係数なＧａＡ
ｓ基板９に合わせである。
第６図は第２図で説明した複合半導体基板の応用例であ
る。第２図の複合半導体基板のＳｉ基板６を更に研磨し
て薄くした後鏡面仕上げを施し、ＧａＡｓ層７を気相成
長法でエピタキシャル成長させた。この場合、ＡＩＮ基
板４の熱膨張係数はＧａＡｓ層７と等しく調整されてい
る。Ｓｉ基板６はＧａＡｓ結晶成長用のシードとして使
用されている。
る。第２図の複合半導体基板のＳｉ基板６を更に研磨し
て薄くした後鏡面仕上げを施し、ＧａＡｓ層７を気相成
長法でエピタキシャル成長させた。この場合、ＡＩＮ基
板４の熱膨張係数はＧａＡｓ層７と等しく調整されてい
る。Ｓｉ基板６はＧａＡｓ結晶成長用のシードとして使
用されている。
本発明においては、セラミックス基板としてＡＩＮのイ
也にＳｉＣも用いることもできる。
也にＳｉＣも用いることもできる。
［発明の効果］
本発明は機械的強度が太き（熱伝導度の大きなセラミッ
クス基板と、その熱膨張係数を目的の半導体基板あるい
は半導体層に合わせて半導体基板と接合させ、複合半導
体基板を形成することにより、従来よりも大口径且つ低
価格の化合物半導体基板の提供を可能とし、プロセス途
中の破損事故を解消させ、また電力用半導体素子の熱特
性を向上させ且つプロセスステップを低減させると言う
効果を有する。
クス基板と、その熱膨張係数を目的の半導体基板あるい
は半導体層に合わせて半導体基板と接合させ、複合半導
体基板を形成することにより、従来よりも大口径且つ低
価格の化合物半導体基板の提供を可能とし、プロセス途
中の破損事故を解消させ、また電力用半導体素子の熱特
性を向上させ且つプロセスステップを低減させると言う
効果を有する。
第１図〜第６図は本発明の実施例を示し、第１図はセラ
ミックス基板と半導体基板を接合してなる複合半導体基
板の模式的側断面図であり、第２図はＳ ｉ Ｏｚの中
間層を設けた場合の模式的側断面図であり、第３図は半
導体基板の上に半導体層をエピタキシャル成長させた場
合の模式的側断面図であり、第４図は半導体基板にＡＩ
Ｎ層を形成した場合の模式的側断面図であり、第５図は
中間層にＳｉＮｘを用いた場合の模式的側断面図であり
、第６図はＳ ｉ Ｏ２の中間層を設けＳＬ基板上にＧ
ａＡｓ層をエピタキシャル成長させた場合の模式的側断
面図であり、第７図は従来例の模式的側断面図である。 ■・・・セラミックス基板、２・・・半導体基板、３・
・・半導体層、 ４・・・ＡＩＮ基板、５・・
・Ｓ ｉ Ｏ２層、 ６・・・ＳＬ基板、７・・・
ＧａＡｓ層 第３図 第２図 第４図 第 ５ 図 第 図 第 図
ミックス基板と半導体基板を接合してなる複合半導体基
板の模式的側断面図であり、第２図はＳ ｉ Ｏｚの中
間層を設けた場合の模式的側断面図であり、第３図は半
導体基板の上に半導体層をエピタキシャル成長させた場
合の模式的側断面図であり、第４図は半導体基板にＡＩ
Ｎ層を形成した場合の模式的側断面図であり、第５図は
中間層にＳｉＮｘを用いた場合の模式的側断面図であり
、第６図はＳ ｉ Ｏ２の中間層を設けＳＬ基板上にＧ
ａＡｓ層をエピタキシャル成長させた場合の模式的側断
面図であり、第７図は従来例の模式的側断面図である。 ■・・・セラミックス基板、２・・・半導体基板、３・
・・半導体層、 ４・・・ＡＩＮ基板、５・・
・Ｓ ｉ Ｏ２層、 ６・・・ＳＬ基板、７・・・
ＧａＡｓ層 第３図 第２図 第４図 第 ５ 図 第 図 第 図
Claims (1)
- 【特許請求の範囲】 １、半導体基板と、該半導体基板の熱膨張係数と略等し
い熱膨張係数を有し、該半導体基板より機械的強度が大
きく、該半導体基板より熱伝導率が大きいセラミックス
基板とを接合してなることを特徴とする複合半導体基板
。 ２、半導体基板と、該半導体基板の熱膨張係数と略等し
い熱膨張係数を有し、該半導体基板より機械的強度が大
きく、該半導体基板より熱伝導率が大きいセラミックス
基板と、該半導体基板とセラミックス基板との間に形成
された中間層とからなり、該中間層を介して該半導体基
板とセラミックス基板とを接合してなることを特徴とす
る複合半導体基板。 ３、半導体基板の１表面にエピタキシャル成長される半
導体層と熱膨張係数が略等しく、 かつ該半導体基板より機械的強度、熱伝導率が大きいセ
ラミックス基板と該半導体基板とを接合してなることを
特徴とする複合半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14226689A JP2754734B2 (ja) | 1989-06-06 | 1989-06-06 | 複合半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14226689A JP2754734B2 (ja) | 1989-06-06 | 1989-06-06 | 複合半導体基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH038315A true JPH038315A (ja) | 1991-01-16 |
| JP2754734B2 JP2754734B2 (ja) | 1998-05-20 |
Family
ID=15311351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14226689A Expired - Fee Related JP2754734B2 (ja) | 1989-06-06 | 1989-06-06 | 複合半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2754734B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2787919A1 (fr) * | 1998-12-23 | 2000-06-30 | Thomson Csf | Procede de realisation d'un substrat destine a faire croitre un compose nitrure |
| JP2015056602A (ja) * | 2013-09-13 | 2015-03-23 | 日本電信電話株式会社 | 半導体装置およびその製造方法 |
-
1989
- 1989-06-06 JP JP14226689A patent/JP2754734B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2787919A1 (fr) * | 1998-12-23 | 2000-06-30 | Thomson Csf | Procede de realisation d'un substrat destine a faire croitre un compose nitrure |
| JP2015056602A (ja) * | 2013-09-13 | 2015-03-23 | 日本電信電話株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2754734B2 (ja) | 1998-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8212294B2 (en) | Structure having silicon CMOS transistors with column III-V transistors on a common substrate | |
| JP6667490B2 (ja) | 多結晶質窒化アルミニウム焼結体の熱膨張処理、および半導体製造へのその応用 | |
| RU2728484C2 (ru) | СПОСОБ ИЗГОТОВЛЕНИЯ СОСТАВНОЙ ПОДЛОЖКИ ИЗ SiC | |
| KR20180033153A (ko) | 복합 기판 및 복합 기판의 제조 방법 | |
| JP5468528B2 (ja) | 単結晶ダイヤモンド成長用基材及びその製造方法並びに単結晶ダイヤモンド基板の製造方法 | |
| US6770542B2 (en) | Method for fabricating semiconductor layers | |
| JP2004168622A (ja) | 単結晶サファイア基板およびその製造方法 | |
| US11705330B2 (en) | Substrate for electronic device and method for producing the same | |
| CN114207825A (zh) | 电子器件用基板及其制造方法 | |
| TW202024406A (zh) | ＧａＮ層合基板的製造方法 | |
| WO2021245724A1 (ja) | 複合基板、複合基板の製造方法、半導体装置および半導体装置の製造方法 | |
| TWI762501B (zh) | 使用熱匹配基板的磊晶氮化鎵材料的生長 | |
| JP3780832B2 (ja) | 半導体結晶の製造方法 | |
| JP2013116826A (ja) | ムライトを主成分とする焼結体 | |
| US11393772B2 (en) | Bonding method for semiconductor substrate, and bonded semiconductor substrate | |
| JP4126863B2 (ja) | 半導体装置の製造方法および半導体基板の製造方法 | |
| JPH038315A (ja) | 複合半導体基板 | |
| KR20230056686A (ko) | 다이아몬드 방열판을 갖는 헤테로에피택셜 구조 | |
| JPH03284834A (ja) | 半導体装置の製造方法 | |
| TWI844930B (zh) | 接合基板及其製造方法 | |
| WO2017175801A1 (ja) | 多結晶セラミック基板、接合層付き多結晶セラミック基板および積層基板 | |
| JP2020075839A (ja) | 窒化ガリウム系化合物半導体成長用ＳｉＣ基板 | |
| TWM634692U (zh) | 接合基板 | |
| WO2024084836A1 (ja) | 窒化物半導体エピタキシャルウエーハの製造方法及び窒化物半導体エピタキシャルウエーハ用複合基板 | |
| TWI221001B (en) | A method for growing a GaAs epitaxial layer on Ge/GeSi/Si substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |