JPH0379743B2 - - Google Patents
Info
- Publication number
- JPH0379743B2 JPH0379743B2 JP57091242A JP9124282A JPH0379743B2 JP H0379743 B2 JPH0379743 B2 JP H0379743B2 JP 57091242 A JP57091242 A JP 57091242A JP 9124282 A JP9124282 A JP 9124282A JP H0379743 B2 JPH0379743 B2 JP H0379743B2
- Authority
- JP
- Japan
- Prior art keywords
- graphic information
- graphic
- vector
- data
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000013461 design Methods 0.000 claims description 35
- 238000007689 inspection Methods 0.000 claims description 25
- 238000012545 processing Methods 0.000 claims description 15
- 230000010365 information processing Effects 0.000 claims description 5
- 238000012986 modification Methods 0.000 claims description 4
- 230000004048 modification Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 2
- 239000013598 vector Substances 0.000 description 40
- 238000010586 diagram Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000003340 mental effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
本発明は、座標入力装置等の図形情報の入力手
段、グラフイツクデイスプレイ等の図形情報の表
示手段、および計算機等の図形情報の処理手段を
有する図形編集装置に関する。
段、グラフイツクデイスプレイ等の図形情報の表
示手段、および計算機等の図形情報の処理手段を
有する図形編集装置に関する。
集積回路のマスクパターンは通常数層ないし十
数層で構成され、これらのマスクパターン図を設
計することをしばしばレイアウトと呼ぶ。マスク
はシリコン基板を加工するために用いられるの
で、各層マスク図形相互間または自層マスク自身
の図形に対して作図のために多くの設計規則が存
在する。これをレイアウト設計規則という。もし
レイアウト設計規則が守られていないときは、そ
の違反の程度に応じて、シリコン基板上に形成さ
れるはずの素子が形成されなかつたり、動作不良
の素子が形成されたりする。最近の集積回路では
１チツプに１万以上の素子が集積されることも珍
らしくなく、このような集積回路では、１個の素
子のレイアウト設計規則違反のために全体が動作
しなくなる場合がしばしばある。したがつて、レ
イアウトされたマスクパターン図に設計規則違反
があるか否かを検査する作業は非常に重要な作業
である。
数層で構成され、これらのマスクパターン図を設
計することをしばしばレイアウトと呼ぶ。マスク
はシリコン基板を加工するために用いられるの
で、各層マスク図形相互間または自層マスク自身
の図形に対して作図のために多くの設計規則が存
在する。これをレイアウト設計規則という。もし
レイアウト設計規則が守られていないときは、そ
の違反の程度に応じて、シリコン基板上に形成さ
れるはずの素子が形成されなかつたり、動作不良
の素子が形成されたりする。最近の集積回路では
１チツプに１万以上の素子が集積されることも珍
らしくなく、このような集積回路では、１個の素
子のレイアウト設計規則違反のために全体が動作
しなくなる場合がしばしばある。したがつて、レ
イアウトされたマスクパターン図に設計規則違反
があるか否かを検査する作業は非常に重要な作業
である。
従来、レイアウト設計規則違反があるか否かの
検査は人手または計算機によつて行なわれてい
た。人手による検査はどうしても検査もれが発生
し、検査の信頼性に乏しいのが欠点である。ま
た、計算機による設計規則検査は、レイアウトさ
れたマスクパターン図の図形データおよびレイア
ウト設計規則のデータを計算機へ入力することに
よつて行なわれる。今までの計算機を用いた設計
規則の検査は、計算時間がかかるということが欠
点である。すなわち、レイアウト設計規則の検査
は大形計算機ですらその処理に数10分〜数時間が
かかる。これは集積回路に集積される素子数が多
くなつているからである。
検査は人手または計算機によつて行なわれてい
た。人手による検査はどうしても検査もれが発生
し、検査の信頼性に乏しいのが欠点である。ま
た、計算機による設計規則検査は、レイアウトさ
れたマスクパターン図の図形データおよびレイア
ウト設計規則のデータを計算機へ入力することに
よつて行なわれる。今までの計算機を用いた設計
規則の検査は、計算時間がかかるということが欠
点である。すなわち、レイアウト設計規則の検査
は大形計算機ですらその処理に数10分〜数時間が
かかる。これは集積回路に集積される素子数が多
くなつているからである。
この欠点は、レイアウト完了後行なう第１回目
の設計規則検査の場合は欠点というべきものでは
ない。しかしながら、第１回目の検査で検出され
た規則違反箇所を人間が修正する限りはどうして
も誤りを犯す可能性をゼロにすることはできな
い。したがつて、設計規則検査は２回以上行なう
必要がある。従来の計算機による設計規則検査は
このような２回目以降の設計規則検査に対しては
計算機処理上大きな無駄が生ずる。すなわち、第
２回目以降の設計規則検査では、ほとんどの部分
が設計規則に合致しており、規則違反が存在する
とすれば修正を施した図形に関連する部分だけの
はずであるが、従来の設計規則検査ではすべての
図形を対象にしてその検査を行なう。したがつて
第２回目以降は検査をする必要がない部分も設計
規則検査をしているわけで、これは計算機処理上
の大きな無駄というべきものである。
の設計規則検査の場合は欠点というべきものでは
ない。しかしながら、第１回目の検査で検出され
た規則違反箇所を人間が修正する限りはどうして
も誤りを犯す可能性をゼロにすることはできな
い。したがつて、設計規則検査は２回以上行なう
必要がある。従来の計算機による設計規則検査は
このような２回目以降の設計規則検査に対しては
計算機処理上大きな無駄が生ずる。すなわち、第
２回目以降の設計規則検査では、ほとんどの部分
が設計規則に合致しており、規則違反が存在する
とすれば修正を施した図形に関連する部分だけの
はずであるが、従来の設計規則検査ではすべての
図形を対象にしてその検査を行なう。したがつて
第２回目以降は検査をする必要がない部分も設計
規則検査をしているわけで、これは計算機処理上
の大きな無駄というべきものである。
本発明の目的は、２回目以降のレイアウト設計
規則の検査における無駄な計算機処理部分を省略
し、その検査処理時間を短縮する手段を提供する
ことにある。
規則の検査における無駄な計算機処理部分を省略
し、その検査処理時間を短縮する手段を提供する
ことにある。
上記の目的を達成するために本発明の図形編集
装置は、図形情報の入力手段、図形情報の表示手
段および図形情報の処理手段を有し、上記図形情
報の処理手段は、上記図形情報の入力手段からの
図形情報の修正指示に応答して、修正された図形
情報を、修正されなかつた図形情報と区別して記
憶すると共に、上記修正された図形情報と修正さ
れなかつた図形情報との間で設計規則の検査を行
なうように構成されてなることを特徴とする。２
回目以降の設計規則検査においては、設計規則違
反があるとすればこの修正された図形に関連する
ものだけであるので、計算機はこの区別された図
形データに関してだけ設計規則検査を行なえばよ
いので、計算機の処理量は大幅に削減され、計算
時間も短縮される。
装置は、図形情報の入力手段、図形情報の表示手
段および図形情報の処理手段を有し、上記図形情
報の処理手段は、上記図形情報の入力手段からの
図形情報の修正指示に応答して、修正された図形
情報を、修正されなかつた図形情報と区別して記
憶すると共に、上記修正された図形情報と修正さ
れなかつた図形情報との間で設計規則の検査を行
なうように構成されてなることを特徴とする。２
回目以降の設計規則検査においては、設計規則違
反があるとすればこの修正された図形に関連する
ものだけであるので、計算機はこの区別された図
形データに関してだけ設計規則検査を行なえばよ
いので、計算機の処理量は大幅に削減され、計算
時間も短縮される。
以下、実施例により本発明を詳しく説明する。
第１図は本発明を実施する図形編集装置のブロ
ツク図である。ここで１は計算機、２はグラフイ
ツクデイスプレイ、３は座標入力装置である。座
標入力装置は通常タブレツトと呼ばれるもので、
座標入力装置はグラフイツクデイスプレイの画面
上の位置と対応がとられている。これにより人間
は画面上の任意の位置の座標を指定し、それを計
算機へ入力してやることができるようにされてい
る。
ツク図である。ここで１は計算機、２はグラフイ
ツクデイスプレイ、３は座標入力装置である。座
標入力装置は通常タブレツトと呼ばれるもので、
座標入力装置はグラフイツクデイスプレイの画面
上の位置と対応がとられている。これにより人間
は画面上の任意の位置の座標を指定し、それを計
算機へ入力してやることができるようにされてい
る。
図形編集装置においては計算機が上記のように
して入力される座標データがどのような意味をも
つか知ることができるようにするため、座標入力
に先立つてコマンドの入力がグラフイツクデイス
プレイに付属するキーボードより行なわれる。コ
マンドとしては、新たに図形を追加したり、修正
したりするためのコマンドが各種準備されてい
る。計算機はコマンドで指定されるように図形の
データを作成または変更するが、図形データがメ
モリの中に記憶されるテーブルフオーマツトを第
２図に示す。ここでテーブルの１つの単位は図形
を構成する辺ベクトルの情報である。マスクパタ
ーンの場合、図形は閉多角形の集合であり、辺ベ
クトルの右手が埋められるものとする。第２図で
実線で囲まれる部分が１つのベクトルの情報であ
り、VN欄はそのベクトルに与えられる固有の番
号、PN欄はそのベクトルが構成する多角形に与
えられる多角形固有の番号、LY欄はそのベクト
ルの層名、SP欄およびEP欄はそれぞれベクトル
の始点および終点の座標値、SN欄およびEN欄
はそれぞれそのベクトルの始点側および終点側に
接続している隣りのベクトルの番号である。
して入力される座標データがどのような意味をも
つか知ることができるようにするため、座標入力
に先立つてコマンドの入力がグラフイツクデイス
プレイに付属するキーボードより行なわれる。コ
マンドとしては、新たに図形を追加したり、修正
したりするためのコマンドが各種準備されてい
る。計算機はコマンドで指定されるように図形の
データを作成または変更するが、図形データがメ
モリの中に記憶されるテーブルフオーマツトを第
２図に示す。ここでテーブルの１つの単位は図形
を構成する辺ベクトルの情報である。マスクパタ
ーンの場合、図形は閉多角形の集合であり、辺ベ
クトルの右手が埋められるものとする。第２図で
実線で囲まれる部分が１つのベクトルの情報であ
り、VN欄はそのベクトルに与えられる固有の番
号、PN欄はそのベクトルが構成する多角形に与
えられる多角形固有の番号、LY欄はそのベクト
ルの層名、SP欄およびEP欄はそれぞれベクトル
の始点および終点の座標値、SN欄およびEN欄
はそれぞれそのベクトルの始点側および終点側に
接続している隣りのベクトルの番号である。
このような図形データのテーブルは本図形編集
装置をチエツクオフモードにして使用することに
より入力し作成することができる。すなわち、チ
エツクオフモードとはレイアウト設計規則検査を
コマンドの処理に引きつづいて行わないモードで
あり、このモードでのコマンドの処理機能は従来
の図形編集装置と同等の機能である。
装置をチエツクオフモードにして使用することに
より入力し作成することができる。すなわち、チ
エツクオフモードとはレイアウト設計規則検査を
コマンドの処理に引きつづいて行わないモードで
あり、このモードでのコマンドの処理機能は従来
の図形編集装置と同等の機能である。
本発明はチエツクオンモードにて実行される。
チエツクオンモードにはチエツクオフモード時に
CHK ONの文字列および改行マークを続けて投
入することにより遷移することができる。以下に
チエツクオンモード時におけるコマンドの処理の
流れを示す。
チエツクオンモードにはチエツクオフモード時に
CHK ONの文字列および改行マークを続けて投
入することにより遷移することができる。以下に
チエツクオンモード時におけるコマンドの処理の
流れを示す。
ここで、第２図に示したようなマスクパターン
の図形データテーブルはすでに作られているもの
と仮定する。これは前述したように本発明が設計
規則違反の少ないマスクパターン図の修正に効果
があるゆえに行なう仮定である。
の図形データテーブルはすでに作られているもの
と仮定する。これは前述したように本発明が設計
規則違反の少ないマスクパターン図の修正に効果
があるゆえに行なう仮定である。
コマンドの例としては多角形の一辺を拡げる機
能をもつSTRECHをとる。まず、キーボードよ
りSTRECHというコマンドの文字列と層名を示
す文字列を入力する。引き続き第３図に示すよう
にデイスプレイの画面上で拡げる辺を指定し（点
４）、さらにその辺の移動先を指定する（点５）。
さらに引きつづいて、コマンドおよびパラメータ
の入力終了を示す改行マークをキーボードから入
力すれば、計算機は以下の処理を行なう。
能をもつSTRECHをとる。まず、キーボードよ
りSTRECHというコマンドの文字列と層名を示
す文字列を入力する。引き続き第３図に示すよう
にデイスプレイの画面上で拡げる辺を指定し（点
４）、さらにその辺の移動先を指定する（点５）。
さらに引きつづいて、コマンドおよびパラメータ
の入力終了を示す改行マークをキーボードから入
力すれば、計算機は以下の処理を行なう。
まず、第２図の図形テーブルの各ベクトルのデ
ータを取り出し、今入力された層名としＹ欄を比
較し、さらに、第３図の４の点の座標がSP欄お
よびEP欄で生成されるベクトルに含まれている
かどうかをチエツクすることにより、第３図の４
の点によつて指定される辺のベクトルのデータを
取り出す。ここでこのベクトルの番号をVNOと
する。次にこのベクトルのデータのSN欄および
EN欄の数をキーに、他のベクトルのVN欄を検
索しその値が一致する各１ずつのベクトルのデー
タを取り出す。これらのベクトルの番号をそれぞ
れVNS、VNEとする。
ータを取り出し、今入力された層名としＹ欄を比
較し、さらに、第３図の４の点の座標がSP欄お
よびEP欄で生成されるベクトルに含まれている
かどうかをチエツクすることにより、第３図の４
の点によつて指定される辺のベクトルのデータを
取り出す。ここでこのベクトルの番号をVNOと
する。次にこのベクトルのデータのSN欄および
EN欄の数をキーに、他のベクトルのVN欄を検
索しその値が一致する各１ずつのベクトルのデー
タを取り出す。これらのベクトルの番号をそれぞ
れVNS、VNEとする。
次に、第３図の４の点と５の点の変位をとる。
これをΔx、Δy（第３図の例ではΔyは０）とすれ
ば、VNO、VNSおよびVNEのベクトルのSP欄お
よびEP欄は次のように書き換えられる。
これをΔx、Δy（第３図の例ではΔyは０）とすれ
ば、VNO、VNSおよびVNEのベクトルのSP欄お
よびEP欄は次のように書き換えられる。
(1) VNOのベクトル
SPx＝SPx＋Δx
SPy＝SPx＋Δy
EPx＝EPx＋Δx
EPx＝EPx＋Δy
(2) VNSのベクトル（始点側の隣接ベクトル）
EPx＝EPx＋Δx
EPy＝EPy＋Δy
(3) VNEのベクトル（終点側の隣接ベクトル）
SPx＝SPx＋△ｘ
SPy＝SPy＋△ｙ
以上の操作によつて修正された新しい図形デー
タテーブル（第２図）が形成される。そしてこの
データをもとにグラフイツクデイスプレイの画面
表示は第４図に示すように更新される。ここまで
の処理は原理的には従来の図形編集装置と同じで
ある。本発明ではチエツクオンモード時に更に以
下の処理が行なわれる。
タテーブル（第２図）が形成される。そしてこの
データをもとにグラフイツクデイスプレイの画面
表示は第４図に示すように更新される。ここまで
の処理は原理的には従来の図形編集装置と同じで
ある。本発明ではチエツクオンモード時に更に以
下の処理が行なわれる。
まず、VNO、VNS、VNEで指定されるベクト
ル番号のベクトルデータを第２図のテーブルとは
異なるメモリ領域へ移動する。そして移動された
データはもとのテーブルから削除する。つまり、
修正されたベクトルのデータをもとのデータとは
区別して記憶する。
ル番号のベクトルデータを第２図のテーブルとは
異なるメモリ領域へ移動する。そして移動された
データはもとのテーブルから削除する。つまり、
修正されたベクトルのデータをもとのデータとは
区別して記憶する。
次に設計規則検査を実施する。検査の基準は第
５図に示すようなテーブルとして計算機に記憶さ
れている。ここで７の行はマスクの層名、８の欄
も同じくマスクの層名である。表の中は、行と欄
で指定される各層間の最小間隔である。負の数は
８の欄で指定される層が７の行で指定される層に
含まれることを意味し、＊印は規則が存在しない
ことを意味する。設計規則検査は区別して記憶さ
れているNVO、NVS、NVEのベクトルと他のも
とのテーブルに記憶されているベクトル間で行な
う。すなわち、NVOのベクトルが例えばDIFF層
であれば、このベクトルに対して、もとのテーブ
ルに含まれるベクトルのうち、DIFF層のベクト
ルは必ず４ミクロン以上、Ｎ層のベクトルは５ミ
クロン以上、POLY層のベクトルは１ミクロン以
上、CONT層のベクトルは内側へ３ミクロン以
上離れているかどうかを検査する。同様にNVS、
NVEのベクトルについても設計規則検査を行な
う。
５図に示すようなテーブルとして計算機に記憶さ
れている。ここで７の行はマスクの層名、８の欄
も同じくマスクの層名である。表の中は、行と欄
で指定される各層間の最小間隔である。負の数は
８の欄で指定される層が７の行で指定される層に
含まれることを意味し、＊印は規則が存在しない
ことを意味する。設計規則検査は区別して記憶さ
れているNVO、NVS、NVEのベクトルと他のも
とのテーブルに記憶されているベクトル間で行な
う。すなわち、NVOのベクトルが例えばDIFF層
であれば、このベクトルに対して、もとのテーブ
ルに含まれるベクトルのうち、DIFF層のベクト
ルは必ず４ミクロン以上、Ｎ層のベクトルは５ミ
クロン以上、POLY層のベクトルは１ミクロン以
上、CONT層のベクトルは内側へ３ミクロン以
上離れているかどうかを検査する。同様にNVS、
NVEのベクトルについても設計規則検査を行な
う。
もし、以上の設計規則の検査において違反が発
見されれば、第６図に示すように２つのベクトル
が他の区別できるようにして表示する。第６図の
例では９の斜線部が違反箇所である。
見されれば、第６図に示すように２つのベクトル
が他の区別できるようにして表示する。第６図の
例では９の斜線部が違反箇所である。
設計規則検査および違反箇所の表示が終了する
と、区別して記憶されていたVNO、VNS、VNE
のベクトルのデータは、もとのテーブルへ戻され
る。つまり、区別して記憶することを解除する。
と、区別して記憶されていたVNO、VNS、VNE
のベクトルのデータは、もとのテーブルへ戻され
る。つまり、区別して記憶することを解除する。
なお、以上の実施例においては、修正された図
形のデータをもとのデータと異なるメモリ領域に
記憶することにより区別して記憶したが、次のよ
うにして区別して記憶することもできる。まず、
第２図のテーブルの形式でグラフの欄を追加する
ことである。すなわち、フラグが０であれば修正
が加えられていないことを、フラグが１であれば
修正を加えられたことを意味するようにする。こ
のフラグの値により修正された図形のデータを他
から区別することができる。また、第２図のVN
欄の数は番号をあらわす数なので修正されないデ
ータの場合は正の数と約束して、修正されると
VN欄の数にマイナス符号を付けて負の数にする
ことにより区別して記憶することもできる。
形のデータをもとのデータと異なるメモリ領域に
記憶することにより区別して記憶したが、次のよ
うにして区別して記憶することもできる。まず、
第２図のテーブルの形式でグラフの欄を追加する
ことである。すなわち、フラグが０であれば修正
が加えられていないことを、フラグが１であれば
修正を加えられたことを意味するようにする。こ
のフラグの値により修正された図形のデータを他
から区別することができる。また、第２図のVN
欄の数は番号をあらわす数なので修正されないデ
ータの場合は正の数と約束して、修正されると
VN欄の数にマイナス符号を付けて負の数にする
ことにより区別して記憶することもできる。
以上の本発明の実施例の処理をわかりやすく概
念的に流れ図で表わすと第７図のようになる。
念的に流れ図で表わすと第７図のようになる。
以上のように本発明によれば、設計規則の検査
は修正を加えたベクトルのデータについてのみ行
なうので計算機の処理時間は大幅に少なくなる。
例えば、1000個のベクトルから成るマスクパター
ン図があつたとき、従来は1000×999÷２回の規
則検査が必要であつたものが、本発明によれば、
修正されるベクトルが例えば10個であれば999×
10回の規則検査ですむ。すなわち検査時間は約1/
５０に削減される。これは、従来50分かかつていた
検査時間が１分になることを意味する。この意義
は、対話形式の図形編集装置を用いてマスクパタ
ーンを修正または追加するときには大きく、人間
が修正または追加の操作をするたびにほんの少し
の時間（例えば１分ほど）待てばその操作が正し
かつたかどうかのチエツクを計算機がしてくれる
ことになる。つまり、従来のように修正が全部終
了してから設計規則検査をするよりも、本発明の
ほうが計算時間が少なくて済むうえ、人間の修正
操作時の精神的負担も少なくてすむ。
は修正を加えたベクトルのデータについてのみ行
なうので計算機の処理時間は大幅に少なくなる。
例えば、1000個のベクトルから成るマスクパター
ン図があつたとき、従来は1000×999÷２回の規
則検査が必要であつたものが、本発明によれば、
修正されるベクトルが例えば10個であれば999×
10回の規則検査ですむ。すなわち検査時間は約1/
５０に削減される。これは、従来50分かかつていた
検査時間が１分になることを意味する。この意義
は、対話形式の図形編集装置を用いてマスクパタ
ーンを修正または追加するときには大きく、人間
が修正または追加の操作をするたびにほんの少し
の時間（例えば１分ほど）待てばその操作が正し
かつたかどうかのチエツクを計算機がしてくれる
ことになる。つまり、従来のように修正が全部終
了してから設計規則検査をするよりも、本発明の
ほうが計算時間が少なくて済むうえ、人間の修正
操作時の精神的負担も少なくてすむ。
第１図は本発明を実施するときの機器構成例。
ここで、１は計算機、２はグラフイツクデイスプ
レイ、３は座標入力装置である。第２図はマスク
パターン図形のデータを計算機がメモリに記憶す
るときの形式を示したものである。第３図は修正
コマンドの一例でSTRETCHコマンドを行なう
ときの座標の入力の仕方を示したものである。こ
こで４の点は多角形のうち１辺を指定するための
もので、５の点は４の点で指定される辺をこの点
まで移動させるためのものである。第４図は第５
図のように座標入力が行なわれた後、STRECH
コマンドを実行した後のグラフイツクデイスプレ
イ上の表示をあらわしたものである。第５図はレ
イアウト設計規則テーブルの一例である。第６図
は設計規則検査の結果、違反があつたときの表示
例を示したものである。ここで、９の斜線部が違
反箇所である。第７図は実施例の計算機における
処理の流れ図である。
ここで、１は計算機、２はグラフイツクデイスプ
レイ、３は座標入力装置である。第２図はマスク
パターン図形のデータを計算機がメモリに記憶す
るときの形式を示したものである。第３図は修正
コマンドの一例でSTRETCHコマンドを行なう
ときの座標の入力の仕方を示したものである。こ
こで４の点は多角形のうち１辺を指定するための
もので、５の点は４の点で指定される辺をこの点
まで移動させるためのものである。第４図は第５
図のように座標入力が行なわれた後、STRECH
コマンドを実行した後のグラフイツクデイスプレ
イ上の表示をあらわしたものである。第５図はレ
イアウト設計規則テーブルの一例である。第６図
は設計規則検査の結果、違反があつたときの表示
例を示したものである。ここで、９の斜線部が違
反箇所である。第７図は実施例の計算機における
処理の流れ図である。
Claims (1)
- 【特許請求の範囲】 １ 図形情報の入力手段、図形情報の表示手段お
よび図形情報の処理手段を有する図形編集装置で
あつて、上記図形情報の処理手段は、上記図形情
報の入力手段からの図形情報の修正指示に応答し
て、修正された図形情報を、修正されなかつた図
形情報と区別して記憶すると共に、上記修正され
た図形情報と修正されなかつた図形情報との間で
設計規則の検査を行なうように構成されてなるこ
とを特徴とする図形編集装置。 ２ 上記図形情報の表示手段は、上記検査の結果
を表示することを特徴とする特許請求の範囲第１
項記載の図形編集装置。 ３ 上記図形情報の処理手段は、上記検査の後
に、上記修正された図形情報と修正されなかつた
図形情報との区別を解除するように構成されてな
ることを特徴とする特許請求の範囲第１項記載の
図形編集装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57091242A JPS58209141A (ja) | 1982-05-31 | 1982-05-31 | 図形編集装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57091242A JPS58209141A (ja) | 1982-05-31 | 1982-05-31 | 図形編集装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58209141A JPS58209141A (ja) | 1983-12-06 |
| JPH0379743B2 true JPH0379743B2 (ja) | 1991-12-19 |
Family
ID=14020947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57091242A Granted JPS58209141A (ja) | 1982-05-31 | 1982-05-31 | 図形編集装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58209141A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008013190A1 (fr) | 2006-07-26 | 2008-01-31 | Calsonic Kansei Corporation | Compresseur |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0498466A (ja) * | 1990-08-10 | 1992-03-31 | Fujitsu Ltd | 要素配置装置 |
| JP2702267B2 (ja) * | 1990-09-21 | 1998-01-21 | 日本電気株式会社 | Ｃａｄシステム |
| JPH0778809B2 (ja) * | 1992-03-18 | 1995-08-23 | 株式会社日立製作所 | 設計支援方法およびその装置 |
| JP2008226011A (ja) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | 図形データの距離測定方法及び距離測定装置 |
-
1982
- 1982-05-31 JP JP57091242A patent/JPS58209141A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008013190A1 (fr) | 2006-07-26 | 2008-01-31 | Calsonic Kansei Corporation | Compresseur |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58209141A (ja) | 1983-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08212241A (ja) | 半導体集積回路用マスクパターンまたはウエハ上への直接描画パターンの設計方法，及びそれらのデザインルール確認方法 | |
| JPH0379743B2 (ja) | ||
| KR101041263B1 (ko) | 레티클 검증 시스템 및 프로그램이 기록된 기록매체 | |
| JPH056412A (ja) | 対話配線方式 | |
| JP2580772B2 (ja) | プリント配線板回路設計規則検証装置 | |
| JP3117908B2 (ja) | ガードリング設計装置 | |
| JP2866105B2 (ja) | 図形処理装置におけるプリント基板のピン表示方法 | |
| JP2851152B2 (ja) | 図形処理装置 | |
| JP4071546B2 (ja) | 半導体装置の回路設計支援装置およびレイアウト変更方法 | |
| JPH0452970A (ja) | プリント基板用ｃａｄシステム | |
| JP2605932B2 (ja) | 半導体集積回路のレイアウト設計装置 | |
| JP3542535B2 (ja) | マスクパターンデータ作成システムおよびデータ作成方法 | |
| Villers | A minicomputer based Interactive Graphics System as used for electronic design and automation | |
| JP2563949B2 (ja) | シンボリックレイアウト方法 | |
| JPH03106054A (ja) | レイアウト設計支援装置 | |
| JPH05189508A (ja) | 回路図入力装置 | |
| JPH04344979A (ja) | パターンレイアウト検証装置 | |
| JP2002072438A (ja) | 露光パターン検図装置及び露光パターン検図方法 | |
| JPH06110969A (ja) | 集積回路のマスクパターン設計におけるエラー修正装置 | |
| JPH04111447A (ja) | 半導体集積回路のマスクパターンデータ処理装置 | |
| JPH04367076A (ja) | Ｌｓｉレイアウト設計装置 | |
| JP2008304716A (ja) | レチクル設計システム及びプログラム | |
| JPS6375975A (ja) | レイアウト設計支援装置 | |
| JPH0660137A (ja) | 回路図エディタ | |
| JPH05314215A (ja) | レイアウトパターン発生装置 |