JPH0370055A - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JPH0370055A JPH0370055A JP1207239A JP20723989A JPH0370055A JP H0370055 A JPH0370055 A JP H0370055A JP 1207239 A JP1207239 A JP 1207239A JP 20723989 A JP20723989 A JP 20723989A JP H0370055 A JPH0370055 A JP H0370055A
- Authority
- JP
- Japan
- Prior art keywords
- test
- signal
- circuit
- rom
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 238000012360 testing method Methods 0.000 claims abstract description 56
- 101100524644 Toxoplasma gondii ROM4 gene Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は内部回路制御手段の構成要素としてＲＯＭの
テスト回路を搭載した半導体集積回路装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor integrated circuit device equipped with a ROM test circuit as a component of internal circuit control means.
この発明は、半導体集積回路装置の構成要素として搭載
されたＲＯＭに対して、外部インタフェースにあるテス
ト用アドレスに対して特定のデータを書き込むことによ
って、テストモードとなり容易にテストを可能にしたも
のである。This invention enables a ROM mounted as a component of a semiconductor integrated circuit device to enter a test mode and easily perform testing by writing specific data to a test address on an external interface. be.
従来第２図に示すように、内部制御手段ｌの構成要素で
あるＲＯＭ４に対して、外部インクフェース２に接続さ
れるアドレス信号５．データバス信号６．リードライト
信号７を用いて外部インクフェース２を動作させ、外部
インタフェース２に接続されたロジック回路３をコント
ロールし、ＲＯＭ４のＲＯＭアドレス信号８を発生させ
る。又、ＲＯＭ４の出力であるＲＯＭ出力信号９は、こ
のＲＯＭ出力信号９に接続されたロジック回路３を１１
１１過した後、ロジック回路３に接続された外部インタ
フェース２より、外部インタフェース２に接続されたア
ドレス信号５．データバス信号６．リードライト信号７
を用いて読み出し、テストする方法が知られていた。Conventionally, as shown in FIG. 2, address signals 5. Data bus signal 6. The read/write signal 7 is used to operate the external ink face 2, control the logic circuit 3 connected to the external interface 2, and generate the ROM address signal 8 of the ROM 4. Further, the ROM output signal 9, which is the output of the ROM 4, connects the logic circuit 3 connected to the ROM output signal 9 to 11.
11, the external interface 2 connected to the logic circuit 3 outputs the address signal 5.11 connected to the external interface 2. Data bus signal 6. Read/write signal 7
A method of reading and testing using .
しかし従来のテスト方法では、ＲＯＭ４のアドレス信号
８は、アドレス信号８の発生源であるロジック回路３よ
りの出力が接続される構成となっているため、外部より
直接アドレス信号８を設定することができない。又、Ｒ
ＯＭ４に存在する全てのアドレスが外部インターフェー
ス２の出力信号である外部インターフェース出力信号１
１に接続されたロジック回路３より発生することが不可
能な場合がある。同様にＲＯＭ４の出力であるＲＯＭ出
力信号９も接続されたロジック回路３を１ｌｌ１通した
後のロジック回路出力信号ＩＯが外部インクフェース２
より、外部インタフェース２に接続されたアドレス信号
５．データバス６、リードライト信号７によって読み出
されるため直接ＲＯＭ４の出力のＲＯＭ出力信号９を読
むことはできない。However, in the conventional test method, the address signal 8 of the ROM 4 is configured to be connected to the output from the logic circuit 3 which is the generation source of the address signal 8, so it is not possible to directly set the address signal 8 from the outside. Can not. Also, R
External interface output signal 1 where all addresses present in OM4 are output signals of external interface 2
1 may be impossible to generate from the logic circuit 3 connected to the logic circuit 3. Similarly, the ROM output signal 9, which is the output of the ROM 4, passes through the connected logic circuit 3, and then the logic circuit output signal IO is output to the external ink face 2.
The address signal 5. connected to the external interface 2. Since it is read by the data bus 6 and the read/write signal 7, it is not possible to directly read the ROM output signal 9 output from the ROM 4.
このように従来は、内部制御手段の構成要素であるＲＯ
Ｍに対して直接的にテストすることが不可能であった。In this way, conventionally, the RO, which is a component of the internal control means,
It was not possible to test directly against M.
この発明は、従来のこのような欠点を解決するために、
テスト回路を設け、テストを容易にすることを目的とし
ている。In order to solve these conventional drawbacks, this invention
A test circuit is provided to facilitate testing.
課題を解決するために、この発明は第１図に示すように
、ロジック回路３の出力であるアドレス信号８に接続さ
れるＲＯＭ４との間にテスト回路２１を設け、同様にＲ
ＯＭ４の出力信号であるＲＯＭ出力信号９に接続される
ロジック回路３との間にもテスト回路１４を介して接続
する。又、外部インタフェース２の出力であるテスト入
力信号１２をテスト回路１４に接続し、テスト読み出し
信号１３をテスト回路１４と外部インタフェース２に接
続する構成として、テストを容易に行えるようにした。In order to solve the problem, the present invention provides a test circuit 21 between the ROM 4 connected to the address signal 8 which is the output of the logic circuit 3, as shown in FIG.
It is also connected via a test circuit 14 to the logic circuit 3 connected to the ROM output signal 9 which is the output signal of the OM4. Further, the test input signal 12, which is the output of the external interface 2, is connected to the test circuit 14, and the test read signal 13 is connected to the test circuit 14 and the external interface 2, so that the test can be easily performed.
上記のように構成された装置では外部より、アドレス信
号５．データバス信号６．リードライト信号７をテスト
用の設定とすることによりテストモードに切り替えるこ
とが可能となり、外部より直接ＲＯＭ４にＲＯＭアドレ
ス信号８を入力でき、又、ＲＯＭ４の出力信号であるＲ
ＯＭ出力信号９が直接外部より読み出すことができるよ
うになり、テストが容易に行えるのである。In the device configured as described above, address signals 5. Data bus signal 6. By setting the read/write signal 7 for testing, it becomes possible to switch to the test mode, and the ROM address signal 8 can be input directly to the ROM 4 from the outside.
The OM output signal 9 can now be read directly from the outside, making testing easier.
以下にこの発明の実施例を図面に基づいて説明する。第
１図において、内部制御手段１を制御するために、外部
と外部インタフェース２との間はアドレス信号５．デー
タバス信号６．リードライト信号７によって接続され、
外部インタフェース２は外部よりの命令によってロジッ
ク回路３、ＲＯＭ４を動作させ、動作後の結果を外部イ
ンタフェース２より外部に読み出すという構成となって
おり、本発明ではロジック回路３の出力であるアドレス
信号８に接続されるＲＯＭ４との間にテスト回路２Ｉを
設け、同様にＲＯＭ４の出力信号であるＲＯＭ出力信号
９に接続されるロジック回路３との間にもテスト回路２
１を介して接続した。外部インクフェース２の出力であ
るテスト入力信号１２をテスト回路１４に接続し、テス
ト読み出し１３号１３をテスト回路１４と外部インタフ
ェース２に接続する。第３図はテスト部分の詳細図であ
り、外部インタフェース２には入力として、通常のデー
タ入力アドレスによって選択されるデータランチＡ１４
と、テスト用アドレスによって選択されるデータラッチ
Ｂ１５の２つのデータ入力部構成とした。又、出力時に
おいては、通常のデータ出力アドレスによって選択され
る出力装置Ａ１６とテスト用アドレスによって選択され
る出力語ＷＢ１７の２つのデータ出力部の構成とした。Embodiments of the present invention will be described below based on the drawings. In FIG. 1, in order to control the internal control means 1, address signals 5. Data bus signal 6. connected by read/write signal 7;
The external interface 2 is configured to operate the logic circuit 3 and ROM 4 according to an external command, and read out the results after the operation to the outside from the external interface 2. In the present invention, the address signal 8 which is the output of the logic circuit 3 A test circuit 2I is provided between the ROM4 connected to the ROM4, and a test circuit 2I is also provided between the logic circuit 3 connected to the ROM output signal 9 which is the output signal of the ROM4.
Connected via 1. A test input signal 12, which is the output of the external ink face 2, is connected to the test circuit 14, and a test readout 13 is connected to the test circuit 14 and the external interface 2. FIG. 3 is a detailed diagram of the test part, and the external interface 2 has as an input the data launch A14 selected by the normal data input address.
and a data latch B15 selected by the test address. Further, at the time of output, two data output sections are used: an output device A16 selected by a normal data output address and an output word WB17 selected by a test address.
又、テスト用アドレスによって選択されるデータラッチ
Ｂ１５の特定の１ｂｉｔはテスト選択信号１８として切
換回路１９の切換端子５２０に接続する。このような構
成をとることにより、ＲＯＭ４のテストを行いたい場合
には、テスト用のデータランチＢ１５にＲＯＭ４のアド
レスとテスト選択信号１８をテストに応じたデータを書
き込むことにより直接外部よりＲＯＭ４のアドレスを指
定することができる。又、ＲＯＭ４の出力であるＲＯＭ
出力信号９はテスト用アドレスによって選択される出力
装置Ｂ１７をイネーブル状態とすることにより、外部よ
り直接読み出すことが可能となる。上記作業をＲＯＭ４
のアドレス全てについて行うことによって完全なデータ
の確認が行える。Further, one specific bit of the data latch B15 selected by the test address is connected to the switching terminal 520 of the switching circuit 19 as the test selection signal 18. With this configuration, if you want to test the ROM4, you can directly access the address of the ROM4 from the outside by writing the address of the ROM4 and the test selection signal 18 to the test data launch B15. can be specified. Also, ROM which is the output of ROM4
The output signal 9 can be directly read externally by enabling the output device B17 selected by the test address. Save the above work to ROM4
Complete data can be confirmed by checking all addresses.
この発明は、以上説明したようにテスト用アドレスを設
けたテスト回路を追加した簡単な回路構成で半導体集積
回路装置内に搭載されたＲＯＭに対して簡単にテストが
行えるという効果がある。The present invention has the effect that a ROM mounted in a semiconductor integrated circuit device can be easily tested using a simple circuit configuration in which a test circuit provided with test addresses is added as described above.
第１図は本発明の構成図、第２図は従来の構成図、第３
図は本発明のテスト部分の詳細図である。
１・・・内部制御手段
２・・・外部インタフェース
３・・・ロジック回路
４・・・ＲＯＭ
５・・・アドレス信号
６・・・データバス信号
７・・・リードライト信号
８・・・ＲＯＭアドレス信号
９・・・ＲＯＭ出力信号
１０・・・ロジック回路出力信号
１１・・・外部インタフェース出力信号１２・・・テス
ト入力信号
１３・・・テスト読み出し信号
■４・・・データラノチＡ
１５・・・データラノチＢ
１６・・・出力装置Ａ
１７・・・出力装置Ｂ
１Ｂ・・・テスト選択信号
１９・・・切換回路
２０・・・切換端子Ｓ
２１・・・テスト回路
以上Figure 1 is a configuration diagram of the present invention, Figure 2 is a conventional configuration diagram, and Figure 3 is a configuration diagram of the present invention.
The figure is a detailed view of the test portion of the invention. 1... Internal control means 2... External interface 3... Logic circuit 4... ROM 5... Address signal 6... Data bus signal 7... Read/write signal 8... ROM address Signal 9...ROM output signal 10...Logic circuit output signal 11...External interface output signal 12...Test input signal 13...Test read signal ■4...Data Lanochi A 15...Data Lanochi B 16... Output device A 17... Output device B 1B... Test selection signal 19... Switching circuit 20... Switching terminal S 21... Test circuit or higher
Claims (2)
ドレス信号、データバス信号、リードライト信号を外部
インタフェースとして構成された内部回路制御手段にお
いて、前記外部インタフェースの構成要素であるアドレ
ス信号、データバス信号、リードライト信号に直接接続
されていない読み出し専用メモリ（以下ＲＯＭ）にこの
ＲＯＭをテストするために前記ＣＰＵよりテスト用の命
令を前記外部インタフェースに与えることにより前記Ｒ
ＯＭのアドレスを自由に設定でき、又、この命令によっ
て設定された前記ＲＯＭのアドレスのデータを読み出す
ことが可能なテスト回路を追加した半導体集積回路装置
。(1) In an internal circuit control means configured with address signals, data bus signals, and read/write signals controlled by a central processing unit (hereinafter referred to as CPU) as external interfaces, the address signals and data bus signals that are the components of the external interface In order to test the read-only memory (hereinafter referred to as ROM) that is not directly connected to the read/write signal and the read/write signal, the CPU provides the external interface with a test instruction.
A semiconductor integrated circuit device further includes a test circuit that can freely set an OM address and read data at the ROM address set by this command.
外部インタフェースに接続されるロジック回路とこのロ
ジック回路に接続される前記ＲＯＭとの間に構成するこ
とを特徴とする請求項１記載の半導体集積回路装置。(2) The semiconductor integrated circuit according to claim 1, wherein the test circuit is configured between an external interface, a logic circuit connected to the external interface, and the ROM connected to the logic circuit. Device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1207239A JPH0370055A (en) | 1989-08-09 | 1989-08-09 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1207239A JPH0370055A (en) | 1989-08-09 | 1989-08-09 | Semiconductor integrated circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0370055A true JPH0370055A (en) | 1991-03-26 |
Family
ID=16536527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1207239A Pending JPH0370055A (en) | 1989-08-09 | 1989-08-09 | Semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0370055A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422490B1 (en) * | 2000-09-29 | 2004-03-11 | 미쓰비시덴키 가부시키가이샤 | Simply interfaced semiconductor integrated circuit device including logic circuitry and embedded memory circuitry |
| KR200447437Y1 (en) * | 2009-06-26 | 2010-01-25 | 박경분 | The massage bed |
-
1989
- 1989-08-09 JP JP1207239A patent/JPH0370055A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422490B1 (en) * | 2000-09-29 | 2004-03-11 | 미쓰비시덴키 가부시키가이샤 | Simply interfaced semiconductor integrated circuit device including logic circuitry and embedded memory circuitry |
| KR200447437Y1 (en) * | 2009-06-26 | 2010-01-25 | 박경분 | The massage bed |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100319733B1 (en) | Non-volatile semiconductor memory ic and method of burn-in test of the same | |
| JPH0146946B2 (en) | ||
| JPH0342732A (en) | Semiconductor integrated circuit | |
| KR950009691B1 (en) | Test control circuit of data processing apparatus | |
| JPH0370055A (en) | Semiconductor integrated circuit device | |
| JPH11282709A (en) | In-circuit emulator | |
| JPS646489B2 (en) | ||
| JPS62224836A (en) | Semiconductor integrated circuit device | |
| KR100410986B1 (en) | Method for access controlling of digital sigrnal processor external memory | |
| JPH0514359B2 (en) | ||
| JP2877505B2 (en) | LSI mounting board and data processing device | |
| JPH01239485A (en) | Large-scale integrated circuit | |
| JPH064480Y2 (en) | Semiconductor memory device | |
| JPS63129595A (en) | Ram circuit | |
| JPH02276090A (en) | Semiconductor memory integrated circuit | |
| JPH05101699A (en) | Memory device | |
| JP2000020340A (en) | Microcomputer and its testing method | |
| JPS59167766A (en) | Memory access system | |
| JPH05303897A (en) | Semiconductor device | |
| JPH0574187A (en) | Semiconductor device | |
| JPS6091454A (en) | Integrated circuit | |
| JPH03240854A (en) | Microcomputer | |
| JPH11149391A (en) | Semiconductor integrated circuit | |
| JPS61204746A (en) | Semiconductor device | |
| JPH0543142B2 (en) |