JPH0370014A - Reset control system - Google Patents
Reset control systemInfo
- Publication number
- JPH0370014A JPH0370014A JP1206003A JP20600389A JPH0370014A JP H0370014 A JPH0370014 A JP H0370014A JP 1206003 A JP1206003 A JP 1206003A JP 20600389 A JP20600389 A JP 20600389A JP H0370014 A JPH0370014 A JP H0370014A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- control device
- instruction signal
- controller
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 13
- 208000033748 Device issues Diseases 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔概要〕
例えば、中央処理装置から制御装置にリセット信号が入
力した時に使用されるリセット制御方式制御装置が送出
したリセット指示信号で該制御装置全体がリセットされ
ない様にすることを目的とし、
制御装置または他装置からのリセット指示信号が入力し
た中央処理装置が該制御装置にリセット信号を送出して
リセットする際、該制御装置に、該制御装置から送出し
たリセット指示信号を記憶する記憶部分を設け、該中央
処理装置からのリセット信号が入力した時、該制御装置
は該入力したリセット信号と該記憶部分に記憶されたリ
セット指示信号とを比較し、不一致の時に該制御装置の
リセットを行わない様に構成する。[Detailed Description of the Invention] [Summary] For example, a reset control method used when a reset signal is input from a central processing unit to a control device. Prevents the entire control device from being reset by a reset instruction signal sent by the control device. With the purpose of When a reset signal is input from the central processing unit, the control device compares the input reset signal with the reset instruction signal stored in the storage unit, and when they do not match, the controller Configure the controller so that it does not reset.
本発明は1例えば中央処理装置から制御装置にリセット
信号が人力した時に使用されるリセット制御方式に関す
るものである。The present invention relates to a reset control method used when, for example, a reset signal is manually transmitted from a central processing unit to a control device.
オペレータが制御卓の2例えばリセット指示のキーを押
下し、押下したキーに対応するリセット指示信号を中央
処理装置に送出する。そして、この信号に対応する処理
を中央処理装置に行わせる際、制御卓から送出したリセ
ット指示信号で自分自身がリセットされない様にするこ
とが必要である。An operator presses, for example, a reset instruction key 2 on the control console, and sends a reset instruction signal corresponding to the pressed key to the central processing unit. When the central processing unit performs processing corresponding to this signal, it is necessary to prevent the central processing unit from being reset by the reset instruction signal sent from the control console.
第4図は制御装置と中央処理装置との接続図。 FIG. 4 is a connection diagram between the control device and the central processing unit.
第5図は従来例のブロック図、第6図は第5図の動作説
明図を示す、ここで、第5図は第4図中のコンソールイ
ンタフェース制御装置のブロック図を示す。FIG. 5 is a block diagram of the conventional example, and FIG. 6 is an explanatory diagram of the operation of FIG. 5. Here, FIG. 5 is a block diagram of the console interface control device in FIG. 4.
先ず、オペレータは第4図で図示しない制御卓を用いて
状態設定指示(例えば、現用/予備切替指示)をすると
、この指示は第5図に示すコンソールインタフェース制
御装置1の中の外部インクフェース回路12を介してマ
イクロプロセッサ(MPU) 13に加えられる。First, when the operator issues a status setting instruction (for example, a working/standby switching instruction) using a control console (not shown) in FIG. 4, this instruction is sent to the external ink face circuit in the console interface control device 1 shown in FIG. 12 to a microprocessor (MPU) 13.
マイクロプロセッサはROM 11に格納された処理手
順に従って指示を解釈し、レジスタ14の中の状態設定
レジスタ部分に対応する信号を送出する。The microprocessor interprets the instructions according to a procedure stored in ROM 11 and sends a corresponding signal to the status setting register portion of register 14.
そこで、レジスタ14から状態設定信号が第4図の中央
処理装置に入力し、中央処理装置はこれに対応する処理
を行う。Therefore, a state setting signal is input from the register 14 to the central processing unit shown in FIG. 4, and the central processing unit performs corresponding processing.
また、リセット指示なら、同様な手順で第6図(a)に
示す様に中央処理装置2にリセット指示信号が送られる
ので、この装置2はリセット回路21を介して対応する
部分にリセット信号を送出する。Furthermore, if a reset instruction is issued, a reset instruction signal is sent to the central processing unit 2 using the same procedure as shown in FIG. Send.
これにより、中央処理装置内の対応する部分およびコン
ソールインタフェース制御装置(以下。This allows the corresponding parts within the central processing unit and the console interface control unit (hereinafter referred to as:
制御装置と省略する)の中のマイクロプロセッサ13が
リセットされる(第6図0)参照)。The microprocessor 13 in the control unit (hereinafter referred to as the control unit) is reset (see FIG. 60).
尚、中央処理装置に接続されている他の装置がらのリセ
ット指示信号もリセット回路21を介して中央処理装置
に加えられるが、このリセット指示信号によってもこの
中央制御装置、制御装置がリセットされる。Note that reset instruction signals from other devices connected to the central processing unit are also applied to the central processing unit via the reset circuit 21, and this reset instruction signal also resets the central control unit and the control device. .
さて、制御装置は中央制御装置に対して状態設定、リセ
ット指示などを行うが、中央処理装置の一部として制御
装置が存在する場合には制御装置からのリセット指示信
号で制御装置自身もリセットされると云う問題がある。Now, the control device issues state settings and reset instructions to the central control device, but if the control device exists as part of the central processing device, the control device itself is also reset by a reset instruction signal from the control device. There is a problem.
ここで、状態設定はオンまたはオフになったらその状態
をそのまま維持しなければならないが。Here, once the state setting is turned on or off, it must remain that way.
制御装置がリセットされると設定状態が変化するのでシ
ステムが正常に動作しなくなる。If the control device is reset, the settings will change and the system will no longer operate properly.
本発明は制御装置が送出したリセット指示信号で該制御
装置自身がリセットされない樺にすることを目的とする
。The object of the present invention is to provide a system in which the control device itself is not reset by a reset instruction signal sent by the control device.
第1図は本発明の原理ブロック図を示す。 FIG. 1 shows a block diagram of the principle of the present invention.
図中、35は制御装置から送出したリセット指示信号を
記憶する記憶部分である。In the figure, numeral 35 is a storage portion that stores a reset instruction signal sent from the control device.
そして、中央処理装置からのリセット信号が入力した時
、該制御装置は該入力したリセット信号と該記憶部分に
記憶されたリセット指示信号とを比較し、不一致の時に
該制御装置をリセットし。When a reset signal is input from the central processing unit, the control device compares the input reset signal with the reset instruction signal stored in the storage section, and resets the control device when they do not match.
一致の時に該制御装置のリセットを行わない。When there is a match, the control device is not reset.
本発明は制御装置が送出するリセット指示信号を記憶す
る記憶部分を該制御装置に設ける。In the present invention, the control device is provided with a storage portion that stores the reset instruction signal sent by the control device.
そして、中央処理装置からリセット信号が制御装置に入
力した時、該記憶部分に記憶しているリセット指示信号
(m別符号を付けて置く)と入力したリセット信号とが
一致するか否かをコンピュータで判断する。When a reset signal is input from the central processing unit to the control device, the computer determines whether the reset instruction signal stored in the memory section (with a different code m) matches the input reset signal. Judge by.
判断結果が一致の時は記憶部分のリセット指示信号のみ
をリセットして(判断済みの為)、制御装置はリセット
しない、しかし、不一致の時は制御装置をリセットする
。When the judgment result is a match, only the reset instruction signal in the storage part is reset (because the judgment has already been made) and the control device is not reset. However, when there is a mismatch, the control device is reset.
即ち、制御装置が送出したリセット指示信号で該制御装
置自身がリセットされない。これによりシステムが正常
に動作する。That is, the control device itself is not reset by the reset instruction signal sent by the control device. This allows the system to work properly.
〔実施例〕
第2図は本発明の実施例のブロック図、第3図は第2図
の動作説明図を示す。ここで、 RAM 351は記憶
部分35の構成部分を示す。尚、以下、第3図を参照し
て第2図の動作を説明する。[Embodiment] FIG. 2 is a block diagram of an embodiment of the present invention, and FIG. 3 is an explanatory diagram of the operation of FIG. 2. Here, RAM 351 indicates a component of storage section 35. The operation shown in FIG. 2 will be explained below with reference to FIG. 3.
先ず、オペレータが図示しない制御卓を用いてリセット
指示を行う。この指示は第2図に示す制御装置3の中の
外部インタフェース回路32を介してマイクロプロセッ
サ(MPU) 33に加えられる。First, an operator issues a reset instruction using a control console (not shown). This instruction is applied to a microprocessor (MPU) 33 via an external interface circuit 32 in the control device 3 shown in FIG.
マイクロプロセッサはROM 31に格納された処理手
順に従って指示を解釈し、 RAM 351に送出する
リセット指示信号を識別符号を付加して書き込むと共に
、レジスタ34の中のリセット指示レジスタ部分に対応
する信号を送出する。そこで、レジスタ34からリセッ
ト指示信号が図示しない中央処理装置に送出される(第
3図(a)−の、■参照)。The microprocessor interprets the instruction according to the processing procedure stored in the ROM 31, writes a reset instruction signal to be sent to the RAM 351 with an identification code added, and sends a signal corresponding to the reset instruction register part in the register 34. do. Therefore, a reset instruction signal is sent from the register 34 to a central processing unit (not shown) (see (2) in FIG. 3(a)).
中央処理装置はリセット指示信号が入力すると制御装置
に対してリセット信号を送出するので。The central processing unit sends a reset signal to the control device when the reset instruction signal is input.
制御装置内のマイクロプロセッサ33はRAM 351
から記憶しているリセット指示信号を読み出して。The microprocessor 33 in the control device is a RAM 351
Read out the stored reset instruction signal from .
入力したリセット指示信号と比較する。Compare with the input reset instruction signal.
この時、入力したリセット信号が制御装置自身が送出し
たリセット指示信号が戻ってきたことが判れば、 RA
M 351に書き込まれたリセット指示信号をリセット
して制御装置自体はリセットしない(第3図(b)−の
、■、■参照)。At this time, if it is determined that the input reset signal is the reset instruction signal sent by the control device itself, the RA
The reset instruction signal written in M 351 is reset, but the control device itself is not reset (see (1) and (2) in FIG. 3(b)).
しかし、入力したリセット信号が制御装置自身のリセッ
ト指示によらない時は制御装置全体をリセットする(第
3図中)−■参照)。However, if the input reset signal does not correspond to the reset instruction from the control device itself, the entire control device is reset (see Figure 3 - 2).
これにより、制御装置が送出したリセット指示信号で該
制御装置自身がリセットされない。As a result, the control device itself is not reset by the reset instruction signal sent by the control device.
以上詳細に説明した様に本発明によれば制御装置が送出
したリセット指示信号で該制御装置自身がリセットされ
ないと云う効果がある。As described above in detail, the present invention has the advantage that the control device itself is not reset by the reset instruction signal sent by the control device.
第1図は本発明の原理ブロック図、
第2図は本発明の実施例のブロック図、第3図は第2図
の動作説明図、
第4図は制御装置と中央処理装置との接続図、第5図は
従来例のブロック図、
第6図は第5図の動作説明図を示す。
図において、
2は中央処理装置、
3は制御装置、
35は記憶部分を示す。
本発明ど7) rIfi理フロ1り間
第 1 回
本発明の突拌倒のフロ、7図
躬 2− 図
爲 3 図
阜゛制御洟!Lと中央丸1里装置ごの捧珪図第
斗
図
従来伊1のプロ・・り図
第
図Fig. 1 is a block diagram of the principle of the present invention, Fig. 2 is a block diagram of an embodiment of the invention, Fig. 3 is an explanatory diagram of the operation of Fig. 2, and Fig. 4 is a connection diagram between the control device and the central processing unit. , FIG. 5 is a block diagram of a conventional example, and FIG. 6 is an explanatory diagram of the operation of FIG. 5. In the figure, 2 is a central processing unit, 3 is a control unit, and 35 is a storage section. The present invention 7) rIfi flow 1 hour Part 1 The flow of the present invention, 7 Figures 2- Figure 3 Figure 3 Control! Dedicated map of L and Chuo Maru 1 Ri device. Conventional Italian 1 professional map.
Claims (1)
入力した中央処理装置(2)が該制御装置にリセット信
号を送出してリセットする際、 該制御装置に、該制御装置から送出したリセット指示信
号を記憶する記憶部分(35)を設け該中央処理装置(
2)からのリセット信号が入力した時、該制御装置(3
)は該入力したリセット信号と該記憶部分に記憶された
リセット指示信号とを比較し、 不一致の時に該制御装置をリセットし、一致の時に該制
御装置のリセットを行わないことを特徴とするリセット
制御方式。[Claims] When the central processing unit (2) to which a reset instruction signal from the control device (3) or another device is input sends a reset signal to the control device to reset the control device, the control device The central processing unit (35) is provided with a storage section (35) for storing a reset instruction signal sent from the device.
When the reset signal from the controller (2) is input, the controller (3)
) compares the inputted reset signal and the reset instruction signal stored in the storage section, resets the control device when they do not match, and does not reset the control device when they match. control method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1206003A JPH0370014A (en) | 1989-08-09 | 1989-08-09 | Reset control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1206003A JPH0370014A (en) | 1989-08-09 | 1989-08-09 | Reset control system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0370014A true JPH0370014A (en) | 1991-03-26 |
Family
ID=16516299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1206003A Pending JPH0370014A (en) | 1989-08-09 | 1989-08-09 | Reset control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0370014A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005000703A (en) * | 2004-09-30 | 2005-01-06 | Aruze Corp | Game machine |
-
1989
- 1989-08-09 JP JP1206003A patent/JPH0370014A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005000703A (en) * | 2004-09-30 | 2005-01-06 | Aruze Corp | Game machine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0370014A (en) | Reset control system | |
JPH03219333A (en) | Stand-by duplex system device | |
JP2538697B2 (en) | Information processing device | |
JP2564397B2 (en) | Redundant system data output device | |
JPS60160447A (en) | Programmable controller | |
JPH03252714A (en) | Computer terminal equipment with power source disconnection function | |
JPH0212531A (en) | Interruption control system for virtual computer | |
JPS6394341A (en) | External control system for duplicated electronic computer | |
JPH0318962Y2 (en) | ||
JPS617923A (en) | Printing system in terminal system | |
JPS62182960A (en) | Detecting device for connection of input/output control device | |
JPH11345226A (en) | Computer system | |
JPH01250162A (en) | Memory writing system | |
JPH0793748B2 (en) | Interlocking control system | |
JPH0216603A (en) | Sequence program editing system | |
JPH03259351A (en) | System monitoring method | |
JPS60169937A (en) | Data processing system | |
JPH01147761A (en) | Constitution switching control system for information processing system | |
JPS5930126A (en) | System switching system | |
JPH0671460A (en) | Controller for resistance welding machine | |
JPH02144750A (en) | Input/output device for unit record system | |
JPH05324495A (en) | Input/output monitor system | |
JPH02272667A (en) | Input/output signal processing system | |
JPH05257725A (en) | Error transmitter for cpu unit | |
JPS62195962A (en) | Initial program load system for remote station |