JPH0369204A - Gain control circuit - Google Patents
Gain control circuitInfo
- Publication number
- JPH0369204A JPH0369204A JP20591189A JP20591189A JPH0369204A JP H0369204 A JPH0369204 A JP H0369204A JP 20591189 A JP20591189 A JP 20591189A JP 20591189 A JP20591189 A JP 20591189A JP H0369204 A JPH0369204 A JP H0369204A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- value
- signal
- input signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はゲイン制御回路に関し、特にモデム信号等のデ
ジタルの入力信号に対するゲインの制御をデジタルフィ
ルタを用いずに行なうゲイン制御回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a gain control circuit, and more particularly to a gain control circuit that controls the gain of a digital input signal such as a modem signal without using a digital filter.
デジタル信号処理系においては、信号の振幅値（データ
〉やフィルタ係数が有限語長で表わされ、演算される。In digital signal processing systems, signal amplitude values (data) and filter coefficients are represented by finite word lengths and calculated.
この有限語長演算による誤差に対する考慮は信号処理を
行なっていく上で非常に重要なポイントである。Consideration of errors caused by this finite word length calculation is a very important point in signal processing.
限られたレジスタ長で、広いダイナミックレンジと高い
量子化精度を得るための一手段として、ゲイン制御回路
が考えられる。入力信号が一般電話回線のモデム信号な
どのように、振幅のレベルがほぼ一定の場合、ゲイン制
御回路は非常に有効となる。ここではリセット信号入力
後の所定の期間Ｔで信号の振幅を検出してゲインを制御
するゲイン検出回路について述べる。A gain control circuit can be considered as a means to obtain a wide dynamic range and high quantization accuracy with a limited register length. The gain control circuit is very effective when the input signal has a substantially constant amplitude level, such as a modem signal on a general telephone line. Here, a gain detection circuit that detects the amplitude of a signal during a predetermined period T after inputting a reset signal and controls the gain will be described.
このゲイン制御回路は、振幅レベルを検出して振幅レベ
ルが小さい信号に対しては、ゲインを与えて振幅レベル
を大きくするために設定する回路である。This gain control circuit is a circuit configured to detect the amplitude level and apply a gain to a signal having a small amplitude level to increase the amplitude level.
第５図に従来のゲイン制御回路の一例を示す。FIG. 5 shows an example of a conventional gain control circuit.
ＩＡはリセット信号ＲＥＳ入力から予め設定された期間
Ｔ、デジタルの入力信号ＩＮの絶対値と所定のレベルに
とを比較して入力信号ＩＮの絶対値が所定の値により大
きい時、制御信号Ｃ８を高レベルとして出力する振幅検
出回路、３は振幅検出回路ＩＡからの制御信号Ｃ８のレ
ベルに従って、入力信号に対するゲインを制御して出力
するゲイン変更回路である。The IA compares the absolute value of the digital input signal IN with a predetermined level for a preset period T after inputting the reset signal RES, and when the absolute value of the input signal IN is greater than the predetermined value, the control signal C8 is output. The amplitude detection circuit 3 outputs a high level signal, and the reference numeral 3 denotes a gain change circuit that controls the gain of the input signal and outputs it according to the level of the control signal C8 from the amplitude detection circuit IA.
以下、この回路の動作について説明する。The operation of this circuit will be explained below.
リセット信号ＲＥＳ入力からの所定の期間Ｔ、振幅検出
回路ＩＡは入力信号ＩＮと絶対値と所定の値にとを比較
する。During a predetermined period T from the input of the reset signal RES, the amplitude detection circuit IA compares the absolute value of the input signal IN with a predetermined value.
制御信号Ｃ８はリセット信号ＲＥＳ入力により低レベル
に初期化され、入力信号ＩＮの絶対値が所定の値により
大きい時、制御信号ＣＳを高レベルとして出力する。The control signal C8 is initialized to a low level by inputting a reset signal RES, and when the absolute value of the input signal IN is greater than a predetermined value, the control signal CS is output as a high level.
制御信号Ｃ８は一度高レベルとなると次のりセット信号
ＲＥＳが入力されるまで低レベルとはならない。よって
、制御信号Ｃ３は期間Ｔの間、入力信号ＩＮの絶対値が
所定の値により一度でも大きくなれば高レベルとなる。Once the control signal C8 goes high, it does not go low until the next reset signal RES is input. Therefore, the control signal C3 becomes high level during the period T if the absolute value of the input signal IN becomes larger than a predetermined value even once.
入力信号ＩＮに対しゲイン変更回路３は期間Ｔの最後に
、制御信号Ｃ８が低レベルならば高いゲインのまま変更
せずに出力し、高レベルならば低いゲインを与えて出力
する。At the end of the period T, the gain changing circuit 3 outputs the input signal IN with a high gain unchanged if the control signal C8 is at a low level, and outputs it with a low gain if the control signal C8 is at a high level.
上述した従来のゲイン制御回路は、所定の期間Ｔにおい
て、入力信号ＩＮの絶対値が所定の値により大きい回数
が１回でもあればゲインを低くする構成となっているの
で、第６図に示すように、入力信号ＩＮは一般電話回線
から受信したモデム信号であるため自然現象等からくる
ノイズが非常に乗りやすく、本来の信号の振幅は所定の
値により小さいが、ノイズが値により大きいため、ノイ
ズが入力された時点で制御信号Ｃ８が高レベルに変化し
、このノイズの影響で入力信号ＩＮの絶対値が値により
大きいと判断されて低いゲインが選択され、本当の入力
信号ＩＮの振幅値に合った正しいゲインの選択ができな
いという問題点がある。The conventional gain control circuit described above is configured to lower the gain if the absolute value of the input signal IN is greater than a predetermined value even once during a predetermined period T, as shown in FIG. As the input signal IN is a modem signal received from a general telephone line, it is very susceptible to noise caused by natural phenomena, etc. The amplitude of the original signal is smaller than the predetermined value, but the noise is larger depending on the value. When the noise is input, the control signal C8 changes to a high level, and it is determined that the absolute value of the input signal IN is larger than the value due to the influence of this noise, so a low gain is selected, and the true amplitude value of the input signal IN is determined. There is a problem in that it is not possible to select the correct gain that suits the situation.
本発明の目的は、ノイズの影響を除去し、正しいゲイン
を選択することができるゲイン制御回路を提供すること
にある。An object of the present invention is to provide a gain control circuit that can remove the influence of noise and select the correct gain.
本発明のゲイン制御回路は、リセット信号によりカウン
ト値を初期化し、前記リセット信号入力後の所定の期間
にディジタルの入力信号の振幅値が予め設定された振幅
値を越えた回数をカウントして出力する振幅検出回路と
、この振幅検出回路から出力されるカウント値が予め設
定された値を越えたとき第１のレベルをとり越えないと
き第２のレベルをとる制御信号を出力する識別回路と、
前記制御信号のレベルに応じて前記入力信号に対するゲ
インを制御するゲイン変更回路とを有している。The gain control circuit of the present invention initializes a count value by a reset signal, counts and outputs the number of times the amplitude value of a digital input signal exceeds a preset amplitude value during a predetermined period after inputting the reset signal. an amplitude detection circuit that outputs a control signal that takes a second level when the count value output from the amplitude detection circuit exceeds a preset value and does not exceed a first level;
and a gain changing circuit that controls the gain for the input signal according to the level of the control signal.
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明の第１の実施例を示すブロック図である
。FIG. 1 is a block diagram showing a first embodiment of the present invention.
この実施例は、リセット信号ＲＥＳによりカウント値を
初期化し、リセット信号ＲＥＳ入力後の所定の期間Ｔに
ディジタルの入力信号ＩＮの振幅値が予め設定された振
幅値Ｋを越えた回数をカウントして出力（ＣＶ）する振
幅検出回路ｌと、この振幅検出回路１から出力されるカ
ウント値ｃＶが予め設定された値Ｎを越えたとき高レベ
ルをとり越えないとき低レベルをとりがつりセット信号
ＲＥＳにより低レベルとなる制御信号Ｃ８を出力する識
別回路２と、制御信号Ｃ８のレベルに応じて入力信号Ｉ
Ｎに対するゲインを制御するゲイン変更回路３とを有す
る構成となっている。In this embodiment, a count value is initialized by a reset signal RES, and the number of times the amplitude value of the digital input signal IN exceeds a preset amplitude value K during a predetermined period T after inputting the reset signal RES is counted. An amplitude detection circuit 1 that outputs (CV) and a set signal RES that sets a low level when the count value cV output from the amplitude detection circuit 1 exceeds a preset value N and does not exceed a high level. The identification circuit 2 outputs the control signal C8 which becomes a low level depending on the level of the control signal C8, and the input signal I
The configuration includes a gain change circuit 3 that controls the gain for N.
次に、この実施例の動作について説明する。Next, the operation of this embodiment will be explained.
第２図はこの実施例の振幅検出回路１の動作を説明する
ためのフローチャート、第３図はこの実施例の動作を説
明するための各部信号のタイミング図である。FIG. 2 is a flowchart for explaining the operation of the amplitude detection circuit 1 of this embodiment, and FIG. 3 is a timing chart of signals of each part for explaining the operation of this embodiment.
リセット信号ＲＥＳを入力してカウント値ＣＶを初期化
した振幅検出回路１は、リセット信号ＲＥＳ入力から期
間Ｔの間入力信号ＩＮを入力し、入力信号ＩＮの絶対値
とある所定のレベルにとを比較して、入力信号ＩＮの絶
対値の方が大きい時だけカウント値ＣＶを＋１とする。The amplitude detection circuit 1, which has initialized the count value CV by inputting the reset signal RES, inputs the input signal IN for a period T from the input of the reset signal RES, and adjusts the absolute value of the input signal IN to a certain predetermined level. By comparison, the count value CV is set to +1 only when the absolute value of the input signal IN is larger.
期間Ｔの最後にカウント値ＣＶを出力する。At the end of period T, count value CV is output.
リセット信号ＲＥＳを入力して制御信号Ｃ３を低レベル
とし、振幅検出回路１からのカウント値Ｃ■を入力した
識別回路２は、カウント値Ｎとを比較し、カウント値Ｃ
Ｖの方が大きい時、制御信号Ｃ８を高レベルとして出力
し、カウント値ＣＶの方が小さい時、制御信号Ｃ８を低
レベルとして出力する。The identification circuit 2 inputs the reset signal RES to set the control signal C3 to a low level, and inputs the count value C from the amplitude detection circuit 1, compares it with the count value N and determines the count value C.
When V is larger, the control signal C8 is output as a high level, and when the count value CV is smaller, the control signal C8 is output as a low level.
入力信号ＩＮと制御信号ＣＳとを人とするゲイン変更回
路３は、制御信号Ｃ８が高レベルならば入力信号ＩＮに
対し低いゲインを与えて出力し、低レベルならば高いゲ
インを与えて出力する。The gain changing circuit 3 which receives the input signal IN and the control signal CS outputs a low gain to the input signal IN if the control signal C8 is high level, and outputs a high gain to the input signal IN if the control signal C8 is low level. .
所定の値Ｋを越えない入力信号ＩＮに値Ｋを越えるノイ
ズが乗った場合、カウント値ＣＶはノイズにより例えば
３″となる。When noise exceeding a value K is added to the input signal IN which does not exceed a predetermined value K, the count value CV becomes, for example, 3'' due to the noise.
予め設定された値Ｎを“５″とすると、カウント値（＝
３）＜Ｎ （−５）となり、制御信号ＣＳは低レベルの
ままとなり、ゲイン変更回路３は入力信号ＩＮに対し、
ゲインを変更せず高いゲインを与えて出力する。すなわ
ち、ノイズに影響されることなく正しいゲインを選択し
て出力する。If the preset value N is “5”, the count value (=
3)<N (-5), the control signal CS remains at a low level, and the gain change circuit 3
Output with high gain without changing the gain. In other words, the correct gain is selected and output without being affected by noise.
第４図は本発明の第２の実施例の振幅検出回路の回路図
である。FIG. 4 is a circuit diagram of an amplitude detection circuit according to a second embodiment of the present invention.
第１の実施例では、振幅検出回路２において入力信号Ｉ
Ｎの絶対値と所定の値にとを比較して入力信号と所定の
値にとの大小関係を検出しているため、大小関係を検出
するためには減算器などの演算素子が必要となる。In the first embodiment, in the amplitude detection circuit 2, the input signal I
Since the magnitude relationship between the input signal and the predetermined value is detected by comparing the absolute value of N with a predetermined value, an arithmetic element such as a subtractor is required to detect the magnitude relationship. .
第２の実施例では、入力信号ＩＮを７ビツトの２の補数
（正の最大値０１１１１１１、負の最大値１０００００
０）とし表現し、これらを７ビツトの入力レジスタ１１
に入力し、これらビットで大小関係を検出する方法をと
る。In the second embodiment, the input signal IN is converted into a 7-bit two's complement number (maximum positive value 0111111, maximum negative value 100000).
0), and these are expressed as a 7-bit input register 11.
, and detect the magnitude relationship using these bits.
次に、この回路の動作について説明する。Next, the operation of this circuit will be explained.
リセット信号ＲＥＳ入力後の期間Ｔに、入力信号ＩＮの
上位３ビツト（サインビットＳを含む）について“○ｏ
ｏ ”あるいは°″１１１ ”以外の時、カウント１
５の値（ＣＶ）を＋１とする。期間Ｔの最後に、カウン
ト値Ｃ■は出力される。During the period T after inputting the reset signal RES, the upper 3 bits (including the sign bit S) of the input signal IN are set to “○o”.
o ”or °”111”, count 1
Let the value (CV) of 5 be +1. At the end of period T, count value C■ is output.
こうすることにより、第１の実施例と同じ様の結果が得
られる。By doing so, results similar to those of the first embodiment can be obtained.
このように、第２の実施例では、振幅の大小関係の検出
を入力信号ＩＮのビットで検出するため、第４図に示し
たようにＡＮＤＮＯゲート。In this manner, in the second embodiment, in order to detect the magnitude relationship of the amplitude using the bits of the input signal IN, an ANDNO gate is used as shown in FIG.
１３、ＮＯＲゲート１４及びカウンタ１５で実現でき、
回路構成が簡単にできるという利点がある。13. Can be realized with NOR gate 14 and counter 15,
It has the advantage that the circuit configuration can be easily made.
以上説明したように本発明は、所定の期間Ｔにおいて入
力信号の振幅値があるレベル以上である回数をカウント
し、このカウンタ値と所定の値との大小関係に従ってゲ
インを選択する構成とすることにより、突発的なノイズ
等の影響を除くことができ、ノイズの影響を受けないで
適切なゲインを選択することができるという効果がある
。As explained above, the present invention is configured to count the number of times the amplitude value of an input signal is equal to or higher than a certain level during a predetermined period T, and select a gain according to the magnitude relationship between this counter value and a predetermined value. This has the effect of being able to remove the effects of sudden noise, etc., and selecting an appropriate gain without being affected by noise.
第１図は本発明の第１の実施例を示すブロック図、第２
図及び第３図はそれぞれ第１図に示された実施例の動作
を説明するための振幅検出回路のフローチャート及び各
部信号のタイミング図、第４図は本発明の第２の実施例
の振幅検出回路の回路図、第５図及び第６図はそれぞれ
従来のゲイン制御回路の一例のブロック図及び各部信号
のタイミング図である。
１、ｌＡ・・・振幅検出回路、２・・・識別回路、３・
・・ゲイン変更回路、１１・・・入力レジスタ、１２゜
１３・・・ＡＮＤＮ−ト、１４・・・ＮＯＲゲート、１
５・・・カウンタ、Ｓ１〜Ｓ６・・・ステップ。FIG. 1 is a block diagram showing a first embodiment of the present invention;
3 and 3 are a flowchart of the amplitude detection circuit and a timing chart of each part signal for explaining the operation of the embodiment shown in FIG. 1, respectively, and FIG. 4 is an amplitude detection circuit of the second embodiment of the present invention. The circuit diagrams of FIGS. 5 and 6 are a block diagram of an example of a conventional gain control circuit and a timing chart of signals of each part, respectively. 1. lA... amplitude detection circuit, 2... identification circuit, 3.
...Gain change circuit, 11...Input register, 12゜13...ANDN-to, 14...NOR gate, 1
5...Counter, S1-S6...Step.
Claims (1)
ト信号入力後の所定の期間にディジタルの入力信号の振
幅値が予め設定された振幅値を越えた回数をカウントし
て出力する振幅検出回路と、この振幅検出回路から出力
されるカウント値が予め設定された値を越えたとき第１
のレベルをとり越えないとき第２のレベルをとる制御信
号を出力する識別回路と、前記制御信号のレベルに応じ
て前記入力信号に対するゲインを制御するゲイン変更回
路とを有することを特徴とするゲイン制御回路。an amplitude detection circuit that initializes a count value by a reset signal, counts and outputs the number of times the amplitude value of a digital input signal exceeds a preset amplitude value during a predetermined period after inputting the reset signal; When the count value output from the detection circuit exceeds a preset value, the first
A gain characterized in that it has an identification circuit that outputs a control signal that takes a second level when the level of the control signal is not exceeded, and a gain change circuit that controls the gain for the input signal according to the level of the control signal. control circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20591189A JPH0369204A (en) | 1989-08-08 | 1989-08-08 | Gain control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20591189A JPH0369204A (en) | 1989-08-08 | 1989-08-08 | Gain control circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0369204A true JPH0369204A (en) | 1991-03-25 |
Family
ID=16514795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20591189A Pending JPH0369204A (en) | 1989-08-08 | 1989-08-08 | Gain control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0369204A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05191182A (en) * | 1992-01-14 | 1993-07-30 | Anritsu Corp | Automatic gain controller |
| JP2008011673A (en) * | 2006-06-30 | 2008-01-17 | Yazaki Corp | Stepper motor and stepper motor apparatus |
-
1989
- 1989-08-08 JP JP20591189A patent/JPH0369204A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05191182A (en) * | 1992-01-14 | 1993-07-30 | Anritsu Corp | Automatic gain controller |
| JP2008011673A (en) * | 2006-06-30 | 2008-01-17 | Yazaki Corp | Stepper motor and stepper motor apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0369204A (en) | Gain control circuit | |
| US5640418A (en) | Equalizer, reception system having an equalizer, data conversion method and apparatus thereof | |
| JPH0442061A (en) | Method and apparatus for detecting signal level | |
| JPS60142735A (en) | Overflow detecting and correcting circuit | |
| JPH0371018A (en) | Signal processor | |
| EP0512480A2 (en) | Offset reducer | |
| JP2630091B2 (en) | Alarm hold circuit | |
| JPS639075A (en) | Binary data detecting circuit | |
| KR0152343B1 (en) | Arithmatic correction circuit of digital transform coder | |
| JPH02195745A (en) | Serious line error rate detection circuit | |
| CN115202193A (en) | Digital integrator amplitude limiting reset implementation method and device | |
| JPH0212427A (en) | Minimum value detecting circuit for television signal | |
| JPS63246908A (en) | Digital control type agc circuit | |
| JPH039610A (en) | Automatic equalizer | |
| JPS63175900A (en) | Adpcm voice detector | |
| JPS63185224A (en) | Input level displaying circuit | |
| JPH0393313A (en) | Level correction circuit | |
| JPH0822023B2 (en) | Recursive noise reduction device | |
| JPH0156575B2 (en) | ||
| JPS62116013A (en) | Pulse separation detecting circuit | |
| JPS6393224A (en) | N-bit binary counter | |
| JPH03181817A (en) | Counter apparatus | |
| JPH031622A (en) | Digital voice processor | |
| JPS61158232A (en) | Sequential preamble signal detecting circuit | |
| JPH05243923A (en) | Noise elimination circuit |