JPH0367340A - Simulator - Google Patents

Abstract

PURPOSE:To simulate even an input/output process by replacing the input/output process included in a target program with an input/output process to be carried out to an input/output device and transfers the control right to carry out a due process. CONSTITUTION:A simulator program 1b replaces an input/output process included in a target program 1a with an input/output process which is carried out to the input/output devices 51 - 5n. Then a supervisor call instruction is carried out and a service request is given to an operating system OS 1c for an input/ output process. Thus an internal interruption is produced and the control right is shifted to the OS 1c. Then a process is carried out in a relevant input/output routine. The result of this process is written into a software interface and the control right is returned to the program 1b. Then the program 1b writes the result of process into an address and simulates all processes including the input/output process via a CPU 2.

Description

【発明の詳細な説明】 ［概要］ ターゲットコンピュータのプログラムをホストコンピュ
ータ上で模擬実行するシミュレータに関し、 ターゲットプログラム中の入出力処理をもシミュレート
できるようにすることを目的とし、オペレーティングシ
ステム、ターゲットプログラム及び該ターゲットプログ
ラムを解釈実行するためのシミュレータプログラムがロ
ードされた主記憶装置と、バスを介して該主記憶装置に
接続さし、該オペレーティングシステムの下で該シミュ
レータプログラムを実行するＣＰＵと、バスを介して該
ＣＰＵに接続された入出力インタフェースと、該入出力
インタフェースに接続され、該ｃＰＵの実行により該入
出力インタフェースを介して制御される入出力装置とを
備えたシミュレータにおいて、該シミコレ−タブログラ
ムは、該ターゲットプログラムに含まれる入出力処理を
該入出力装置に対する入出力処理に置き換え、スーパバ
イザコールを行なって該オペレーティングシステムに制
御権を移し該入出力処理を実行させるように構成する。[Detailed Description of the Invention] [Summary] Regarding a simulator that simulates execution of a target computer program on a host computer, the purpose is to simulate input/output processing in the target program. a main storage device loaded with a simulator program for interpreting and executing the target program; a CPU connected to the main storage device via a bus and executing the simulator program under the operating system; In the simulator, the simulator includes an input/output interface connected to the CPU via a cPU, and an input/output device connected to the input/output interface and controlled via the input/output interface by execution of the cPU. The tab program is configured to replace input/output processing included in the target program with input/output processing for the input/output device, make a supervisor call, transfer control to the operating system, and execute the input/output processing.

［産業上の利用分野］ 本発明は、ターゲットコンピュータのプログラムをホス
トコンピュータ上で模擬実行するシミュレータに関する
。[Industrial Application Field] The present invention relates to a simulator that simulates execution of a target computer program on a host computer.

［従来の技術］ この種のシミュレータは、マイクロコンピュータのプロ
グラム開発を支援するために用いられてイル。一般に、
マイクロコンピュータのプログラム開発は、ホストコン
ピュータ上でソースプログラムの作成からオブジェクト
プログラムの生成まで行なった後、実際のハードウェア
（ターゲットマシン）を使用してデバッグを行なうとい
う過程を経る。ターゲットマシンの入出力装置が開発中
の場合には、この入出力装置のハードウェアシミュレー
タを用いてデバッグを行なうことが提案されている（特
開昭５９−９０１２６号公報）しかし、マイクロプロセ
ッサやＣＰＵボード等が開発中である場合には、このデ
バッグを行なうことができず、したがって、ソフトウェ
ア開発とハードウェア開発とを同時並行して行なうこと
ができず、全体の開発期間が長くなる。[Prior Art] This type of simulator is used to support microcomputer program development. in general,
Microcomputer program development involves the process of creating a source program and generating an object program on a host computer, followed by debugging using actual hardware (target machine). When the input/output device of a target machine is under development, it has been proposed to debug using a hardware simulator for this input/output device (Japanese Patent Application Laid-Open No. 59-90126). When a board or the like is under development, this debugging cannot be performed, and therefore software development and hardware development cannot be carried out simultaneously, which lengthens the overall development period.

そこで従来では、プログラム中の入出力命令を、何もし
ないＮＯＰ命令で置き換えたり、無条件分岐命令を付加
して入出力命令を飛ばすことにより対処していた。また
は、入出力命令の直前にブレークポイントを設定してこ
の位置でプログラムの実行を強制的に停止させ、キーボ
ードを操作して、入出力命令を実行したら変化するであ
ろうレジスタまたはメモリに適当な値を書き込んだ後、
入出力命令を飛ばして再実行させるという操作を何回も
行なっていた。Conventionally, this problem has been dealt with by replacing the input/output instructions in the program with NOP instructions that do nothing, or by adding an unconditional branch instruction to skip the input/output instructions. Alternatively, you can set a breakpoint just before the I/O instruction to forcibly stop program execution at this location, and then use the keyboard to write appropriate registers or memory that will change after the I/O instruction is executed. After writing the value,
I had to skip input/output commands and re-execute them many times.

［発明が解決しようとする課題］ しかし、入出力命令を全く無視すればハードウェアデバ
ッグが全く行なわれず、また、ブレークポイント設定法
は、煩雑であるとともに、入出力の結果のみを用いるの
でハードウェアデバッグとしては不充分である。[Problems to be solved by the invention] However, if input/output instructions are completely ignored, hardware debugging will not be performed at all, and the breakpoint setting method is complicated and uses only input/output results, so hardware This is insufficient for debugging.

本発明の目的は、このような問題点に鑑み、ターゲット
プログラム中の入出力処理をもシミュレートすることが
できるシミュレータを提供することにある。SUMMARY OF THE INVENTION In view of these problems, an object of the present invention is to provide a simulator that can also simulate input/output processing in a target program.

［課題を解決するための手段］ 第１図は本発明の原理構成を示す。[Means to solve the problem] FIG. 1 shows the basic configuration of the present invention.

図中、１は主記憶装置であり、オペレーティングシステ
ム（Ｏ３）ｌｃ、ターゲットプログラム１ａ及び該ター
ゲットプログラム１ａを解釈実行するためのシミュレー
タプログラムＩｂがロードされている。In the figure, 1 is a main storage device, in which an operating system (O3) lc, a target program 1a, and a simulator program Ib for interpreting and executing the target program 1a are loaded.

２はＣＰＵであり、バス４を介して主記憶装置１に接続
され、オペレーティングシステム１ｃの下でシミュレー
タプログラム１ｂを実行する。A CPU 2 is connected to the main storage device 1 via a bus 4, and executes a simulator program 1b under an operating system 1c.

３は入出力インタフェースであり、バス４を介してＣＰ
Ｕ２に接続されている。3 is an input/output interface, which connects the CP via bus 4.
Connected to U2.

５、〜５７は入出力装置であり、入出力インタフェース
３に接続され、ＣＰＵ２の実行により入出力インタフェ
ース３を介して制御される。5 and 57 are input/output devices, which are connected to the input/output interface 3 and controlled via the input/output interface 3 by execution of the CPU 2.

シミュレータプログラム１ｂは、ターゲットプログラム
１ａに含まれる入出力処理を入出力装置５、〜５ｆｉに
対する入出力処理に置き換え、スーパバイザコールを行
なってオペレーティングシステム１ｃに制御権を移し該
入出力処理を実行させる。The simulator program 1b replaces the input/output processing included in the target program 1a with input/output processing for the input/output devices 5, to 5fi, makes a supervisor call, transfers control to the operating system 1c, and causes the operating system 1c to execute the input/output processing.

［作用］ ターゲットコンピュータ（マイクロコンピュータ）のＯ
８はホストコンピュータの０３１ｃよりも構成が簡単で
あり、両者は異なる。しかし、ＯＳの入出カル−チンは
両者で類似している。したがって、上記の如く構成すれ
ば、ターゲットプログラム中の入出力処理をもシミュレ
ートすることができ、マイクロプロセッサやＣＰＵボー
ド等が開発中であっても、ソフトウェア開発とハードウ
ェア開発とを同時並行して行なうことが可能となる。[Function] O of target computer (microcomputer)
8 has a simpler configuration than the host computer 031c, and the two are different. However, the input/output curtains of the OS are similar for both. Therefore, with the above configuration, it is possible to simulate the input/output processing in the target program, and even if the microprocessor, CPU board, etc. are under development, software development and hardware development can be done in parallel. It becomes possible to do so.

［実施例］ 以下、図面に基づいて本発明の一実施例を説明する。[Example] Hereinafter, one embodiment of the present invention will be described based on the drawings.

第３図はシミュレータのハードウェア構成を示す。FIG. 3 shows the hardware configuration of the simulator.

１０は主記憶装置であり、不図示のマイクロコンピュー
タを用いたターゲットマシン用のプログラム１１、この
ターゲットプログラム１１を１命令づつ解釈し模擬実行
するためのシミュレータプログラム１２及びオペレーテ
ィングシステム（Ｏ３）１３がロードされている。また
、主記憶装置１０には、ターゲットプログラム１１とシ
ミュレータプログラム１２との共通利用データ領域であ
るソフトインタフェース１４及びシミュレータプログラ
ム１２と０５１３の共通利用データ領域であるソフトイ
ンタフェース１５が確保されている。10 is a main storage device, in which a program 11 for a target machine using a microcomputer (not shown), a simulator program 12 for interpreting and executing the target program 11 one instruction at a time, and an operating system (O3) 13 are loaded. has been done. Further, the main storage device 10 has a software interface 14 which is a data area commonly used by the target program 11 and the simulator program 12, and a software interface 15 which is a data area commonly used by the simulator programs 12 and 0513.

２０はＣＰＵであり、○Ｓ１３の下でシミュレータプロ
グラム１２を実行することによりターゲットプログラム
１１をシミコレートする。20 is a CPU, which simulates the target program 11 by executing the simulator program 12 under ○S13.

３０は入出力インタフェースであり、各種入出力装置、
本実施例ではコンソール５１、イメージリーダ５２、磁
気ディスク装置５３及びプリンタ５４が接続されている
。30 is an input/output interface, which includes various input/output devices,
In this embodiment, a console 51, an image reader 52, a magnetic disk device 53, and a printer 54 are connected.

４０はバスであり、主記憶装置１０ＳＣＰＵ２０及び入
出力インタフェース３０間を接続する。A bus 40 connects the main storage device 10, the CPU 20, and the input/output interface 30.

第４図はシミュレータのソフトウェア構成を示す。以下
においては、現在開発中のあるマイクロプロセッサを例
にとって説明する。FIG. 4 shows the software configuration of the simulator. In the following, a microprocessor currently under development will be explained as an example.

（６０）ターゲットプログラム１１からｌ命令を取込み
、 （６１）この命令が保護リングｌヘジャンプするソフト
ウェア割込み命令ＪＲＮＧ＃１（スーパバイザコール）
であるかどうかを判定する。(60) Take l instruction from target program 11, (61) Software interrupt instruction JRNG#1 (supervisor call) that causes this instruction to jump to protection ring l
Determine whether or not.

ここに保護リングとは記憶保護レベルの低いリングから
記憶保護レベルの高いリングへアクセスするのを禁止す
るためのものであり、ＪＲＮＧ＃ｎ命令（ｎが小さいほ
ど記憶保護レベルが高い）を用いた時のみレベルの低い
リングから高いリングｎヘジャンプすることが可能とな
っている。Here, the protection ring is used to prohibit access from a ring with a low memory protection level to a ring with a high memory protection level, and uses the JRNG#n command (the smaller n is, the higher the memory protection level). It is only possible to jump from a lower level ring to a higher level ring.

ターゲットコンピュータでは、入出力処理を行う場合、
このＪＲＮＧ　　＃１命令を用いてターゲット用Ｏ３の
人出カル−チンを実行させるようになっているものとす
る。ＪＲＮＧ　　＃１命令により実行される内容は、こ
の命令実行前にソフトウェアインタフェース１４に設定
されたパラメータによって決まる。しかし、ターゲット
コンピュータのＯ５とホストコンピュータの０３１３と
は一般に異なるので、パラメータの渡し方も異なる。When performing input/output processing on the target computer,
It is assumed that this JRNG #1 instruction is used to execute the target O3 personnel calculation. What is executed by the JRNG #1 instruction is determined by parameters set in the software interface 14 prior to execution of this instruction. However, since the target computer's O5 and the host computer's 0313 are generally different, the way parameters are passed is also different.

ソフトインタフェース１５は、ターゲットコンピュータ
のＯ８用のパラメータ（定められたパラメータブロック
に格納されている内容）を０３１３用に変換して格納す
るための領域である。The software interface 15 is an area for converting and storing O8 parameters (contents stored in a predetermined parameter block) of the target computer to 0313 parameters.

ＪＲＮＧ　　＃１命令でなければ、 （６２）通常のシミュレーション、すなわち、入出力処
理以外の周知のシミュレーションを行う。If it is not a JRNG #1 instruction, (62) performs normal simulation, that is, well-known simulation other than input/output processing.

ステップ６１でＪＲＮＧ　　＃１命令であれば、（６３
）ソフトインタフェース１４に書き込まれたパラメータ
から入出力処理を解釈し、○Ｓ１３用のパラメータに変
換してソフトインタフェース１５に書き込む。If it is a JRNG #1 instruction at step 61, (63
) Interpret the input/output processing from the parameters written in the software interface 14, convert them into parameters for ○S13, and write them in the software interface 15.

第５図はソフトインタフェース１４の１構成要素、すな
わちターゲットプログラム１１が用いるパラメータブロ
ックの１形式を示す。ＣＴＲＬ　　ＢＬＫはパラメータ
ブロックの先頭アドレスを示す。このパラメータブロッ
クは１ワード（３２ビツト）であり、第０〜７ビツトに
機能番号、第８〜１５ビツトにエラースティタス、第１
６〜２３ビツトにファイル番号、第２４〜３１ビツトに
データが書き込まれる。FIG. 5 illustrates one component of the soft interface 14, ie, one type of parameter block used by the target program 11. CTRL BLK indicates the starting address of the parameter block. This parameter block is 1 word (32 bits), the 0th to 7th bits are the function number, the 8th to 15th bits are the error status, and the 1st bit is the function number.
A file number is written in the 6th to 23rd bits, and data is written in the 24th to 31st bits.

この機能番号は例えば次のような処理内容を示す。This function number indicates the following processing content, for example.

機能番号　機能名　処理内容 ００　　　８ＸＩＴ　　　プログラム実行の終了１０　
　　０ＰＢＮ　　　ファイルのオープン１１　　　　Ｃ
ＬＯ５Ｅ　　ファイルのクローズ２０　　　　ＧＢＴＣ
ファイルから１バイト読出し２１　　　　ＰＵＴＣファ
イルへ１バイト書込み２２　　　　ＧＢＴＢ　　　ファ
イルからｎバイト読出し２３　　　　ＰＵＴＢ　　　フ
ァイルへｎバイト書込み２４　　　　ＧＢＴＳ　　　フ
ァイルから文字列読出し２５　　　　Ｐ［ｌＴＳ　　　
ファイルへ文字列書込み３０　　　　ＣＥＯＦ　　　フ
ァイル終了コードのチエツク ３１　　　　ＳＥ！ＥＫ　　　アクセスポイントの変更
３２　　　　ＧＢＴＰＴＲアクセスポイントの読み取り
なお、実際には、ＪＲＮＧ　　＃１命令を用いて、上記
機能番号で区別される、入出力処理以外の処理も行われ
るが、本実施例では説明の簡単化の為に、ＪＲＮＧ　　
＃１命令は入出力処理を行う時のみ実行するものと仮定
する。Function number Function name Processing details 00 8XIT End of program execution 10
0PBN File open 11 C
LO5E File close 20 GBTC
Read 1 byte from file 21 Write 1 byte to PUTC file 22 GBTB Read n bytes from file 23 Write n bytes to PUTB file 24 Read character string from GBTS file 25 P[lTS
Write character string to file 30 CEOF Check file end code 31 SE! EK Access point change 32 Reading of GBTPTR access point In reality, processing other than input/output processing, which is distinguished by the above function number, is also performed using the JRNG #1 command, but in this example, the For simplicity, JRNG
It is assumed that the #1 instruction is executed only when performing input/output processing.

エラースティタスは、Ｏ３での処理が終了した時にＯ８
から渡されるものであり、例えばこの値が０の場合には
正常終了したことを示し、１の場合にはエラーが発生し
たことを示す。Error status is returned to O8 when processing in O3 is completed.
For example, if this value is 0, it indicates that the process ended normally, and if this value is 1, it indicates that an error has occurred.

また、ファイル番号は、ファイルをオーブンした時に割
り付けられたファイルの番号である。各種入出力装置５
１〜５４もファイルとして取り扱われる。Further, the file number is the number assigned to the file when the file was opened. Various input/output devices 5
1 to 54 are also treated as files.

例えば、機能番号が２１でファイル番号がコンソール５
１を示す場合には、第２４〜３１ビツトに格納されてい
る１バイトのデータをコンソール５１のデイスプレィに
表示させることを示す。この場合のターゲットプログラ
ム１１の具体例を、アセンブリ言語のニモニックで次に
示す。For example, the function number is 21 and the file number is console 5.
When it indicates 1, it indicates that 1 byte of data stored in the 24th to 31st bits is to be displayed on the display of the console 51. A specific example of the target program 11 in this case is shown below using mnemonics in assembly language.

ＭＯＶ　　ｔｆｃＴＲＬ　　ＢＬＫ、　ＲＯ；ハ５１−
９ブロツクノアドレスＣＴＲＬ　　ＢＬＫをレジス タＲＯに設定 ＭＯＶ、Ｂ＃Ｈ’２１．＠ＲＯ；ｙ）’レスｃＴＲＬ　
　ＢＬＫニ機能番号２１を設定 ＭＯＶ、Ｂ　＠ＰＩＬＢＮＩＩＭ、＠（２，ＲＯ）；７
ドＬ／　Ｘ　（ＣＴＲＬ　　ＢＬＫ＋２）にファイル番
号 ＰＩＬＢＮＵＭを設定 ＮＯＶ、Ｂ　５ＤＡＴＡ、＠（３，ＲＯ）；ｙ　）’　
しｘ　（ＣＴＲＬ　　ＢＬＫ＋３）に書込みデータＤＡ
ＴＡを設定 ＪＲＮＧ　　Ｉｔｌ　　　　　　；スーパバイザコール
ＣＭＰ、Ｂ　Ｈ，＠（１，ＲＯ）　　　；アドレス（Ｃ
ＴＲＬ　　ＢＬＫ＋１）の内容は０？ ＢＮＢ　　ＢＲＲＯＲ；ｏでなければＢＲＲＯＲルーチ
ンへ 上記各命令の内容は、；の右側（コメント）に記載した
通りである。なお、オペランドのラベルＦＩＬＢＮＩＩ
Ｍ及びＤＡＴＡは定義済みの定数であ５゜（６４）次に
、スーパバイザコール命令を実行して、０８１３に対し
入出力処理のサービス要求をする。MOV tfcTRL BLK, RO;Ha51-
9 block address CTRL BLK set to register RO MOV, B#H'21. @RO;y)'RescTRL
BLK Ni function number 21 set MOV, B @PILBNIIM, @(2,RO);7
Set file number PILBNUM to DO L/X (CTRL BLK+2) NOV, B 5DATA, @(3,RO);y)'
Write data DA to x (CTRL BLK+3)
Set TA JRNG Itl ; Supervisor call CMP, B H, @ (1, RO) ; Address (C
Is the content of TRL BLK+1) 0? BNB BRROR; If not o, go to BRROR routine. The contents of each of the above commands are as described on the right side (comment) of ;. In addition, the operand label FILBNII
M and DATA are predefined constants (64) Next, a supervisor call instruction is executed and a service request for input/output processing is made to 0813.

〈６５）これにより内部割込みが発生して制御権が０３
１３に移り、○Ｓ１３の入出カル−チンにより処理が行
われる。この処理結果、例えば正常終了したかエラーが
発生したかどうかは、ソフトウェアインタフェース１５
に書き込まれる。次に、０３１３からシミュレータプロ
グラム１２へ制御権が戻され、 （６６）シミュレータプログラム１２は、この入出力処
理結果をターゲット用に変換してソフトインタフェース
１４の所定領域、上記例ではアドレス（ＣＴＲＬ　　Ｂ
ＬＫ＋１）に書き込む。<65) This causes an internal interrupt and the control right is transferred to 03
13, processing is performed by the input/output curtain of ○S13. The result of this processing, for example whether it ended normally or an error occurred, is determined by the software interface 15.
will be written to. Next, control is returned from 0313 to the simulator program 12, and (66) the simulator program 12 converts this input/output processing result for the target and stores it in a predetermined area of the software interface 14, in the above example, the address (CTRL B).
LK+1).

以上のような処理を行うことにより、入出力処理を含め
た全処理を、ホストコンピュータを用いてシミュレート
することができる。By performing the above-described processing, all processing including input/output processing can be simulated using a host computer.

［発明の効果］ 以上説明した如く、本発明に係るシミュレータによれば
、ターゲットプログラム中の入出力処理をもシミコレー
トすることができ、マイクロプロセッサやＣＰＵボード
等が開発中であっても、ソフトウェア開発とハードウェ
ア開発とを同時並行して行なうことが可能となるという
優れた効果を奏し、ソフトウェアとハードウェアの全開
発期間の短縮化に寄与するところが大きい。[Effects of the Invention] As explained above, according to the simulator of the present invention, it is possible to simulate input/output processing in a target program, and even when a microprocessor, CPU board, etc. is under development, software development is possible. This has the excellent effect of making it possible to carry out both software and hardware development simultaneously, and greatly contributes to shortening the overall development period for software and hardware.

【図面の簡単な説明】[Brief explanation of drawings]

第１図及び第２図は本発明に係るシミュレータの原理構
成を示し、 第１図は本発明のハードウェア構成を示すブロック図、 第２図は本発明のソフトウェア構成を示すフローチャー
トである。 第３図乃至第５図は本発明の一実施例に係り、第３図は
シミュレータのハードウェア構成を示すブロック図、 第４図はシミュレータのソフトウェア構成を示すフロー
チャート、 第５図は第３図のソフトインタフェース１４の一構成要
素を示す図である。 １４．１５はソフトインタフェース ２０はＣＰＵ ３０は入出力インタフェース ４０はバス ５１はコンソール ５２はイメージリーダ ５３は磁気ディスク装置 ５４はプリンタ 図中、 １０は主記憶装置 １■はターゲットプログラム １２はシミュレータプログラム １３は○Ｓ 発明のハードウェア構成 第１図 発明のソフトウェア構成 第２図 シミュレータのハードウェア精成 シミュレータのソフトウェア構成 笛　／、　固1 and 2 show the basic configuration of a simulator according to the present invention, FIG. 1 is a block diagram showing the hardware configuration of the present invention, and FIG. 2 is a flowchart showing the software configuration of the present invention. 3 to 5 relate to one embodiment of the present invention, in which FIG. 3 is a block diagram showing the hardware configuration of the simulator, FIG. 4 is a flowchart showing the software configuration of the simulator, and FIG. 2 is a diagram illustrating one component of the software interface 14 of FIG. 14.15 is the software interface 20 is the CPU 30 is the input/output interface 40 is the bus 51 is the console 52 is the image reader 53 is the magnetic disk device 54 is the printer 10 is the main storage device 1■ is the target program 12 is the simulator program 13 ○S Hardware configuration of the invention Figure 1 Software configuration of the invention Figure 2 Hardware refinement of the simulator Software configuration of the simulator

Claims (1)

【特許請求の範囲】 オペレーティングシステム（１ｃ）、ターゲットプログ
ラム（１ａ）及び該ターゲットプログラムを解釈実行す
るためのシミュレータプログラム（１ｂ）がロードされ
た主記憶装置（１）と、バス（４）を介して該主記憶装
置（１）に接続され、該オペレーティングシステム（１
ｃ）の下で該シミュレータプログラム（１ｂ）を実行す
るＣＰＵ（２）と、 バス（４）を介して該ＣＰＵ（２）に接続された入出力
インタフェース（３）と、 該入出力インタフェース（３）に接続され、該ＣＰＵ（
２）の実行により該入出力インタフェース（３）を介し
て制御される入出力装置（５＿ｌ〜５＿ｎ）とを備えた
シミュレータにおいて、該シミュレータプログラム（１
ｂ）は、該ターゲットプログラム（１ａ）に含まれる入
出力処理を該入出力装置（５＿ｌ〜５＿ｎ）に対する入
出力処理に置き換え、スーパバイザコールを行なって該
オペレーティングシステム（１ｃ）に制御権を移し該入
出力処理を実行させることを特徴とするシミュレータ。[Claims] A main storage device (1) loaded with an operating system (1c), a target program (1a), and a simulator program (1b) for interpreting and executing the target program, and a bus (4). is connected to the main storage device (1), and the operating system (1) is connected to the main storage device (1).
a CPU (2) that executes the simulator program (1b) under c); an input/output interface (3) connected to the CPU (2) via a bus (4); ) and the CPU (
In a simulator equipped with input/output devices (5_l to 5_n) controlled via the input/output interface (3) by executing the simulator program (1)
b) replaces the input/output processing included in the target program (1a) with input/output processing for the input/output devices (5_l to 5_n), makes a supervisor call, transfers control to the operating system (1c), and executes the A simulator characterized by executing input/output processing.