JPH0366181A - 発光ダイオード - Google Patents

発光ダイオード

Info

Publication number
JPH0366181A
JPH0366181A JP1203161A JP20316189A JPH0366181A JP H0366181 A JPH0366181 A JP H0366181A JP 1203161 A JP1203161 A JP 1203161A JP 20316189 A JP20316189 A JP 20316189A JP H0366181 A JPH0366181 A JP H0366181A
Authority
JP
Japan
Prior art keywords
layer
etching
conductivity type
stopper
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1203161A
Other languages
English (en)
Inventor
Ichiro Kume
久米 一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1203161A priority Critical patent/JPH0366181A/ja
Publication of JPH0366181A publication Critical patent/JPH0366181A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発!1は光通信等に用いられる面発光ダイオードの
中で、8A8構造を用いた発光ダイオードの製造方法に
関するものである。
〔従来の技術〕
第2図は従来の、発光ダイオードの製造工程の流れ金示
す断面図である。
図にかいて、14iN形GaA3基板、2はN形AJ?
GaA3第1クラッド層、8はP形AlGaAS活性層
、番はP形A/GaAs第2クラッド層、5はN形A/
GaAs電流阻止層、6は堀り込みエツチングにより形
成された段差部、7はP形A/GaA9キャップ層であ
る。
次に製造工程について説明する。壕ず、 GaA4基板
lの上に第1クラツド層8.活性層8.第2クラツド層
4.電流阻止層5を液相エピタキシャル成長法を用いて
順次形成し、(&1図に示す様なエビウェハを得る。
次に、写真製版、ウェットエッチ技術を用いてウェハの
一部を選択エツチングする((b1図)。
その後、 MootTD f!i、長法を用いてキャッ
プ層7を戊長しく0)図の様なSAS構造構造酸形成。
な釦エッチング工程に←いては電流阻止層5を完全にエ
ツチング除去し、電流注入領域を形成している。
〔発明が解決しようとする課題〕
従来の発光ダイオードは以上のように構成されていたの
で、堀り込みエツチングの深さをエツチング液のm成、
温度、釦よびエツチング時間によシ制御しているが、ウ
ェットエッチの制御性は±20%程度であう、堀り込み
深さのばらつきによる特性のばらつきが問題点となって
いた。
この発明は上記の様な問題点を解消するためになされた
もので、堀り込み深さのばらつきを少なくすることによ
って特性を安定させた発光ダイオードを得ることを目的
とする。
〔課題を解決するための手段〕
この発明に係る発光ダイオードは第2クラッド層と電流
阻止層の間にエラチン・ゲストツバ−層を設け、掘り込
み工程にかいて選択性エッチャントを用いたものである
〔作用〕
この発明に釦ける電流阻止層5よびエツチングストッパ
ー層は、両層のみ金順次選択的にエツチングすることに
より、掘り込み深さのばらつきを少なくする。
〔実施列〕
以下、この発明の一実施例金回について説明する。第1
図はこの発明の一実施間によるSAS構造の発光ダイオ
ードの製造工程の流れ金示す断面図であり、図にかいて
lばN形GaA3基板2はN形A/l’GaAa第1ク
ラッド層、8はP形A/GaAs活性層、4はP形A/
GaA4第2クラッド層、5はN形A/GaAg’[流
阻止層、6は掘り込みエツチングにより形成された一段
差部、7はP形AlGaA3キャップ層、8t/i工ツ
チングストツパー層である。
次に製造工程について説明する。1ず、GaA3基板1
の上に前記従来のものと同様Vcfi相エピタキシャル
戚長法を用りて、第1クラッド層、活性層、第2クラッ
ド層、エツチングストッパを 一層、電流阻止層を順次形成し、fJL1図に示す様な
エピウェハを得る。
次に、写真製版、ウェットエッチ技術を用いて、一部の
電流阻止層5のみ金選択エツチングする((b1図)。
電流阻止層5のA/組戊比ヲ0.8以上、ストッパー層
のAt@ffl比を0.2以下とし、弗酸系のエッチャ
ントを用いてエツチングを行うことにより、選択エツチ
ングが可能である。
さらにストッパー層8をエツチングするため、アンモニ
ア−過酸化水素系のエラチャントラ用い選択エツチング
を行う((0)図)。
その後、MOOUD li長法を用いてキャップ層7を
戚長し1句図に示す様なSAS構造を形成する。
〔発明の効果〕
以上のようにこの発明によれば、エツチングストッパー
層を新らたに設は選択性エッチャントを用いることによ
り、堀り込み深さのばらつきを±5%以下にすることが
でき特性が安定するという効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施的による発光ダイオードの製
造工程、を示す断面図、第2図は従来の発光ダイオード
の製造工程を示す断面図である。 区VCかいて、lけGaAB基板、2は第1クラツド眉
、81d活性層、4は第2クラッド層、5は電流阻止層
、6Vi堀り込みにより段差部、7はキャップ層、8I
riエツチングストッパー層金示す。 なか、図中、同一符号は同一、または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. AlGaAS系のSAS構造LEDにおいて、第1導電
    形の半導体基板上に第1導電形の第1クラッド層、第2
    導電形の活性層、第2導電形の第2クラッド層、第2導
    電形のストッパー層、第1導電形の電流阻止層を順次形
    成し、前記第1導電形の電流阻止層の一部を選択性エッ
    チャントを用いてエッチング除去した後、前記第2導電
    形のストッパー層の一部を選択性の異なるエッチャント
    を用いてエッチング除去し、さらに、その上に第2導電
    形のキャップ層を形成したことを特徴とする発光ダイオ
    ード。
JP1203161A 1989-08-04 1989-08-04 発光ダイオード Pending JPH0366181A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1203161A JPH0366181A (ja) 1989-08-04 1989-08-04 発光ダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1203161A JPH0366181A (ja) 1989-08-04 1989-08-04 発光ダイオード

Publications (1)

Publication Number Publication Date
JPH0366181A true JPH0366181A (ja) 1991-03-20

Family

ID=16469451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1203161A Pending JPH0366181A (ja) 1989-08-04 1989-08-04 発光ダイオード

Country Status (1)

Country Link
JP (1) JPH0366181A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0556863A2 (en) * 1992-02-20 1993-08-25 Sumitomo Electric Industries, Ltd. Multi-beam semiconductor laser and method for producing the same
JPH06151959A (ja) * 1992-11-06 1994-05-31 Shin Etsu Handotai Co Ltd GaAlAs発光素子の製造方法
US7927901B2 (en) 2008-07-18 2011-04-19 Lextar Electronics Corp. Method for fabricating LED chip comprising reduced mask count and lift-off processing

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0556863A2 (en) * 1992-02-20 1993-08-25 Sumitomo Electric Industries, Ltd. Multi-beam semiconductor laser and method for producing the same
EP0556863A3 (ja) * 1992-02-20 1994-01-19 Sumitomo Electric Industries
US5359619A (en) * 1992-02-20 1994-10-25 Sumitomo Electric Industries, Ltd. Multi-beam semiconductor laser and method for producing the same
JPH06151959A (ja) * 1992-11-06 1994-05-31 Shin Etsu Handotai Co Ltd GaAlAs発光素子の製造方法
US7927901B2 (en) 2008-07-18 2011-04-19 Lextar Electronics Corp. Method for fabricating LED chip comprising reduced mask count and lift-off processing
US8173465B2 (en) 2008-07-18 2012-05-08 Lextar Electronics Corp. Method for fabricating LED chip comprising reduced mask count and lift-off processing
US8173468B2 (en) 2008-07-18 2012-05-08 Lextar Electronics Corp. Method for fabricating LED chip comprising reduced mask count and lift-off processing
US8173466B2 (en) 2008-07-18 2012-05-08 Lextar Electronics Corp. Method for fabricating LED chip comprising reduced mask count and lift-off processing
US8173467B2 (en) 2008-07-18 2012-05-08 Lextar Electronics Corp. Method for fabricating LED chip comprising reduced mask count and lift-off processing
US8178377B2 (en) 2008-07-18 2012-05-15 Lextar Electronics Corp. Method for fabricating lED chip comprising reduced mask count
US8178376B2 (en) 2008-07-18 2012-05-15 Lextar Electronics Corp. Method for fabricating LED chip comprising reduced mask count and lift-off processing

Similar Documents

Publication Publication Date Title
KR910007153A (ko) 메사형으로 이루어진 반도체 보디의 제조방법
JPH0366181A (ja) 発光ダイオード
JPS63178574A (ja) 半導体レ−ザ装置の製造方法
JPS6223191A (ja) リツジ型半導体レ−ザ装置の製造方法
TW200305212A (en) A chemistry for etching quaternary interface layers on InGaAsP mostly formed between GaAs and InxGa(1-x)P layers
JPS6258692A (ja) 半導体発光装置の製造方法
JPS6362235A (ja) 半導体の蝕刻方法
KR20010056977A (ko) 자동정렬 구조의 평면 매립형 반도체 레이저 제조방법
JPS61281561A (ja) 半導体面発光素子の製造方法
KR100349662B1 (ko) 산화층을 이용한 전류차단구조 및 그를 이용한 양자점레이저다이오드의 제조 방법
JPS63146480A (ja) 埋め込み型量子井戸半導体レーザ
JP2525776B2 (ja) 半導体装置の製造方法
JPH01215087A (ja) 半導体発光素子
JPH0380589A (ja) 半導体レーザ素子の製造方法
JPH0537079A (ja) 半導体レーザダイオードの製造方法
KR970018882A (ko) 반도체 레이저 다이오드 및 그 제조방법
JPH08250809A (ja) 光半導体素子及びその製造方法
JPH03181133A (ja) 化合物半導体のエッチング方法
JPH0738458B2 (ja) 半導体発光素子
JPS6132552A (ja) 半導体装置の製造方法
KR960027098A (ko) 반도체 레이저 다이오드 및 그 제조방법
JPS61280687A (ja) 埋め込み型発光ダイオ−ド
JPS59222936A (ja) 化合物半導体装置の製造方法
JPH0243789A (ja) 埋込型半導体レーザ素子の製造方法
JPS6343325A (ja) 半導体装置の製造方法