JPH0365807A - Semiconductor filter circuit - Google Patents
Semiconductor filter circuitInfo
- Publication number
- JPH0365807A JPH0365807A JP20204789A JP20204789A JPH0365807A JP H0365807 A JPH0365807 A JP H0365807A JP 20204789 A JP20204789 A JP 20204789A JP 20204789 A JP20204789 A JP 20204789A JP H0365807 A JPH0365807 A JP H0365807A
- Authority
- JP
- Japan
- Prior art keywords
- signal input
- input terminal
- pull
- resistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 230000001681 protective effect Effects 0.000 claims description 18
- 230000001965 increasing effect Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 10
- 230000006378 damage Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 4
- 230000008929 regeneration Effects 0.000 description 3
- 238000011069 regeneration method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Filters And Equalizers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は、電子回路の信号入力系に侵入するノイズを除
去するための半導体フィルタ回路に関する。DETAILED DESCRIPTION OF THE INVENTION A. Field of Industrial Application The present invention relates to a semiconductor filter circuit for removing noise entering a signal input system of an electronic circuit.
B、従来の技術
例えば自動車用電子回路のフィルタ回路には、(1)各
種の誘導性負荷で発生する数百■のサージのエネルギー
を吸収し、電子回路の破損を防ぐ、(2)車両外部から
の強力な電磁波による電波障害ノイズや上記サージによ
る高周波のノイズパルスを除去し、電子回路の誤動作を
防ぐ、といった機能が要求される。B. Conventional technology For example, filter circuits for automotive electronic circuits have two functions: (1) absorb the energy of hundreds of surges generated by various inductive loads and prevent damage to the electronic circuit; Functions are required to prevent electronic circuits from malfunctioning by removing radio wave interference noise caused by strong electromagnetic waves from sources and high-frequency noise pulses caused by the above-mentioned surges.
第3図は、″電気科学シリーズCMO8応用技報”19
80、電報出版、P47,48に記載されたこのような
機能を持つ従来のフィルタ回路の一例を示す回路図であ
る。Figure 3 is “Electrical Science Series CMO8 Applied Technical Report” 19
80, Telegram Publishing Co., Ltd., pages 47 and 48, is a circuit diagram showing an example of a conventional filter circuit having such a function.
第3図において、破線で囲んだ部分がフィルタ回路1で
あり、保護抵抗2、コンデンサ3および電圧クランプ用
のダイオード4および5から構成されている。フィルタ
回路1の入力端Aには、プルアップ抵抗6と信号入力ス
イッチ7との接続点が配線コネクタ9を介して接続され
、信号入力スイッチ7の開閉による入力端A点の電位変
化がディジタル信号としてフィルタ回路1を介して電子
回路8の入力端Bに与えられる。In FIG. 3, a portion surrounded by a broken line is a filter circuit 1, which is composed of a protective resistor 2, a capacitor 3, and diodes 4 and 5 for voltage clamping. The connection point between the pull-up resistor 6 and the signal input switch 7 is connected to the input terminal A of the filter circuit 1 via the wiring connector 9, and the potential change at the input terminal A point due to opening and closing of the signal input switch 7 is converted into a digital signal. The signal is applied to the input terminal B of the electronic circuit 8 via the filter circuit 1 as a signal.
この回路の動作は以下の通りである。The operation of this circuit is as follows.
信号入力スイッチ7からフィルタ回路上の入力端A点ま
での配線上に侵入する、サージ、電波障害、スイッチチ
ャタリング等によるノイズは、保護抵抗2とコンデンサ
3とによって決まる時定数でフィルタリングされて除去
される。また、サージ等の過電圧入力が印加さ才した場
合には、ダイオード4あるいは5と保護抵抗2の経路で
過電圧による電流を逃すことにより、電子回路8の過電
圧、過電流破壊を防ぐようになっている。Noises caused by surges, radio wave interference, switch chatter, etc. that enter the wiring from the signal input switch 7 to the input end point A on the filter circuit are filtered and removed by a time constant determined by the protective resistor 2 and the capacitor 3. Ru. In addition, when an overvoltage input such as a surge is applied, the current caused by the overvoltage is released through the path between the diode 4 or 5 and the protective resistor 2, thereby preventing overvoltage and overcurrent damage to the electronic circuit 8. There is.
また、振動、温度、湿度等において苛烈な環境下にある
車両用フィルタ回路の周辺の機能として。Also, as a peripheral function for vehicle filter circuits that are exposed to harsh environments such as vibration, temperature, and humidity.
(3)第3図に示すようにフィルタ回路上と信号入力ス
イッチ7とを結ぶ配線コネクタ9の導通不良による誤動
作を確実に防止する必要がある。(3) As shown in FIG. 3, it is necessary to reliably prevent malfunctions due to poor continuity of the wiring connector 9 connecting the filter circuit and the signal input switch 7.
これは、接点の酸化が原因となるから、接点の酸化被膜
を破るのに必要な所定値以上の接点電流(通常1mA〜
2mA以上)が流れるようにすればよい。This is caused by oxidation of the contacts, so the contact current (usually 1 mA to
2mA or more) should flow.
(4)このようなフィルタ回路は電子回路の信頼性を確
保する上で極めて重要であり、より一層高い信頼性を得
るために、また部品数の削減による組付はコストの低減
のために、構成部品数の削減が望まれる。(4) Such filter circuits are extremely important in ensuring the reliability of electronic circuits, and in order to obtain even higher reliability, and to reduce assembly costs by reducing the number of parts, It is desirable to reduce the number of component parts.
上述した(4)の解決手法として、フィルタ回路の集積
回路化(以下、IC化と記す)が考えられる。コスト低
減の意味からは、ICはハイブリッドICではなくモノ
リシックICが望ましく、さらにIC製造工程も特殊プ
ロセスではなく最も一般的なCMO8標準プロセスが望
ましい。As a solution to the above-mentioned (4), it is possible to integrate the filter circuit into an integrated circuit (hereinafter referred to as IC). From the perspective of cost reduction, it is desirable that the IC be a monolithic IC rather than a hybrid IC, and that the IC manufacturing process should not be a special process but the most common CMO8 standard process.
第3図のフィルタ回路および周辺回路であるプルアップ
抵抗6を共にCMO8IC化する場合、保護抵抗2をI
C内蔵にすると、ICの入力部に設置される保護抵抗2
に直接数百Vの過電圧が印加されてICが破損するおそ
れがある。そこで、IC保護の観点から保護抵抗2を外
付けとした第4図に示すような回路となる。When both the filter circuit in Fig. 3 and the pull-up resistor 6, which is a peripheral circuit, are made into a CMO8IC, the protective resistor 2 is
When built-in C, protective resistor 2 installed at the input section of the IC
There is a risk that an overvoltage of several hundred volts will be applied directly to the IC, causing damage to the IC. Therefore, from the viewpoint of IC protection, a circuit as shown in FIG. 4 is created in which a protective resistor 2 is externally attached.
第4図において、−点鎖線で囲まれた部分がIC化され
たCMOSフィル9回110である。In FIG. 4, the part surrounded by the - dotted chain line is the CMOS fill 9 times 110 formed into an IC.
保護抵抗2はCMOSフィルタ回路10の入力端Aと配
線コネクタ9との間に外付けで接続され、プルアップ抵
抗6はクランプ用ダイオード4.5及びコンデンサ3と
同様にCMOSフィルタ回路10内に設けられる。さら
に信号を波形整形するためのCMOSバッファもしくは
コンパレータ11を備えている。The protective resistor 2 is externally connected between the input terminal A of the CMOS filter circuit 10 and the wiring connector 9, and the pull-up resistor 6 is provided inside the CMOS filter circuit 10 in the same way as the clamping diode 4.5 and the capacitor 3. It will be done. Furthermore, it is provided with a CMOS buffer or comparator 11 for shaping the signal waveform.
フィルタ時定数は外付けの保護抵抗2(抵抗値R)とフ
ィルタ回路内蔵のコンデンサ3(容量C)により決定さ
れる。この場合、数10PF以上の大容量コンデンサは
IC内蔵化が困難であるから。The filter time constant is determined by an external protective resistor 2 (resistance value R) and a capacitor 3 (capacitance C) built into the filter circuit. In this case, it is difficult to incorporate a large-capacity capacitor of several tens of PF or more into an IC.
場合によってはデジタル回路によるフィルタとして、例
えばサンプリングと2重照合を行うサンプリング回路1
2をバッファ回路11の後段に設けることもある。Depending on the case, a sampling circuit 1 that performs sampling and double verification, for example, as a filter using a digital circuit.
2 may be provided at the subsequent stage of the buffer circuit 11.
C0発明が解決しようとする課題
しかし1.上述のようなIC化フィルタ回路において、
上述した(1)〜(4)の要求機能を満足させるために
は、CMOSバッファもしくはコンパレータ11の入力
閾値電圧は以下の条件を成立できるものでなければなら
ない。However, the problems that the C0 invention attempts to solve are 1. In the IC filter circuit as described above,
In order to satisfy the required functions (1) to (4) above, the input threshold voltage of the CMOS buffer or comparator 11 must satisfy the following conditions.
サージ印加時にダイオード4,5を流れる電流1、によ
るラッチアップおよびダイオードの破壊を防止するため
には、例えばサージ電圧を±300Vと仮定するとき、
ID≦100 m Aとする必要がある。従って、外付
は保護抵抗2の抵抗値Rの条件は、
300V/R≦100mAから、
3にΩ≦R・・・■
となる。In order to prevent latch-up and destruction of the diodes due to the current 1 flowing through the diodes 4 and 5 when a surge is applied, for example, assuming that the surge voltage is ±300V,
It is necessary that ID≦100 mA. Therefore, the conditions for the resistance value R of the external protective resistor 2 are as follows: 300V/R≦100mA, and Ω≦R...■.
また、配線コネクタ9の接点の酸化被膜を確実に破るた
めのコネクタ接点電流ICを例えばIC≧1mAとし、
電源電圧VDD=5Vとすれば、保護抵抗2の抵抗値R
とプルアップ抵抗6の抵抗値rの和の条件は、
5V/(R+r)≧1mAから。In addition, the connector contact current IC for reliably breaking the oxide film on the contacts of the wiring connector 9 is set to IC≧1mA, for example,
If the power supply voltage VDD=5V, the resistance value R of the protection resistor 2
The condition for the sum of and the resistance value r of the pull-up resistor 6 is 5V/(R+r)≧1mA.
R+r≦5にΩ・・・■ となる。Ω for R+r≦5...■ becomes.
ここで、保護抵抗2はディスクリート素子であるため、
その抵抗値Rのバラツキや温度に対する変化は小さくほ
ぼ一定である。これに対し、プルアップ抵抗6はIC内
蔵の素子であるため、その抵抗値rのバラツキや温度に
対する変化が大きい。Here, since the protective resistor 2 is a discrete element,
Variations in the resistance value R and changes with temperature are small and almost constant. On the other hand, since the pull-up resistor 6 is an element built into the IC, its resistance value r varies greatly and changes with temperature.
そこで、最悪値でも上記の、■の条件を満足するように
抵抗値R,rを設定すると、次のようになる。Therefore, if the resistance values R and r are set so that even the worst value satisfies the above condition (2), the following results.
R=3k Ω
r=1にΩ(rtyp)、L5にΩ(raax)、0.
6 kQ(ruin)したがって、信号入力スイッチ7
がオンのときのフィルタ回路10の入力電圧の最大値は
、となり、またコネクタ9の接点電流の最小値は、Vo
o 5V
となる、したがって、CMOSバッファもしくはコンパ
レータ1のHi、Low判定の入力閾値電圧VTHは、
4.17<VT)l<5V
となり、かなり電源電圧VDDに近いものとなる。R=3kΩ, Ω(rtyp) for r=1, Ω(raax) for L5, 0.
6 kQ (ruin) Therefore, signal input switch 7
The maximum value of the input voltage of the filter circuit 10 when Vo is on is, and the minimum value of the contact current of the connector 9 is Vo
o 5V. Therefore, the input threshold voltage VTH for Hi/Low determination of the CMOS buffer or comparator 1 is as follows: 4.17<VT)l<5V, which is quite close to the power supply voltage VDD.
また、符号11で示す回路をインバータ等の簡単なバッ
ファ回路で構成することは現実的に好ましくなくコンパ
レータを使用する必要がある。Furthermore, it is practically undesirable to configure the circuit indicated by reference numeral 11 with a simple buffer circuit such as an inverter, and a comparator must be used.
このようなコンパレータ11を使用する場合、その入力
閾値電圧VT)lが電源電圧vDDに近いと、サージや
ノイズ等が入力信号に重畳された場合、クランプダイオ
ード4による直流再生現象によって入力信号の電圧シフ
トが起こり、コンパレータ11が誤動作してしまう。When using such a comparator 11, if its input threshold voltage VT)l is close to the power supply voltage vDD, when surges, noise, etc. are superimposed on the input signal, the DC regeneration phenomenon by the clamp diode 4 will cause the voltage of the input signal to decrease. A shift occurs and the comparator 11 malfunctions.
次に、直流再生による入力波形の状態を第5図および第
6図について説明する。Next, the state of the input waveform due to DC regeneration will be explained with reference to FIGS. 5 and 6.
第5図は、サージ等が加わらない場合の通常の入力波形
図である。第5図(a)に示すVAは第4図に示す保護
抵抗2の前段の電圧波形であり、信号入力スイッチ7が
オンのときOv、オフのとき5V(VaD)となる、こ
れに対し、第4図に示すフィルタ回路■0の入力電圧波
形vrNは、第5図(b)に示すように信号入力スイッ
チ7がオンのとき、保護抵抗2とプルアップ抵抗6との
分圧で決まる電圧(<Voo)になり、オフ時は5v(
Voo)になる。また、この時のコンパレータ11の入
力閾値電圧VTHは、信号入力スイッチ7のオン時とオ
フ時の電圧間に設定される。FIG. 5 is a normal input waveform diagram when no surge or the like is applied. VA shown in FIG. 5(a) is the voltage waveform at the front stage of the protective resistor 2 shown in FIG. 4, and is Ov when the signal input switch 7 is on and 5V (VaD) when it is off. The input voltage waveform vrN of the filter circuit 0 shown in FIG. 4 is a voltage determined by the voltage division between the protective resistor 2 and the pull-up resistor 6 when the signal input switch 7 is on, as shown in FIG. 5(b). (<Voo), and when off it is 5v (
Voo). Further, the input threshold voltage VTH of the comparator 11 at this time is set between the voltages when the signal input switch 7 is on and off.
第6図は、電波障害ノイズが加わった時の入力波形図で
ある。この場合、保護抵抗前段の電圧VAは、同図(a
)に示すごとく信号人力スイッチ7をオフしたときの電
圧oVおよびオンしたときの電圧5vの信号にノイズ成
分13が重畳された形となる。これに対し、フィルタ回
路10の入力電圧VINは、同図(b)に示すごとく信
号入力スイッチ7をオンした時およびオフした時の元の
信号に保護抵抗2およびコンデンサ3で決定される時定
数でフィルタリングされたノイズ14が重畳された形と
なる。FIG. 6 is an input waveform diagram when radio interference noise is added. In this case, the voltage VA at the front stage of the protection resistor is
), the noise component 13 is superimposed on the voltage oV when the signal switch 7 is turned off and the voltage 5V when it is turned on. On the other hand, the input voltage VIN of the filter circuit 10 is determined by the time constant determined by the protective resistor 2 and capacitor 3 based on the original signal when the signal input switch 7 is turned on and off, as shown in FIG. The noise 14 filtered by is superimposed.
この場合1.同図(b)からも明らかなように電源側ク
ランプダイオード4の直流再生により、Hi時の波形に
非対称性が生じる。したがって、そのHi時の信号の平
均レベルは、ノイズがない時に比べ下がる。その結果、
信号の平均レベルがコンパレータ11の入力閾値電圧V
THより下がり。In this case 1. As is clear from FIG. 6(b), the DC regeneration of the power supply side clamp diode 4 causes asymmetry in the waveform at Hi. Therefore, the average level of the signal when it is Hi is lower than when there is no noise. the result,
The average level of the signal is the input threshold voltage V of the comparator 11
Lower than TH.
信号がHiにも拘らずLoと誤動作することになる。Even though the signal is Hi, it will malfunction as Lo.
すなわち、従来のフィルタ回路では、プルアップ抵抗の
バラツキが±40〜50%と大きいためにHi、Lo判
定入力閾値電圧を電源電圧に接近せざるを得すノイズの
影響を受は易く、入力信号に対し誤動作して正確な信号
電送ができない問題があった。また、入力信号のHi、
Loに伴う入力電圧のスイング幅が小さく、ノイズに対
するマージンも小さいという問題があった。In other words, in conventional filter circuits, the pull-up resistor has a large variation of ±40 to 50%, so it is easily affected by noise that forces the Hi/Lo judgment input threshold voltage to approach the power supply voltage, and the input signal However, there was a problem with the system malfunctioning and preventing accurate signal transmission. In addition, the Hi of the input signal,
There is a problem that the input voltage swing width associated with Lo is small and the margin against noise is also small.
本発明の目的は、入力信号のHx g TJ oに伴う
入力電圧のスイング幅が大きくしてノイズに対するマー
ジンを大きくできる半導体フィルタ回路を提供すること
にある。An object of the present invention is to provide a semiconductor filter circuit that can increase the swing width of the input voltage associated with Hx g TJ o of the input signal, thereby increasing the margin against noise.
01課題を解決するための手段
一実施例を示す第を図に対応づけて本発明を説明すると
、本発明は、信号入力端子21aが外付けの保護抵抗3
1を介して信号入力スイッチ29に接続され、信号出力
端子21bが前記信号入力スイッチ29のオン・オフに
伴うデジタル信号を受信する電子回路32に接続される
とともに電子回路32に侵入するノイズ等を除去する集
積化されたフィルタ回路21に適用される。そして、上
述の目的は以下の4i!1戒で達成される。01 Means for Solving the Problems The present invention will be explained in conjunction with the figures showing an embodiment. In the present invention, the signal input terminal 21a is
1 to the signal input switch 29, and the signal output terminal 21b is connected to the electronic circuit 32 which receives digital signals accompanying the on/off of the signal input switch 29, and prevents noise etc. from entering the electronic circuit 32. applied to an integrated filter circuit 21 for filtering. The above purpose is the following 4i! It can be achieved with one precept.
信号入力端子21aと電源間および信号入力端子21a
と接地間にそれぞれ接続されたクランプダイオード22
.23と、信号入力端子21. aと電源間に接続され
たプルアップ抵抗24と、信号入力端子21aと接地間
に接続されたプルダウン抵抗25と、信号入力端子21
aと接地間もしくは信号入力端子21aと電源間に接続
したコンデンサ26と、信号入力端子21aと信号出力
端子21b間に接続されたバッファもしくはコンパレー
タ27と、プルアップおよびプルダウン抵抗24.25
のいずれか一方を、信号入力スイッチ29のオン時には
その抵抗値が第1の抵抗値となり、オフ時には第1の抵
抗値より大きい第2の抵抗値となるようにする抵抗値制
御手段とを備える。Between the signal input terminal 21a and the power supply and the signal input terminal 21a
clamp diodes 22 connected between and ground, respectively.
.. 23, and a signal input terminal 21. a pull-up resistor 24 connected between the signal input terminal 21 a and the power supply, a pull-down resistor 25 connected between the signal input terminal 21 a and the ground, and the signal input terminal 21
A capacitor 26 connected between a and ground or between the signal input terminal 21a and the power supply, a buffer or comparator 27 connected between the signal input terminal 21a and the signal output terminal 21b, and pull-up and pull-down resistors 24.25
resistance value control means for controlling one of the resistance values so that the resistance value thereof becomes a first resistance value when the signal input switch 29 is on, and a second resistance value that is larger than the first resistance value when the signal input switch 29 is off. .
E6作用
例えば、信号入力スイッチ29を接地側に接続する場合
について説明する。この場合、プルダウン抵抗が可変抵
抗として構成される。信号入力スイッチ29がオンして
入力端子21aに加えられる入力電圧VINがLoのと
き、可変プルダウン抵抗の抵抗値はある有限の所定値と
なる。また、信号入力スイッチ29がオフして入力端子
21aに加えられる入力電圧VINが電源電圧VDD相
当のHiのとき、可変プルダウン抵抗の抵抗値はオン時
よりも高い所定値となる。これにより、信号入力スィッ
チ29オン時の入力電圧VINは、並列接続された保護
抵抗31とプルアップ抵抗24との合成抵抗値と可変プ
ルダウン抵抗25の抵抗値とにより分圧された電圧とな
り、プルダウン抵抗のない従来回路に比べて低くできる
。また、信号入力スイッチ29のオフ時は可変プルダウ
ン抵抗25の抵抗値が高いから、入力電圧VINを電源
電圧VOOに保持することができる。このため、コンパ
レータ27の入力閾値電圧を電源電圧vDDから離すこ
とができ、入力信号にノイズが重畳されてもコンパレー
タ27によるHi、Loの誤判定が防止される。しかも
入力信号のHi、Lo時の入力端子電圧のスイング幅が
大きくなるからノイズマージンを大きくできる。E6 action For example, a case where the signal input switch 29 is connected to the ground side will be explained. In this case, the pull-down resistor is configured as a variable resistor. When the signal input switch 29 is turned on and the input voltage VIN applied to the input terminal 21a is Lo, the resistance value of the variable pull-down resistor becomes a certain finite predetermined value. Further, when the signal input switch 29 is turned off and the input voltage VIN applied to the input terminal 21a is Hi equivalent to the power supply voltage VDD, the resistance value of the variable pull-down resistor becomes a predetermined value higher than when it is turned on. As a result, the input voltage VIN when the signal input switch 29 is turned on becomes a voltage divided by the combined resistance value of the protection resistor 31 and pull-up resistor 24 connected in parallel and the resistance value of the variable pull-down resistor 25, and is pulled down. It can be made lower than conventional circuits without resistance. Furthermore, since the resistance value of the variable pull-down resistor 25 is high when the signal input switch 29 is off, the input voltage VIN can be held at the power supply voltage VOO. Therefore, the input threshold voltage of the comparator 27 can be separated from the power supply voltage vDD, and even if noise is superimposed on the input signal, erroneous determination of Hi or Lo by the comparator 27 can be prevented. Moreover, since the swing width of the input terminal voltage when the input signal is Hi or Lo is increased, the noise margin can be increased.
なお、本発明の詳細な説明する上記り項およびE項では
、本発明を分かり易くするために実施例の図を用いたが
、これにより本発明が実施例に限定されるものではない
。In the above-mentioned sections and section E, which describe the present invention in detail, figures of embodiments are used to make the present invention easier to understand, but the present invention is not limited to the embodiments.
F、実施例
以下1本発明の実施例を図面に基づいて詳細に説明する
。F. Embodiments Below, an embodiment of the present invention will be described in detail based on the drawings.
第1図は、本発明による半導体フィルタ回路の一実施例
を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of a semiconductor filter circuit according to the present invention.
図において、破線で囲んだ部分がIC化された半導体フ
ィルタ回路21であり、このフィルタ回路21は、過電
圧入力保護のための電圧クランプ用ダイオード22.2
3と、PチャンネルMOSトランジスタから戒すゲート
が接地されているプルアップ抵抗24と、可変プルダウ
ン抵抗25と。In the figure, the part surrounded by a broken line is an IC-based semiconductor filter circuit 21, and this filter circuit 21 includes a voltage clamping diode 22.2 for overvoltage input protection.
3, a pull-up resistor 24 whose gate is grounded from a P-channel MOS transistor, and a variable pull-down resistor 25.
ノイズ除去用のコンデンサ26と、CMOSバッファも
しくはコンパレータ27および必要に応じて付加される
サンプリング回路28を備えている。It includes a capacitor 26 for noise removal, a CMOS buffer or comparator 27, and a sampling circuit 28 added as necessary.
可変プルダウン抵抗25は、プルダウン用Nチャンネル
MOSトランジスタ25aおよび入力電圧Vrsに応じ
てMOSトランジスタ25aの導通度(抵抗値)を可変
にするPチャネルMOSトランジスタ25b、Nチャネ
ルMOSトランジスタ25eとから戒る。The variable pull-down resistor 25 includes a pull-down N-channel MOS transistor 25a, a P-channel MOS transistor 25b, and an N-channel MOS transistor 25e that make the degree of conductivity (resistance) of the MOS transistor 25a variable according to the input voltage Vrs.
上記構成のフィルタ回路21において、電源側のクラン
プ用ダイオード22は入力端子21aと電源電圧Vpp
間に接続され、接地側のクランプ用ダイオード23は入
力端子21aと接地間に接続されている。また、プルア
ップ抵抗24は入力端子21aと電源電圧VDD間に接
続され、そして可変プルダウン抵抗25は入力端子21
aと接地間に接続されている。コンデンサ26は入力端
子21aと接地間に接続されている。バッファ回路もし
くはコンパレータ27および必要に応じて付加されるサ
ンプリング回路28は入力端子21aと出力端子21b
間に直列に接続されている。In the filter circuit 21 having the above configuration, the clamping diode 22 on the power supply side is connected to the input terminal 21a and the power supply voltage Vpp.
A clamping diode 23 on the ground side is connected between the input terminal 21a and the ground. Further, the pull-up resistor 24 is connected between the input terminal 21a and the power supply voltage VDD, and the variable pull-down resistor 25 is connected between the input terminal 21a and the power supply voltage VDD.
Connected between a and ground. Capacitor 26 is connected between input terminal 21a and ground. A buffer circuit or comparator 27 and a sampling circuit 28 added as necessary are connected to an input terminal 21a and an output terminal 21b.
connected in series between.
また、フィルタ回路21の入力端子には外付けの保護抵
抗31の一端が接続され、保護抵抗31の他端は配線コ
ネクタ30を介して信号入力スイッチ29に接続されて
いる。フィルタ回路2]の出力端子21bには電子回路
32が接続されている。Further, one end of an external protective resistor 31 is connected to the input terminal of the filter circuit 21, and the other end of the protective resistor 31 is connected to the signal input switch 29 via a wiring connector 30. An electronic circuit 32 is connected to the output terminal 21b of the filter circuit 2].
次に、動作について説明する。Next, the operation will be explained.
プルアップ抵抗24を構成するPチャネルMOSトラン
ジスタは常時導通し、入力端子21aをほぼ電源電圧v
DDにプルアップしている。信号入力スイッチ29をオ
ン・オフすると、フィルタ回wt21の入力電圧VIN
が変化し、その入力電圧VINの変化に応じて可変プル
ダウン抵抗25の抵抗値も変化する。The P-channel MOS transistor constituting the pull-up resistor 24 is always conductive and connects the input terminal 21a to approximately the power supply voltage V.
It is pulled up to DD. When the signal input switch 29 is turned on and off, the input voltage VIN of the filter circuit wt21
changes, and the resistance value of the variable pull-down resistor 25 also changes in accordance with the change in the input voltage VIN.
まず、信号入力スイッチ29がオフのとき、入力電圧V
INは、VIN:VDDとなり、これに伴いプルダウン
抵抗25を構成するPチャネルMOSトランジスタ25
bがオフする。従って、NチャネルMOSトランジスタ
25cがオンせずプルダウンNチャネルMOSトランジ
スタ25aのドレイン電流はほとんど流れない。すなわ
ち、可変プルダウン抵抗25はハイインピーダンス状態
となり。First, when the signal input switch 29 is off, the input voltage V
IN becomes VIN:VDD, and accordingly, the P-channel MOS transistor 25 forming the pull-down resistor 25
b turns off. Therefore, N-channel MOS transistor 25c is not turned on and almost no drain current flows through pull-down N-channel MOS transistor 25a. That is, the variable pull-down resistor 25 becomes a high impedance state.
コンパレータ27の入力信号電圧はほぼ電源電圧vDD
となる。The input signal voltage of the comparator 27 is approximately the power supply voltage vDD
becomes.
次に、上記と逆に信号入力スイッチ29がオンしたとき
は、プルダウン抵抗25を構成するPチャネルMOSト
ランジスタ25bがオンするためNチャネルMOSトラ
ンジスタ25cおよびプルダウンNチャネルMoSトラ
ンジスタ25aが導通し、このMOSトランジスタ25
aにあるドレイン電流が流れる。このため、可変プルダ
ウン抵抗25はある有限の抵抗値rpdを有することに
なる。つまり、信号入力スィッチ29オン時は、保護抵
抗3↓とプルダウン抵抗25aとが並列に接続され、入
力端子21aの電位は、プルダウン抵抗25aがない従
来の回路に比べて低くできる。Next, when the signal input switch 29 is turned on, contrary to the above, the P-channel MOS transistor 25b constituting the pull-down resistor 25 is turned on, so the N-channel MOS transistor 25c and the pull-down N-channel MoS transistor 25a become conductive, and this MOS transistor 25
A drain current flows at a. Therefore, the variable pull-down resistor 25 has a certain finite resistance value rpd. That is, when the signal input switch 29 is on, the protection resistor 3↓ and the pull-down resistor 25a are connected in parallel, and the potential of the input terminal 21a can be lower than that of the conventional circuit without the pull-down resistor 25a.
このときのフィルタ回路21の入力電圧VINは次式で
表わされる。The input voltage VIN of the filter circuit 21 at this time is expressed by the following equation.
rpd・R
るから、外付けの保護抵抗31の抵抗値Rは、300
V/R≦100mAから、
R≧3にΩ・・・■
となる。rpd・R Therefore, the resistance value R of the external protective resistor 31 is 300
From V/R≦100mA, R≧3 and Ω...■.
また、配線コネクタ31の接点の酸化被膜を確実に破る
ための接点電流rcを例えばIC≧1mAとし、電源電
圧Voo=5Vとすると、保護抵抗31の抵抗値R、プ
ルアップ抵抗24の抵抗値rおよび可変プルダウン抵抗
25の抵抗値rpdとICとの間の条件は、
rpd−R
rpd+R
また、フィルタ回路21において、上記■、■の条件を
満足させるためには以下に述べる条件を成立させる必要
がある。Further, if the contact current rc for reliably breaking the oxide film on the contact of the wiring connector 31 is IC≧1mA, and the power supply voltage Voo is 5V, then the resistance value R of the protective resistor 31 and the resistance value r of the pull-up resistor 24 The conditions between the resistance value rpd of the variable pull-down resistor 25 and the IC are: rpd-R rpd+R In addition, in the filter circuit 21, in order to satisfy the above conditions ① and ②, the following conditions must be satisfied. be.
すなわち、サージ印加時にダイオード4,5を流れる電
流IDによってラッチアップおよび破壊を防止する場合
、例えばサージ電圧を±300Vと仮定すると、工ひ≦
100mAとする必要があrpd+R
となる。That is, when preventing latch-up and destruction by the current ID flowing through the diodes 4 and 5 when a surge is applied, for example, assuming that the surge voltage is ±300V, the
The need for 100 mA is rpd+R.
ここで、本実施例におけるプルアップ抵抗24の抵抗値
rおよび可変プルダウン抵抗25の抵抗(firpdは
いずれもフィルタ回路21内にIC化されたMO8抵抗
であり、その抵抗値は、PチャネルMOSトランジスタ
24,25bのドレイン電流によって決定される。従っ
て、これらのプルアップ抵抗24およびプルダウン抵抗
25aの抵抗値の温度変化やバラツキ等はほぼ同じとな
る。Here, in this embodiment, the resistance value r of the pull-up resistor 24 and the resistance (firpd) of the variable pull-down resistor 25 are both MO8 resistors integrated into an IC in the filter circuit 21, and their resistance values are determined by the P-channel MOS transistor It is determined by the drain currents of the pull-up resistors 24 and 25b.Therefore, temperature changes and variations in the resistance values of the pull-up resistor 24 and the pull-down resistor 25a are almost the same.
そこで、バラツキ等を含めた最悪値でも上記■。Therefore, even the worst value including variations, etc. is the above ■.
■式を満足するようにR,rおよびrpdを設定すると
、例えば次のようになる。If R, r, and rpd are set so as to satisfy the formula (2), the following will be obtained, for example.
R=3にΩ(一定)
r =600Ω(rtyp) 、 900Ω(rsax
) 、 360Ω(r+ain)rpd=3にΩ(rp
d(typ))、4.5にΩ(rpd(max))、1
.8にΩ(r pd (win))従って、信号入力ス
イッチ29がオンのときのフィルタ回路21の入力電圧
VINの最大値は、また、配線コネクタ30の接点電流
Icの最小値は、
となる。R = 3, Ω (constant) r = 600 Ω (rtyp), 900 Ω (rsax
), 360Ω(r+ain)rpd=3 and Ω(rp
d(typ)), 4.5Ω(rpd(max)), 1
.. 8 is Ω(r pd (win)). Therefore, when the signal input switch 29 is on, the maximum value of the input voltage VIN of the filter circuit 21 and the minimum value of the contact current Ic of the wiring connector 30 are as follows.
上述のことから明らかなように、サージ電流IDおよび
コネクタ接点電流Icが従来と同じにも拘らず、信号入
力スィッチ29オン時の入力電圧VINを従来の場合に
比べ電源電圧VDDから大きく離すことができ、これに
伴いコンパレータ27の入力閾値電圧VTHのレベルも
かなり下げることができる。従って、信号入力スイッチ
29のオン・オフ時の入力信号に電波障害ノイズ等が重
畳された場合でも、従来のように入力信号の平均レベル
が入力閾値電圧VTRより高くなるという問題がなくな
り、コンパレータ27の誤動作を未然に防止できるとと
もに、入力信号のHi、、Lo時のフィルタ回路の入力
電圧のスイングを大きくとることができ、サージ、ノイ
ズに対するマージンも大きくとることができる。As is clear from the above, even though the surge current ID and connector contact current Ic are the same as in the conventional case, the input voltage VIN when the signal input switch 29 is turned on cannot be set much farther from the power supply voltage VDD than in the conventional case. Accordingly, the level of the input threshold voltage VTH of the comparator 27 can be considerably lowered. Therefore, even if radio interference noise or the like is superimposed on the input signal when the signal input switch 29 is turned on or off, the problem that the average level of the input signal becomes higher than the input threshold voltage VTR as in the conventional case is eliminated, and the comparator 27 In addition to preventing malfunctions of the filter circuit, the swing of the input voltage of the filter circuit when the input signal is high or low can be increased, and the margin against surges and noise can be increased.
第2図は、本発明によるフィルタ回路の他の実施例を示
す回路図である。FIG. 2 is a circuit diagram showing another embodiment of the filter circuit according to the present invention.
第2図の実施例は、信号入力スイッチ29を電源側に接
続したものであり、これに伴いコンデンサ26を入力端
子21aと電源電圧VDD間に接続するとともに、プル
アップ抵抗24およびプルダウン抵抗25を次のように
変形したものである。In the embodiment shown in FIG. 2, a signal input switch 29 is connected to the power supply side, and accordingly, a capacitor 26 is connected between the input terminal 21a and the power supply voltage VDD, and a pull-up resistor 24 and a pull-down resistor 25 are connected. It is modified as follows.
すなわち、プルアップ抵抗24Aを、プルアップPチャ
ネルMO3hランジスタ24aと、NチャネルMOSト
ランジスタ24bおよびPチャネルMOSトランジスタ
24cからなる可変プルアップ抵抗とし、また、プルア
ップダウン抵抗25AをNチャネルMOSトランジスタ
から構成し、そのゲートを電源電圧Vooと接続する。That is, the pull-up resistor 24A is a variable pull-up resistor composed of a pull-up P-channel MO3h transistor 24a, an N-channel MOS transistor 24b, and a P-channel MOS transistor 24c, and the pull-up down resistor 25A is composed of an N-channel MOS transistor. and its gate is connected to the power supply voltage Voo.
本実施例においては、プルダウン抵抗25ば常時導通し
ている。信号入力スイッチ29がオフのときは、プルダ
ウン抵抗25Aは導通しているからフィルタ回路21の
入力電圧のVINは零に近い値となり、NチャネルMO
Sトランジスタ24bがオフし、可変プルアップ抵抗2
4Aはハイインピーダンスとなる。そのため、入力電圧
VINはほぼOVに保持される。In this embodiment, the pull-down resistor 25 is always conductive. When the signal input switch 29 is off, the pull-down resistor 25A is conductive, so the input voltage VIN of the filter circuit 21 is close to zero, and the N-channel MO
The S transistor 24b is turned off, and the variable pull-up resistor 2
4A becomes high impedance. Therefore, the input voltage VIN is maintained at approximately OV.
信号入力スイッチ29がオンのとき入力電圧VINはあ
る値を示し、これにより可変プルアップ抵抗24Aを構
成するNチャネルMOSトランジスタ24bがオンする
ためPチャネルMO8)−ランジスタ24cおよびプル
アップ用PチャネルMOSトランジスタ24aがオンし
てこれにあるドレイン電流が流れる。このため、可変プ
ルアップ抵抗24Aはある有限の抵抗値rpdを有する
ことになる。したがって、信号入力スイッチ29がオン
時はP・チャネルMOSトランジスタ24aと保護抵抗
31とが並列に接続されるから入力端子21aの電位V
INをプルアップ抵抗24aがない場合に比べて高くで
きる。そのため、この実施例においても上記実施例と同
様な作用効果が得られる。When the signal input switch 29 is on, the input voltage VIN shows a certain value, which turns on the N-channel MOS transistor 24b that constitutes the variable pull-up resistor 24A. Transistor 24a turns on and a certain drain current flows through it. Therefore, the variable pull-up resistor 24A has a certain finite resistance value rpd. Therefore, when the signal input switch 29 is on, the P-channel MOS transistor 24a and the protection resistor 31 are connected in parallel, so the potential of the input terminal 21a is V.
IN can be made higher than in the case without the pull-up resistor 24a. Therefore, in this embodiment as well, the same effects as in the above embodiment can be obtained.
なお、以上では、プルアップおよびプルダウン抵抗をM
OSトランジスタで構成したが、MOS型すこ限定され
ない他、バイポーラ型で構成することもできる。In addition, in the above, the pull-up and pull-down resistors are M
Although it is constructed using an OS transistor, it is not limited to a MOS type, and may also be constructed from a bipolar type.
G1発明の効果
以上のように本発明によれば、IC化フィルタ回路の入
力端子にプルアップおよびプルダウン抵抗を接続し、一
方の抵抗値を、信号入力スイッチがオン時に低くなりオ
フ時に高くするようにしたので、コンパレータなどの入
力閾値電圧を信号入力スイッチオン時の電圧を予分離れ
た値にでき、これに伴いフィルタ回路が入力信号に対し
誤動作するのを防止できる。また、入力信号のHl。G1 Effects of the Invention As described above, according to the present invention, pull-up and pull-down resistors are connected to the input terminal of the IC-based filter circuit, and the value of one of the resistors is set to be low when the signal input switch is on and high when it is off. As a result, the input threshold voltage of a comparator or the like can be set to a value that is preliminarily separated from the voltage when the signal input switch is turned on, and accordingly, it is possible to prevent the filter circuit from malfunctioning in response to the input signal. Also, Hl of the input signal.
Lo時のフィルタ回路への入力電圧のスイング幅が大き
くできサージ、ノイズ等に対するマージンを大きくでき
る。The swing width of the input voltage to the filter circuit in Lo mode can be increased, and the margin against surges, noise, etc. can be increased.
第1図は本発明による発明による半導体フィルタ回路の
一実施例を示す回路図である。
第2図は本発明による半導体フィルタ回路の他の実施例
を示す回路図である。
第3図は従来のディスクリート構成によるフィルタ回路
の構成図である。
第4図は従来のIC化フィルタ回路の構成図である。
第5図および第6図は従来例を説明する波形図である。
21 : IC化フィルタ回路
22.23:クランプ用ダイオード
24.24Aニブルアツプ抵抗
25.25Aニブルダウン抵抗
26:コンデンサ
27:バッファ回路もしくはコンパレータ28:サンプ
リング回路
29:信号入力スイッチ 30:配線コネクタ31:保
護抵抗
特許出舐人 日産自動車株式会社FIG. 1 is a circuit diagram showing an embodiment of a semiconductor filter circuit according to the present invention. FIG. 2 is a circuit diagram showing another embodiment of the semiconductor filter circuit according to the present invention. FIG. 3 is a block diagram of a conventional filter circuit with a discrete configuration. FIG. 4 is a block diagram of a conventional IC filter circuit. FIGS. 5 and 6 are waveform diagrams illustrating a conventional example. 21: IC filter circuit 22.23: Clamping diode 24.24A nibble-up resistor 25.25A nibble-down resistor 26: Capacitor 27: Buffer circuit or comparator 28: Sampling circuit 29: Signal input switch 30: Wiring connector 31: Protection resistor Patent user Nissan Motor Co., Ltd.
Claims (1)
イッチに接続され、信号出力端子が前記信号入力スイッ
チのオン・オフに伴うデジタル信号を受信する電子回路
に接続されるとともに前記電子回路に侵入するノイズ等
を除去する集積化されたフィルタ回路において、 前記信号入力端子と電源間および前記信号入力端子と接
地間にそれぞれ接続されたクランプダイオードと、 前記信号入力端子と電源間に接続されたプルアップ抵抗
と、 前記信号入力端子と接地間に接続されたプルダウン抵抗
と、 前記信号入力端子と接地間もしくは前記信号入力端子と
電源間に接続したコンデンサと、 前記信号入力端子と前記信号出力端子間に接続されたバ
ッファもしくはコンパレータと、 前記プルアップおよびプルダウン抵抗のいずれか一方を
、前記信号入力スイッチのオン時にはその抵抗値が第1
の抵抗値となり、オフ時には第1の抵抗値より大きい第
2の抵抗値となるようにする抵抗値制御手段とを備えた
ことを特徴とする半導体フィルタ回路。[Claims] A signal input terminal is connected to a signal input switch via an external protective resistor, and a signal output terminal is connected to an electronic circuit that receives a digital signal associated with turning on and off the signal input switch. and an integrated filter circuit that removes noise etc. that invades the electronic circuit, comprising: a clamp diode connected between the signal input terminal and the power supply and between the signal input terminal and the ground, respectively; and a clamp diode connected between the signal input terminal and the power supply. a pull-up resistor connected between the signal input terminal and the ground; a pull-down resistor connected between the signal input terminal and the ground; a capacitor connected between the signal input terminal and the ground or between the signal input terminal and the power supply; and the signal input terminal. a buffer or a comparator connected between the signal input switch and the signal output terminal; and one of the pull-up and pull-down resistors, the resistance value of which is a first value when the signal input switch is on.
1. A semiconductor filter circuit comprising: a resistance value control means for controlling the resistance value to be a resistance value of 1, and a second resistance value larger than the first resistance value when turned off.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20204789A JPH0365807A (en) | 1989-08-03 | 1989-08-03 | Semiconductor filter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20204789A JPH0365807A (en) | 1989-08-03 | 1989-08-03 | Semiconductor filter circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0365807A true JPH0365807A (en) | 1991-03-20 |
Family
ID=16451050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20204789A Pending JPH0365807A (en) | 1989-08-03 | 1989-08-03 | Semiconductor filter circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0365807A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006138102A (en) * | 2004-11-11 | 2006-06-01 | Sekisui Chem Co Ltd | Movable partition wall panel and movable partition wall system |
JP2006292638A (en) * | 2005-04-13 | 2006-10-26 | Denso Corp | Method of inspecting circuit mounted on board |
JP2017050761A (en) * | 2015-09-03 | 2017-03-09 | 株式会社豊田自動織機 | Switch signal input circuit |
-
1989
- 1989-08-03 JP JP20204789A patent/JPH0365807A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006138102A (en) * | 2004-11-11 | 2006-06-01 | Sekisui Chem Co Ltd | Movable partition wall panel and movable partition wall system |
JP2006292638A (en) * | 2005-04-13 | 2006-10-26 | Denso Corp | Method of inspecting circuit mounted on board |
JP2017050761A (en) * | 2015-09-03 | 2017-03-09 | 株式会社豊田自動織機 | Switch signal input circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6459322B1 (en) | Level adjustment circuit and data output circuit thereof | |
JP2783183B2 (en) | Output circuit | |
EP0463854B1 (en) | Clocked driver circuit | |
JPH05291940A (en) | Gradually turning on cmos driver | |
JPH0584597B2 (en) | ||
US4589049A (en) | Protection circuit for integrated circuits | |
JPS6347285B2 (en) | ||
KR101699033B1 (en) | Output driver | |
US6169420B1 (en) | Output buffer | |
US5438292A (en) | Schmitt trigger circuit with CMOS inverters and filtering means | |
JPH0365807A (en) | Semiconductor filter circuit | |
EP0704972B1 (en) | Output circuit for gunning transceiver logic | |
JPH03184409A (en) | Semiconductor filter circuit | |
US4837463A (en) | Three-state complementary field effect integrated circuit | |
JPH0364117A (en) | Semiconductor filter | |
JPH03184410A (en) | Semiconductor filter circuit | |
US6456108B1 (en) | Input circuit for an output stage | |
JPH022201A (en) | Semiconductor input protection circuit | |
US20230318588A1 (en) | Signal chatter mitigation | |
US11799470B2 (en) | Multi-purpose output circuitry | |
JPH022202A (en) | Semiconductor input protection circuit | |
JPH04170213A (en) | Semiconductor filter circuit | |
JPH03183207A (en) | Filter circuit | |
JPH02231757A (en) | Semiconductor input protective circuit | |
JPH04192717A (en) | Mos transistor output circuit |