JPH0365684B2

JPH0365684B2 -

Info

Publication number: JPH0365684B2
Application number: JP57149679A
Authority: JP
Priority date: 1982-08-27
Filing date: 1982-08-27
Publication date: 1991-10-14
Also published as: JPS5939119A

Description

【発明の詳細な説明】産業上の利用分野本発明は単安定マルチバイブレータ、とりわ
け、高性能で安定性がよく、集積化に適する単安
定マルチバイブレータに関する。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a monostable multivibrator, particularly to a monostable multivibrator that has high performance, good stability, and is suitable for integration.

従来例の構成とその問題点たとえば、テレビジヨン受像機における水平同
期信号処理回路の場合のように、高性能で安定な
パルス信号を必要とする電子機器には、安定化手
段を付設した単安定マルチバイブレータが用いら
れる。第１図の回路構成は、この種の単安定マル
チバイブレータの従来例のひとつである。この構
成の単安定マルチバイブレータの動作をみると、
ダイオードD₁，D₂と抵抗R₁で動作電流が規定さ
れ、トランジスタQ₁〜Q₆とダイオードD₃，D₄と
で回路結合された双安定マルチバイブレータは、
所定の電源電圧V_CCが加えられたとき、トランジ
スタQ₂または同Q₃のどちらか一方がオンになり、
他方がオフになつて安定している。いま、トラン
ジスタQ₂がオンになつた場合についてみると、
電流源をなすトランジスタQ₅の電流は全てトラ
ンジスタQ₂を流れ、端子T₁に現われる出力電圧
は同トランジスタQ₂のコレクタ・エミツタ間電
圧（V_CEO）まで低下する。このため、他方のトラ
ンジスタQ₃へのベース電流は供給されず、同ト
ランジスタQ₃はオフになり、電流源トランジス
タQ₆の電流は、ダイオードD₄を通じて、トラン
ジスタQ₂のベースに供給され、同トランジスタ
Q₂がそのままオン状態を持続する。この結果、
双安定マルチバイブレータの互いのインバータト
ランジスタQ₂，Q₃のコレクタ電位、すなわち、
ａ，ｂで示す両出力点の電圧は、ａ点がほぼ
“Ｏ”ボルト，ｂ点がトランジスタQ₂のベース・
エミツタ間電圧（V_BE）とダイオードD₄の順方向
電圧（V_D）との和の電圧（V_BE＋V_D≒2V_BE）に
なる。したがつて、ｂ点に結合されたトランジス
タQ₇は、抵抗R₂を通じてベース電流が供給され
て、オン状態になるので、これに結合されたトラ
ンジスタQ₈のベース電圧は、トランジスタQ₇の
コレクタ・エミツタ間電圧（V_CEO）になり、同ト
ランジスタQ₈がオフ状態になる。このとき、ト
ランジスタQ₇のコレクタおよびトランジスタQ₈
のベースには、電源電圧V_CCと接地点との間に設
けられたCt，Rtよりなる充放電回路のコンデン
サCtの電圧端子が接続されているから、同コン
デンサCtの電荷は放電される。一方、トランジ
スタQ₈と同Q₉とでなる差動対は、トランジスタ
Q₉のベースに電源電圧V_CCから抵抗R₄，R₅の抵抗
比で分割される比較電圧V_REFが加えられているこ
とにより、電圧比較器としてはたらき、トランジ
スタQ₈がオフのときには、トランジスタQ₉がオ
ンとなつて電流源のトランジスタQ₁₀へ定電流を
与えている。この場合、トランジスタQ₈がオフ
であるから、ダイオードD₅には電流がなく、し
たがつて、このダイオードD₅に結合されたトラ
ンジスタQ₁₁もオフとなり、同トランジスタQ₁₁
を通じて供給される筈のトランジスタQ₁へのベ
ース電流もなく、トランジスタQ₁はオフ状態で
安定である。Conventional configurations and their problems For example, electronic devices that require high-performance and stable pulse signals, such as horizontal synchronization signal processing circuits in television receivers, require a monostable device equipped with a stabilizing means. A multivibrator is used. The circuit configuration shown in FIG. 1 is one of the conventional examples of this type of monostable multivibrator. Looking at the operation of a monostable multivibrator with this configuration,
A bistable multivibrator whose operating current is defined by diodes D ₁ and D ₂ and resistor R ₁ and whose circuit is coupled by transistors Q ₁ to Q ₆ and diodes D ₃ and D ₄ is
When a predetermined power supply voltage V _CC is applied, either transistor Q ₂ or transistor Q ₃ is turned on,
The other is off and stable. Now, if we consider the case when transistor Q ₂ is turned on, we get
All of the current in transistor _Q5 , which serves as a current source, flows through transistor _Q2 , and the output voltage appearing at terminal _T1 drops to the collector-emitter voltage ( _VCEO ) of transistor _Q2 . Therefore, the base current to the other transistor Q ₃ is not supplied and the same transistor Q ₃ is turned off, and the current of the current source transistor Q ₆ is supplied to the base of the transistor Q 2 through the diode D ₄ and the same transistor Q ₃ is turned off. transistor
Q ₂ remains on. As a result,
The collector potentials of the mutual inverter transistors Q ₂ and Q ₃ of the bistable multivibrator, i.e.,
The voltages at both output points indicated by a and b are approximately "O" volts at point a, and at the base of transistor _Q2 at point b.
The voltage becomes the sum of the emitter voltage (V _BE ) and the forward voltage (V _D ) of the diode D ₄ (V _BE +V _D ≒2V _BE ). Therefore, the transistor Q ₇ coupled to point b is supplied with base current through the resistor R ₂ and is turned on, so that the base voltage of the transistor Q ₈ coupled thereto is the same as that of the collector of the transistor Q ₇ .・The emitter voltage (V _CEO ) becomes high, and the same transistor _Q8 turns off. At this time, the collector of transistor Q ₇ and the collector of transistor Q ₈
Since the voltage terminal of the capacitor Ct of the charging/discharging circuit consisting of Ct and Rt provided between the power supply voltage V _CC and the ground point is connected to the base of the capacitor Ct, the charge of the capacitor Ct is discharged. On the other hand, the differential pair consisting of transistors _Q8 and _Q9 is
Since the comparison voltage V _REF , which is divided from the power supply voltage V _CC by the resistance ratio of resistors R ₄ and R ₅ , is applied to the base of Q ₉ , it functions as a voltage comparator, and when transistor Q ₈ is off, the _Q9 is turned on and provides a constant current to the current source transistor _Q10 . In this case, since the transistor Q ₈ is off, there is no current in the diode D ₅ and therefore the transistor Q ₁₁ coupled to this diode D ₅ is also off and the same transistor Q ₁₁
There is no base current to the transistor Q ₁ that would be supplied through the transistor Q 1 , and the transistor Q ₁ is stable in the off state.

次に、電源電圧V_CCを加えたときにトランジス
タQ₃がオンになつた場合についてみると、前述
の回路動作説明からもわかるように、双安定マル
チバイブレータの両インバータトランジスタQ₂，
Q₃のコレクタ電位は、ａ点が高く、ｂ点がほぼ
“Ｏ”ボルトになり、これによつて決まるトラン
ジスタQ₂および同Q₃の動作状態が、それぞれ、
オフおよびオンの状態になる。これにより、トラ
ンジスタQ₇はオフになり、同トランジスタQ₇の
コレクタおよびトランジスタQ₈のベース電圧を
与えるコンデンサCtの端子点T₂の電圧は、Ct，
Rtの時定数にしたがう充電特性によつて、時間
と共に順次上昇する。そして、端子T₂の電圧が
トランジスタQ₉のベースに加えられている比較
電圧（V_RFF）より高くなると、トランジスタQ₈，
Q₉の動作状態が反転し、電流源トランジスタQ₁₀
の電流はダイオードD₅およびトランジスタQ₈を
通じて与えられるようになる。ダイオードD₅に
電流が通じると、トランジスタQ₁₁が導通し、こ
れによつて、トランジスタQ₁がオンになる。こ
の結果、ａ点の電圧が低下し、トランジスタQ₃
がオフとなつて、ｂ点の電位が高くなり、トラン
ジスタQ₇が導通して、コンデンサCtの電荷が急
速に放電され、これにもとづいて、差動対トラン
ジスタQ₈，Q₉の動作が元に戻り、インバータの
トランジスタQ₁がオフ，トランジスタQ₂がオン，
トランジスタQ₃がオフの状態、すなわち、前述
の安定状態に戻る。 Next, looking at the case where transistor Q ₃ turns on when the power supply voltage V _CC is applied, as can be seen from the circuit operation description above, both inverter transistors Q ₂ of the bistable multivibrator
The collector potential of Q ₃ is high at point a and approximately “O” volts at point b, and the operating states of transistors Q ₂ and Q ₃ determined by this are as follows.
Turns off and on. As a result, the transistor _Q7 is turned off, and the voltage at the terminal point _T2 of the capacitor Ct, which provides the collector voltage of the transistor _Q7 and the base voltage of the transistor _Q8 , becomes Ct,
Due to the charging characteristics according to the time constant of Rt, it increases sequentially with time. Then, when the voltage at terminal T ₂ becomes higher than the comparison voltage (V _RFF ) applied to the base of transistor Q ₉ , transistors Q ₈ ,
The operating state of Q ₉ is reversed and the current source transistor Q ₁₀
The current is now given through diode D ₅ and transistor Q ₈ . When current passes through diode _D5 , transistor _Q11 becomes conductive, thereby turning on transistor _Q1 . As a result, the voltage at point a decreases, and transistor Q ₃
turns off, the potential at point b increases, transistor Q ₇ becomes conductive, and the charge in capacitor Ct is rapidly discharged. Based on this, the operation of differential pair transistors Q ₈ and Q ₉ returns to its original state. Returning to , inverter transistor Q ₁ is off, transistor Q ₂ is on,
Transistor _Q3 returns to the off state, ie the stable state described above.

ところで、第１図の回路で、トランジスタQ₄
に対して、抵抗R₃および端子T₃を通じて、第２
図イに示すトリガパルスを加えたときの動作をみ
ると、たとえば、トリガパルスt₁の期間にトラン
ジスタQ₄がオンになり、トランジスタQ₂がオフ
になる。また、この動作と同時に、トランジスタ
Q₇がオフとなり、端子T₂の電位はコンデンサCt
の充電特性により上昇を始める。この間の回路上
各点のタイムチヤートを第２図に示し、同図イに
示した前記端子T₃へのトリガパルスt₁に対し、ａ
点（端子T₁の電圧），ｂ点および端子T₂の各点の
電圧は、ロ，ハおよびニのように応動する。そし
て、端子T₂の電圧が所定の電圧，すなわち、ト
ランジスタQ₉に与えられている比較電圧（V_REF）
より高くなると、トランジスタQ₈同Q₉よりなる
電圧比較器は反転して、トランジスタQ₈がオン
になり、ダイオードD₅に電流が起り、これによ
り、トランジスタQ₁₁からトランジスタQ₁のベー
ス電流が供給され、同トランジスタQ₁がオンに
なつて、ａ点，すなわち端子T₁の電圧が急激に
低下し、トランジスタQ₃をオフにする。第２図
の波形で、t₃で示される期間は、コンデンサCtの
電圧が比較電圧（V_REF）まで上昇する期間であ
り、充電回路（Ct，Rt）に依存するものである。
トランジスタQ₃がオフになり、トランジスタQ₄
もオフであると、電流源トランジスタQ₆からの
電流が抵抗R₂を通じてトランジスタQ₇のベース
に供給され、同トランジスタQ₇がオンになり、
コンデンサCtの電荷は急激に放電され、かくし
て、回路状態は再び初期のような安定状態にな
る。 By the way, in the circuit shown in Figure 1, transistor Q ₄
, the second through resistor R ₃ and terminal T ₃
Looking at the operation when the trigger pulse shown in Figure A is applied, for example, during the period of the trigger pulse _t1 , the transistor _Q4 is turned on and the transistor _Q2 is turned off. Also, at the same time as this operation, the transistor
Q ₇ is turned off and the potential at terminal T ₂ is the capacitor Ct
begins to rise due to the charging characteristics of . A time chart at each point on the circuit during this period is shown in Figure 2, and for the trigger pulse _t1 to the terminal _T3 shown in Figure A,
The voltages at point (voltage at terminal _T1 ), point b, and each point at terminal _T2 respond as shown in (b), (c), and (d). Then, the voltage at terminal T ₂ is a predetermined voltage, that is, the comparison voltage (V _REF ) applied to transistor Q ₉ .
At higher voltages, the voltage comparator consisting of transistors Q ₈ and Q ₉ is reversed, turning on transistor Q ₈ and causing a current in diode D ₅ , which causes the base current of transistor Q ₁ to flow from transistor Q ₁₁ to The transistor Q ₁ is turned on, and the voltage at point a, that is, the terminal T _1, drops rapidly, turning off the transistor Q ₃ . In the waveform of FIG. 2, the period indicated by t ₃ is a period in which the voltage of the capacitor Ct rises to the comparison voltage (V _REF ), and depends on the charging circuit (Ct, Rt).
Transistor Q ₃ turns off, transistor Q ₄
is also off, the current from current source transistor Q ₆ is supplied through resistor R ₂ to the base _{of transistor Q 7} _, which turns on,
The charge on the capacitor Ct is rapidly discharged, and thus the circuit state returns to the initial stable state.

つぎに、端子T₃へのトリガ入力が期間t₃より長
い期間t₂なるパルスである場合についてみると、
トランジスタQ₄はt₂期間中オンであるが、端子
T₂の電圧が高くなつて、比較電圧（V_REF）を越
えると、差動対のトランジスタQ₈，Q₉が反転動
作をなして、ダイオードD₅側に電流が通じ、ト
ランジスタQ₁₁を通して、t₄＝t₂−t₃の期間中、ト
ランジスタQ₁にベース電流を与えることになる
から、この場合も、端子T₁の出力波形は、第２
図ロのように、期間t₃に固定されたものとなる。
なお、回路図中の端子T₄，T₅は、それぞれ電源
V_CCの高電圧側および低電圧側ないしは接地用で
あり、集積回路化に際し、T₁〜T₅は外部端子と
なる。 Next, considering the case where the trigger input to terminal _T3 is a pulse with a period _t2 longer than period _t3 ,
Transistor Q ₄ is on during t ₂ but the terminal
When the voltage of T ₂ increases and exceeds the comparison voltage (V _REF ), the transistors Q ₈ and Q ₉ of the differential pair perform an inversion operation, and current flows to the diode D ₅ side and passes through the transistor Q ₁₁ . During the period t ₄ = t ₂ - _{t 3} , the base current is given to the transistor Q ₁ , so in this case as well, the output waveform of the terminal T ₁ is the second
As shown in Figure B, it is fixed at period t ₃ .
Note that terminals T ₄ and T ₅ in the circuit diagram are respectively connected to the power supply.
They are for the high voltage side and low voltage side of V _CC or for grounding, and T ₁ to _{T 5} become external terminals when integrated circuits are integrated.

第１図示の単安定マルチバイブレータは、以上
に詳しくみたような基本動作をなすが、双安定マ
ルチバイブレータのインバータトランジスタをな
しているQ₁，Q₂，Q₃，Q₄のベースには、多量の
ベース電流が流入し、これらの各トランジスタは
飽和スイツチング動作をするため、トランジスタ
がオンからオフへ変化する際に、各トランジスタ
のベース領域におけるキヤリアの蓄積効果が顕著
になる。したがつて、ベース領域におけるキヤリ
アの蓄積効果を含む実際のタイミング図は第３図
イ〜ニのようになり、第２図イ〜ニに比較して、
t_S1，t_S2なる“遅れ”を生じる。第３図ロのt_S1，
同ハのt_S2は、それぞれトランジスタQ₂，Q₃がオ
ンからオフへの変化時に生じるキヤリア蓄積時間
である。回路動作が、t₃≫t_S1，t_S2なる低速動作の
場合には、かかるキヤリア蓄積時間を無視するこ
とができるが、t₃がt_S1，t_S2に近い値になるような
高速動作の場合には、このt_S1，t_S2が、ベース電
流、トランジスタのベース幅等に依存するため、
回路の電源変動，温度特性，ばらつきなどに関し
て不利な要因となり、これが回路性能上の大きな
問題点になる。 The monostable multivibrator shown in Figure ₁ performs _the basic operation as explained above _in detail _. Since the base current flows into each transistor and each of these transistors performs a saturation switching operation, the accumulation effect of carriers in the base region of each transistor becomes significant when the transistor changes from on to off. Therefore, the actual timing diagram including the carrier accumulation effect in the base region is as shown in Fig. 3 A to D, and compared to Fig. 2 A to D,
A “delay” of t _S1 and t _S2 occurs. t _S1 in Figure 3 B,
In the same figure, t _S2 is the carrier accumulation time that occurs when the transistors Q ₂ and Q ₃ change from on to off, respectively. In the case of low-speed circuit operation where t ₃ ≫ t _S1 , t _S2 , such carrier accumulation time can be ignored, but in the case of high-speed operation where t ₃ is close to t _S1 , t _S2 In this case, t _S1 and t _S2 depend on the base current, base width of the transistor, etc.
This becomes a disadvantageous factor in terms of circuit power supply fluctuations, temperature characteristics, variations, etc., and this becomes a major problem in circuit performance.

発明の目的本発明は、上述の従来構成の問題点を解消する
ものであり、高速動作の可能な単安定マルチバイ
ブレータを提供するものである。OBJECTS OF THE INVENTION The present invention solves the problems of the conventional configuration described above, and provides a monostable multivibrator capable of high-speed operation.

発明の構成本発明は、要約するに、トリガパルスを入力と
する双安定マルチバイブレータのインバータトラ
ンジスタのベース・エミツタ間にダイオードを並
列的に接続し、前記双安定マルチバイブレータの
出力で充放電回路をスイツチさせるとともに、前
記充放電回路が電圧または電流比較器に結合さ
れ、前記電圧または電流比較器の反転信号により
前記双安定マルチバイブレータをリセツトする構
成をそなえた単安定マルチバイブレータである。
本発明の構成では、双安定マルチバイブレータの
インバータトランジスタがいずれも非飽和で応動
するため、ベース領域におけるキヤリア蓄積効果
がなく、単安定マルチバイブレータの動作が高
速、安定である。Configuration of the Invention To summarize, the present invention connects a diode in parallel between the base and emitter of an inverter transistor of a bistable multivibrator that receives a trigger pulse as input, and a charging/discharging circuit is formed using the output of the bistable multivibrator. The monostable multivibrator is configured such that the charging/discharging circuit is coupled to a voltage or current comparator, and the bistable multivibrator is reset by an inverted signal of the voltage or current comparator.
In the configuration of the present invention, since all the inverter transistors of the bistable multivibrator respond in a non-saturated manner, there is no carrier accumulation effect in the base region, and the monostable multivibrator operates at high speed and stability.

実施例の説明第４図に本発明の実施例を示す。本実施例で
は、双安定マルチバイブレータのインバータトラ
ンジスタを構成するQ₁，Q₂，Q₃，Q₄の各トラン
ジスタのベース・エミツタ間に、ダイオードD₆，
D₇，D₈，D₉をそれぞれ挿入し、それらを各々の
トランジスタに対して、カレントミラー結合にし
ている。この第４図示回路で、トリガ入力端子
T₃に、波高値V_Tなるトリガパルスが到来した場
合の各点の電圧波形は、レベルに若干の相違はあ
るが、第２図で示した従来例のものと同様であ
る。すなわち、波高値V_Tのトリガパルス入力に
よつて、ダイオードD₉に生じる電流I_Tは、 I_T＝（V_T−V_BE）／R₃である。NPNトランジスタ
のエミツタ接地電流増幅率が十分に大であれば、
トランジスタQ₄のコレクタ電流I_C4はダイオード
D₉の電流I_Tに等しくなり、また、トランジスタ
Q₆のコレクタ電流I_C6も、I_C6＝I_C4であることによ
り、ｂ点の電位はほぼ接地電位になり、したがつ
て、トランジスタQ₁₂を介してのトランジスタQ₇
へのベース電流供給はできず、同トランジスタ
Q₇はオフとなる。一方、ｂ点の電位が低いこと
により、ダイオードD₄，抵抗R₆およびダイオー
ドD₇よりなる経路への電流はなく、ダイオード
D₇とカレントミラー結合されるトランジスタQ₂
のコレクタ電流I_C2も、I_C2＝Ｏであり、ａ点の電
位、すなわち、出力端子T₂の電圧は高いレベル
に保たれる。なお、端子T₃への入力パルスが到
来するまでは、第１図の従来例回路動作と同様
に、ダイオードD₄，抵抗６およびダイオードD₇
への経路に電流が通じており、トランジスタQ₂
のコレクタ電流I_C2も流れている。前述のように、
入力端子T₃にトリガパルスが到来した時点で、
トランジスタQ₂のコレクタ電流I_C2は急激に零に
なるが、トランジスタQ₂のコレクタに電流I_C2が
流れている状態でも、ダイオードD₇とトランジ
スタQ₂とがカレントミラー構成であるから、同
トランジスタQ₂のベースへはほとんど電流が流
れておらず、したがつて、ａ点の電位は、I_C2＝
Ｏの瞬間に2V_D（ダイオードD₃と同D₈の順方向電
圧）まで増加し、第３図ロに示されたような遅れ
期間t_S1を生じることはない。また、ダイオード
D₃および同D₈に電流源トランジスタQ₅のコレク
タ電流I_C5が流れると、ダイオードD₈およびトラ
ンジスタQ₃のカレントミラー結合を通じて、同
トランジスタQ₃のコレクタ電流I_C3も、I_C3＝I_C5と
なり、これによつても、ｂ点の電位はほぼ接地電
位に保たれる。コンデンサCt，抵抗Rtよりなる
充電回路は、時定数Ct，Rtに依存して、コンデ
ンサCtの端子電圧、すなわち、端子T₂の電圧が
上昇し始め、これが、差動対トランジスタQ₈，
Q₉よりなる電圧比較器の比較電圧（V_REF）に達
すると、電流源トランジスタQ₁₀のコレクタ電流
がダイオードD₅を流れるように反転動作し、こ
れによつて、トランジスタQ₁₁が導通し、このコ
レクタ電流がダイオードD₆を流れ、同ダイオー
ドD₆とトランジスタQ₁とのカレントミラー結合
により、トランジスタQ₁にコレクタ電流I_C1を生
じる。このとき、I_C1＝I_C5とすることにより、ａ
点の電圧がほぼ接地点の電位になり、ダイオード
D₃，同D₈の電流が零になつて、トランジスタQ₃
の電流が急激に零になつて、ｂ点の電圧を上昇さ
せる。したがつて、このときも、第３図リに示さ
れたようなキヤリア蓄積時間t_S2の遅れは起らな
い。DESCRIPTION OF EMBODIMENTS FIG. 4 shows an embodiment of the present invention. _In this embodiment _, _a diode _D6 _,
D ₇ , D ₈ , and D ₉ are inserted, respectively, and they are current mirror coupled to each transistor. In this fourth illustrated circuit, the trigger input terminal
When a trigger pulse having a peak value V _T arrives at T ₃ , the voltage waveform at each point is similar to that of the conventional example shown in FIG. 2, although there are some differences in level. That is, the current I _T generated in the diode D ₉ by the input of the trigger pulse with the peak value V _T is _IT = (V _T −V _BE )/R ₃ . If the common emitter current amplification factor of the NPN transistor is sufficiently large,
The collector current of transistor _Q4 I _C4 is a diode
The current in D ₉ will be equal to I _T and also the transistor
Since the collector current I _C6 of Q ₆ is also I _C6 = I _C4 , the potential at point b becomes almost the ground potential, and therefore the transistor Q ₇ flows through the transistor Q ₁₂ .
It is not possible to supply base current to the same transistor.
Q ₇ is off. On the other hand, since the potential at point b is low, no current flows to the path consisting of diode D ₄ , resistor R ₆ and diode D ₇ , and the diode
Transistor Q ₂ current mirror coupled with D ₇
The collector current I _C2 is also I _C2 =O, and the potential at point a, that is, the voltage at the output terminal T ₂ is maintained at a high level. Note that until the input pulse to the terminal T ₃ arrives, the diode D ₄ , the resistor 6 and the diode D ₇ operate in the same way as the conventional circuit shown in FIG.
There is a current passing through the path to the transistor Q ₂
A collector current I _C2 is also flowing. As aforementioned,
When the trigger pulse arrives at input terminal _T3 ,
The collector current I _C2 of the transistor Q ₂ suddenly becomes zero, but even though the current I _C2 is flowing through the collector of the transistor Q ₂ , since the diode D ₇ and the transistor Q ₂ have a current mirror configuration, Almost no current flows to the base of Q ₂ , so the potential at point a is I _C2 =
It increases to 2V _D (the forward voltage of diodes _D3 and _D8 ) at the moment of O, and the delay period _tS1 as shown in FIG. 3B does not occur. Also, the diode
When the collector current I _C5 of the current source transistor Q ₅ flows through D ₃ and D ₈ , the collector current I _C3 of the transistor Q ₃ also becomes I _C3 = I _C5 through the current mirror coupling of the diode D ₈ and transistor Q _3. Therefore, the potential at point b is maintained at approximately the ground potential. In the charging circuit consisting of the capacitor Ct and the resistor Rt, the terminal voltage of the capacitor Ct, that is, the voltage of the terminal T ₂ starts to rise depending on the time constants Ct and Rt, and this causes the differential pair transistor Q ₈ ,
When the reference voltage (V _REF ) of the voltage comparator consisting of Q ₉ is reached, the collector current of the current source transistor Q ₁₀ is inverted so as to flow through the diode D ₅ , thereby making the transistor Q ₁₁ conductive. This collector current flows through diode _D6 , and current mirror coupling between diode _D6 and transistor _Q1 generates collector current I _C1 in transistor _Q1 . At this time, by setting I _C1 = I _C5 , a
The voltage at the point becomes almost the potential at the ground point, and the diode
The currents in D ₃ and D ₈ become zero, and the transistor Q ₃
The current suddenly drops to zero, causing the voltage at point b to rise. Therefore, at this time as well, the delay in carrier accumulation time t _S2 as shown in FIG. 3 does not occur.

以上に本発明実施例回路の動作を、従来例と対
比して述べたが、この実施例の動作条件を整理す
ると、次のようになる。 The operation of the circuit according to the embodiment of the present invention has been described above in comparison with the conventional example, and the operating conditions of this embodiment can be summarized as follows.

I_C1＝I_C2＝I_C5 I_C3＝I_C4＝I_C6 第４図の実施例において、NPNトランジスタ
のエミツタ接地電流増幅率h_FE(N)およびPNPトラ
ンジスタのエミツタ接地電流増幅率h_FE(P)を無限
大、NPNトランジスタのベース接地電流増幅率
α_(N)を１とすれば、上記動作条件は実現可能であ
るが、現実には、h_FE(N)，h_FE(P)とも有限値であり、
また、α_(N)＜１である。したがつて、これらの現
実から、抵抗R₁を流れる電流をI_Oとすると、I_C1
〜I_C6を、I_O，I_T，h_FE(N)，h_FE(P)，h_FE(P)，α_(N)でそ
れ
ぞれ表わすと、 I_C1＝（h_FE(N)／h_FE(N)＋２）² （h_FE(P)／h_FE(P)＋２）α_(N)I_O I_C2＝I_C3＝（h_FE(N)／h_FE(N)＋２）（h_FE(P)／h_FE(P)＋２）I_O I_C4＝h_FE(N)／h_FE(N)＋２I_T I_C5＝I_C6＝h_FE(P)／h_FE(P)＋２I_O となり、理想の動作条件を満たさないこともある
が、これらは、ダイオードD₆〜D₉のカソード及
びトランジスタQ₁〜Q₄のエミツタに抵抗を付加
して、I_C1〜I_C4の電流を調整することによつて、
十分に実用範囲に設定可能である。 I _C1 = I _C2 = I _C5 I _C3 = I _C4 = I _C6 In the embodiment shown in Fig. 4, the common emitter current amplification factor h _FE(N) of the NPN transistor and the common emitter current amplification factor h _{FE(P )} is infinite and the common base current amplification factor α _(N) of the NPN transistor is 1, the above operating conditions can be achieved, but in reality, both h _{FE (N)} and h _{FE (P)} are finite. is the value,
Moreover, α _(N) <1. Therefore, from these realities, if the current flowing through the resistor R ₁ is I _O , then I _C1
~I _C6 is expressed by I _O , I _T , h _FE(N) , h _FE(P) , h _FE(P) , α _(N) , respectively, then I _C1 = (h _FE(N) / h _{FE (N)} +2) ² (h _FE(P) /h _FE(P) +2) α _(N) I _O I _C2 = I _C3 = (h _FE(N) /h _FE(N) +2) (h _{FE( P)} /h _FE(P) +2)I _O I _C4 =h _FE(N) /h _FE(N) +2I _T I _C5 =I _C6 =h _FE(P) /h _FE(P) +2I _O , ideal The operating conditions of I C1 to _I C4 can be adjusted by adding resistances to the cathodes of diodes D ₆ to _{D 9} and the emitters of transistors Q ₁ to _Q ₄ . Then,
It can be set within a sufficiently practical range.

また、実施例では、充放電回路の変化をコンデ
ンサ端子電圧から検知するため、電圧比較器を用
いたが、充放電回路の電流変化を検出して比較す
る電流比較器を使用して回路を構成することも可
能である。 In addition, in the example, a voltage comparator was used to detect changes in the charge/discharge circuit from the capacitor terminal voltage, but the circuit is configured using a current comparator that detects and compares current changes in the charge/discharge circuit. It is also possible to do so.

発明の効果以上に詳しくのべたように、本発明の単安定マ
ルチバイブレータによれば、双安定マルチバイブ
レータのインバータトランジスタがそれぞれ非飽
和形スイツチング特性によつて動作するため、各
トランジスタにキヤリア蓄積効果の影響が全くな
く、したがつて、高速動作に対しても十分な応答
性があり、信頼性が高い。また、回路構成上で付
加されるダイオードも、通常のバイポーラトラン
ジスタの製造工程で形成し得るから、集積回路化
にも障害は見当らず、製造適性も十分にあり、実
用的である。Effects of the Invention As described in detail above, according to the monostable multivibrator of the present invention, each of the inverter transistors of the bistable multivibrator operates with non-saturated switching characteristics, so that each transistor is free from the carrier accumulation effect. There is no influence at all, therefore, there is sufficient responsiveness even for high-speed operation, and the reliability is high. Furthermore, since the diode added to the circuit structure can be formed in the normal manufacturing process of bipolar transistors, there is no problem in integrating the circuit, and the manufacturing suitability is sufficient and it is practical.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は従来例の単安定マルチバイブレータの
回路図、第２図イ〜ヘ，第３図イ〜ニは同単安定
マルチバイブレータの動作を説明するためのタイ
シングチヤート図、第４図は本発明の実施例の単
安定マルチバイブレータの回路図である。 D₁〜D₉……ダイオード、Q₁〜Q₁₂……トランジ
スタ、R₁〜R₅……抵抗、T₁〜T₅……端子、Ct…
…コンデンサ、Rt……抵抗、V_CC……電源、
GND……接地（点）。 Figure 1 is a circuit diagram of a conventional monostable multivibrator, Figures 2A-F and 3A-D are timing charts for explaining the operation of the monostable multivibrator, and Figure 4 is a timing chart for explaining the operation of the monostable multivibrator. FIG. 2 is a circuit diagram of a monostable multivibrator according to an embodiment of the present invention. D ₁ to _{D 9} ... Diode, Q ₁ to _{Q 12} ... Transistor, R ₁ to _{R 5} ... Resistor, T ₁ to _{T 5} ... Terminal, Ct...
…capacitor, Rt…resistance, V _CC …power supply,
GND...Grounding (point).

Claims

【特許請求の範囲】１トリガパルスを入力とする双安定マルチバイ
ブレータのインバータトランジスタのベース・エ
ミツタ間にダイオードを並列的に接続し、前記双
安定マルチバイブレータの出力で充放電回路をス
イツチさせるとともに、前記充放電回路が電圧ま
たは電流比較器に結合され、前記電圧または電流
比較器の反転信号により前記双安定マルチバイブ
レータをリセツトする構成をそなえた単安定マル
チバイブレータ。２双安定マルチバイブレータのインバータトラ
ンジスタとダイオードとがカレントミラー結合を
なした特許請求の範囲第１項に記載の単安定マル
チバイブレータ。３双安定マルチバイブレータのそれぞれのイン
バータトランジスタのコレクタが定電流源に接続
されてなる特許請求の範囲第１項に記載の単安定
マルチバイブレータ。[Claims] 1. Connecting a diode in parallel between the base and emitter of an inverter transistor of a bistable multivibrator that receives a trigger pulse as input, and switching a charging/discharging circuit using the output of the bistable multivibrator, A monostable multivibrator, wherein the charging/discharging circuit is coupled to a voltage or current comparator, and an inverted signal of the voltage or current comparator resets the bistable multivibrator. 2. The monostable multivibrator according to claim 1, wherein the inverter transistor and the diode of the bistable multivibrator are current mirror coupled. 3. The monostable multivibrator according to claim 1, wherein the collector of each inverter transistor of the bistable multivibrator is connected to a constant current source.