JPH0365062A - Inverter - Google Patents
InverterInfo
- Publication number
- JPH0365062A JPH0365062A JP1197359A JP19735989A JPH0365062A JP H0365062 A JPH0365062 A JP H0365062A JP 1197359 A JP1197359 A JP 1197359A JP 19735989 A JP19735989 A JP 19735989A JP H0365062 A JPH0365062 A JP H0365062A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- transistor
- circuit
- output
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 85
- 238000004804 winding Methods 0.000 claims abstract description 41
- 230000000593 degrading effect Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 abstract 1
- 238000009499 grossing Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Inverter Devices (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、たとえば放電灯等の負荷を高周波点灯するイ
ンバータ装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to an inverter device for lighting a load such as a discharge lamp at high frequency.
（従来の技術）
従来のこの種のインバータ装置としては、インバータ回
路のスイッチング用のトランジスタのベース回路にコン
デンサを接続し、このコンデンサに対して直列に可変抵
抗を接続し、可変抵抗の抵抗値を変化させて、トランジ
スタのスイッチングを制御し、インバータ回路の出力を
変化させている。(Prior art) In this type of conventional inverter device, a capacitor is connected to the base circuit of a switching transistor in the inverter circuit, a variable resistor is connected in series with this capacitor, and the resistance value of the variable resistor is determined. The switching of the transistors is controlled by changing the output of the inverter circuit.
（発明が解決しようとする課題）
しかしながら、上記従来の構成で可変範囲を広（設計す
るとトランジスタのスイッチングが悪化する。(Problems to be Solved by the Invention) However, if the conventional configuration described above is designed to have a wide variable range, the switching of the transistor will deteriorate.
特に、高出力のインバータ回路の場合、スイッチングの
悪化は効率等の低下の問題となる。Particularly in the case of a high-output inverter circuit, deterioration in switching causes a decrease in efficiency and the like.
本発明は、上記問題点に鑑みなされたもので、インバー
タ回路の出力を大きく変化させても、トランジスタのス
イッチング動作が悪化することのないインバータ装置を
提供することを目的とする。The present invention has been made in view of the above problems, and an object of the present invention is to provide an inverter device in which the switching operation of the transistors does not deteriorate even if the output of the inverter circuit is greatly changed.
（課題を解決するための手段）
本発明のインバータ装置は、ベース回路の出力に従って
制御を行なうスイッチング用のトランジスタを有し直流
電源に接続されこの直流電源の直流電力を交流電力変換
するインバータ回路と、このインバータ回路の出力によ
り駆動される負荷と、入力巻線および出力巻線を有しこ
の入力巻線が前記負荷に接続されるとともに出力巻線が
前記トランジスタのベース回路に接続された変流器と、
前記ベース回路に複数並列に接続されたコンデンサと、
これらコンデンサのうち少なくとも１以上のコンデンサ
に対して直列に接続された可変抵抗とを具備したもので
ある。(Means for Solving the Problems) The inverter device of the present invention has an inverter circuit that has a switching transistor that performs control according to the output of a base circuit, is connected to a DC power supply, and converts the DC power of the DC power supply to AC power. , a load driven by the output of the inverter circuit, and a current transformer having an input winding and an output winding, the input winding being connected to the load, and the output winding being connected to the base circuit of the transistor. The vessel and
a plurality of capacitors connected in parallel to the base circuit;
The capacitor includes a variable resistor connected in series to at least one of these capacitors.
（作用）
本発明の直流電源の直流電力をインバータ回路で交流電
力に変換して、負荷に供給する。そして、負荷に流れた
負荷電流を変流器の入力巻線で検知し、出力巻線からト
ランジスタのベース回路に負荷電流に従った電流を供給
する。また、インバータ回路の出力を変化させる場合に
は、ベース回路のコンデンサに接続された可変抵抗の抵
抗値を変化させてトランジスタのスイッチングのタイミ
ングを変化させる。(Function) The DC power of the DC power source of the present invention is converted into AC power by an inverter circuit, and the AC power is supplied to the load. Then, the load current flowing through the load is detected by the input winding of the current transformer, and a current according to the load current is supplied from the output winding to the base circuit of the transistor. Furthermore, when changing the output of the inverter circuit, the switching timing of the transistor is changed by changing the resistance value of a variable resistor connected to the capacitor of the base circuit.
（実施例）
以下、本発明のインバータ装置の一実施例を図面を参照
して説明する。(Embodiment) Hereinafter, one embodiment of the inverter device of the present invention will be described with reference to the drawings.
第１図において、１は直流電源で、この直流電源１はイ
ンバータ回路２に接続され、このインバータ回路２は直
流電源ｔに対して、コンデンサ３およびバイポーラトラ
ンジスタ等のトランジスタ４のコレクタ・エミッタが直
列に接続され、コンデンサ３に対して並列にインバータ
トランス５の入力巻線６が接続され、出力巻線７はイン
バータ回路２の出力端を形成している。そして、出力巻
線７の一端は負荷としての放電灯８の一方のフィラメン
トに接続され、他端は、入力巻線９および出力巻線１０
を有する飽和形の変流器１１の入力巻線９を介して放電
灯８の他方のフィラメントに接続されている。また、放
電灯８の両フィラメント間には始動用のコンデンサ１２
が接続されている。In FIG. 1, 1 is a DC power supply, and this DC power supply 1 is connected to an inverter circuit 2. In this inverter circuit 2, the collector and emitter of a capacitor 3 and a transistor 4 such as a bipolar transistor are connected in series with a DC power supply t. An input winding 6 of an inverter transformer 5 is connected in parallel to the capacitor 3, and an output winding 7 forms an output end of the inverter circuit 2. One end of the output winding 7 is connected to one filament of a discharge lamp 8 as a load, and the other end is connected to an input winding 9 and an output winding 10.
It is connected to the other filament of the discharge lamp 8 via the input winding 9 of a saturated current transformer 11 having a saturated current transformer 11 . In addition, a starting capacitor 12 is provided between both filaments of the discharge lamp 8.
is connected.
さらに、出力巻線１０の一端はトランジスタ４のベース
に接続され、他端のコンデンサ１３を介してトランジス
タ４のエミッタに接続されている。Furthermore, one end of the output winding 10 is connected to the base of the transistor 4, and the other end is connected to the emitter of the transistor 4 via a capacitor 13.
そしてコンデンサ１３には、コンデンサ１４および可変
抵抗１５の直列回路と、コンデンサ１６および可変抵抗
１７の直列回路とが並列に接続されている。A series circuit of a capacitor 14 and a variable resistor 15 and a series circuit of a capacitor 16 and a variable resistor 17 are connected to the capacitor 13 in parallel.
次に、上記第１図に示すインバータ装置の動作について
説明する。Next, the operation of the inverter shown in FIG. 1 will be explained.
まず、直流電源１の直流電力を、インバータ回路２のコ
ンデンサ３、インバータトランス５の入力巻線６および
トランジスタ４等にて共振させて逆変換し、出力巻線７
に交流電力を誘起し、放電灯８に供給する。また、放電
灯８に流れる電流を入力巻線９にて検知し、出力巻線１
０からトランジスタ４のベースに正帰還させて、インバ
ータ回路２を自励発振させる。さらに、可変抵抗１５お
よび可変抵抗１７の抵抗値を同時にあるいは順次に増加
させて、コンデンサ１３、コンデンサ１４およびコンデ
ンサ１６の合成容量を小さくすることにより、変流器１
１の飽和時間を短くして、インバータ回路２の出力を低
下させ、反対に、可変抵抗要素としての可変抵抗１５お
よび可変抵抗要素としての可変抵抗１７の抵抗値を同時
にあるいは順次減少させて、コンデンサ１３、コンデン
サ１４およびコンデンサ１６の合成容量を大きくするこ
とにより、変流器１１の飽和時間を長くして、インバー
タ回路２の出力を増加させる。First, the DC power of the DC power supply 1 is resonated and inversely converted by the capacitor 3 of the inverter circuit 2, the input winding 6 of the inverter transformer 5, the transistor 4, etc., and the output winding 7
AC power is induced in the discharge lamp 8 and supplied to the discharge lamp 8. In addition, the current flowing through the discharge lamp 8 is detected by the input winding 9, and the output winding 1
0 to the base of the transistor 4 to cause the inverter circuit 2 to self-oscillate. Furthermore, by increasing the resistance values of variable resistor 15 and variable resistor 17 simultaneously or sequentially to reduce the combined capacitance of capacitor 13, capacitor 14, and capacitor 16, current transformer 1
By shortening the saturation time of the capacitor 1, the output of the inverter circuit 2 is reduced, and conversely, the resistance values of the variable resistor 15 as a variable resistance element and the variable resistor 17 as a variable resistance element are simultaneously or sequentially reduced. 13. By increasing the combined capacitance of capacitor 14 and capacitor 16, the saturation time of current transformer 11 is lengthened, and the output of inverter circuit 2 is increased.
また、他の実施例を第２図を参照して説明する。Further, another embodiment will be described with reference to FIG.
第２図において、直流電源１は商用交流電源２１に、ヒ
ユーズ２２が接続され、ヒユーズ２２を介した商用交流
電源２１の両端に定電圧素子２３およびコンデンサ２４
が接続され、コンデンサ２４の一端がトランス２５の一
方の巻線２６に接続され、他端が他方の巻線２７に接続
され、そして、それぞれの巻線２６゜２７は、デルタ接
続された３つの雑音防止用のコンデンサ２ｇ、 ２９．
３０のコンデンサ２８およびコンデンサス９の接続点と
コンデンサ２８およびコンデンサ３０の接続点とに接続
され、コンデンサ２９およびコンデンサ３０の接続点は
接地されている。また、コンデンサ２８の両端に、ブリ
ッジ接続された４つのダイオード３１．３２．３３．３
４にて形成される整流回路３５の交流入力端が接続され
、この整流回路３５の直流入力端間に、抵抗３６、ダイ
オード３７およびダイオード３８が直列に接続されてい
る。さらに、抵抗３６には、平滑コンデンサ３９、ダイ
オード３７にはダイオード４０、抵抗４１および平滑コ
ンデンサ４３の直列回路が並列に接続され、ダイオード
３８には抵抗４３が並列に接続されている。また、平滑
コンデンサ３９、ダイオード４０および抵抗４１の直列
回路には、ダイオード４４が並列に接続され、平滑コン
デンサ４２には抵抗４５が並列に接続され、抵抗４３に
はサイリスタ４６のアノード・カソードが接続されてい
る。In FIG. 2, the DC power supply 1 is connected to a commercial AC power supply 21 with a fuse 22, and a constant voltage element 23 and a capacitor 24 are connected to both ends of the commercial AC power supply 21 via the fuse 22.
is connected, one end of the capacitor 24 is connected to one winding 26 of the transformer 25, the other end is connected to the other winding 27, and each winding 26, 27 is connected to three delta-connected windings. 2g capacitor for noise prevention, 29.
The connection point between the capacitor 28 and the capacitor 9 of No. 30 is connected to the connection point between the capacitor 28 and the capacitor 30, and the connection point between the capacitor 29 and the capacitor 30 is grounded. In addition, four diodes 31, 32, 33, 3 connected in a bridge are connected to both ends of the capacitor 28.
4 is connected to the AC input terminal of a rectifier circuit 35, and a resistor 36, a diode 37, and a diode 38 are connected in series between the DC input terminals of the rectifier circuit 35. Further, a smoothing capacitor 39 is connected to the resistor 36, a series circuit of a diode 40, a resistor 41, and a smoothing capacitor 43 is connected to the diode 37 in parallel, and a resistor 43 is connected to the diode 38 in parallel. Further, a diode 44 is connected in parallel to a series circuit of a smoothing capacitor 39, a diode 40, and a resistor 41, a resistor 45 is connected in parallel to the smoothing capacitor 42, and an anode and a cathode of a thyristor 46 are connected to the resistor 43. has been done.
さらに、抵抗４５およびサイリスタ４６の直列回路には
、抵抗４７および平滑コンデンサ４８の直列回路が接続
され、この平滑コンデンサ４８には抵抗４９および抵抗
５０の直列回路が接続され、抵抗４９および抵抗５０の
接続点にはサイリスタ４６のゲートが接続されている。Further, a series circuit of a resistor 47 and a smoothing capacitor 48 is connected to a series circuit of a resistor 45 and a thyristor 46, a series circuit of a resistor 49 and a resistor 50 is connected to the smoothing capacitor 48, and a series circuit of a resistor 49 and a resistor 50 is connected The gate of the thyristor 46 is connected to the connection point.
また、整流回路３５の交流出力端には、定電圧素子５１
およびコンデンサ５２が並列に接続されている。Further, a constant voltage element 51 is connected to the AC output terminal of the rectifier circuit 35.
and a capacitor 52 are connected in parallel.
そして、直流電源１の出力端には抵抗５５および抵抗５
６の並列回路を介してインバータ回路２のコンデンサ３
およびトランジスタ４のコレクタ・エミッタが接続され
、コンデンサ３の両端間には漏洩形のトランス５の入力
巻線６が接続され、出力巻線７の両端が出力端を形成し
ている。A resistor 55 and a resistor 5 are connected to the output terminal of the DC power supply 1.
Capacitor 3 of inverter circuit 2 through parallel circuit of 6
The collector and emitter of a transistor 4 are connected to each other, the input winding 6 of a leakage type transformer 5 is connected between both ends of the capacitor 3, and both ends of an output winding 7 form output ends.
さらに、出力巻線７の一端は一方の放電灯８の一方のフ
ィラメントに接続され、他端は、直流除去用のコンデン
サ５７および飽和形の変流器１１の入力巻線９を介して
、他方の放電灯８の一方のフィラメントに接続され、コ
ンデンサ５７および入力巻線９の両端には、抵抗５８お
よび抵抗５９の直列回路が接続されている。また、一方
の放電灯８の他方のフィラメントと、他方の放電灯８の
他方のフィラメントとの間はそれぞれ接続されるととも
に、インバータトランス５に接続された予熱用巻線６０
に接続されている。Further, one end of the output winding 7 is connected to one filament of one of the discharge lamps 8, and the other end is connected to the other end through the DC removal capacitor 57 and the input winding 9 of the saturation type current transformer 11. A series circuit of a resistor 58 and a resistor 59 is connected to both ends of the capacitor 57 and the input winding 9. Further, the other filament of one discharge lamp 8 and the other filament of the other discharge lamp 8 are connected to each other, and a preheating winding 60 connected to the inverter transformer 5
It is connected to the.
そして、変流器１１の出力巻線ＩＯの一端は、トランジ
スタ４のベースに、他端はコンデンサ１３と抵抗５５お
よび抵抗５６の並列回路とを介してトランジスタ４のエ
ミッタに接続されている。また、コンデンサ１３には、
コンデンサ１４および可変抵抗要素としてのＦＥＴ６２
のドレイン・ソース間の直列回路と、コンデンサ１６お
よび可変抵抗要素としてのＦＥＴ６３のドレイン・ソー
ス間の直列回路とが並列に接続されている。さらに、変
流器１１の出力巻線１０の両端間にはトランジスタ４の
オン時間設定用の３つのダイオード６４．６５．６６が
接続され、トランジスタ４のベースと、抵抗５５および
抵抗５６の並列回路を介したトランジスタ４のエミッタ
との間には、ダイオード６７および抵抗６８の直列回路
が接続されている。One end of the output winding IO of the current transformer 11 is connected to the base of the transistor 4, and the other end is connected to the emitter of the transistor 4 via the capacitor 13 and a parallel circuit of a resistor 55 and a resistor 56. Moreover, in the capacitor 13,
Capacitor 14 and FET 62 as variable resistance element
A series circuit between the drain and source of the capacitor 16 and a series circuit between the drain and source of the FET 63 as a variable resistance element are connected in parallel. Furthermore, three diodes 64, 65, 66 for setting the on-time of the transistor 4 are connected between both ends of the output winding 10 of the current transformer 11, and the base of the transistor 4 is connected to a parallel circuit of a resistor 55 and a resistor 56. A series circuit of a diode 67 and a resistor 68 is connected between the emitter of the transistor 4 and the emitter of the transistor 4 via the .
また、直流電源１の出力端間には、抵抗７１および抵抗
７２および平滑コンデンサ７３の直列回路が並列に接続
され、平滑コンデンサ７３には、ダイオード７４および
抵抗７５の直列回路と、フォトトランジスタ７６のコレ
クタ・エミッタ間と、抵抗７７、トランジスタ７８のエ
ミッタ・コレクタ間、抵抗７９および抵抗８θの直列回
路と、抵抗８１および平滑コンデンサ８２の直列回路と
が並列に接続され、抵抗８１および平滑コンデンサ８２
の接続点は抵抗８３を介してＦＥＴ６２のゲートに、抵
抗７９および抵抗８０の接続点はＦＥＴ６３に接続され
ている。さらに、トランジスタ７８のベースと直流電源
１の負側との間にはコンデンサ８４が接続され、このコ
ンデンサ８４には抵抗８５および可変抵抗８６の直列回
路が接続されている。さらに、トランジスタ４のコレク
タと直流電源１の負側との間には、ダイオード８７が接
続され、このダイオード８７には、ダイオード８８およ
びコンデンサ８９の直列回路が接続され、ダイオード８
８およびコンデンサ８９の接続点は抵抗９０および抵抗
９１を介してトランジスタ７８のベースに接続されてい
る。Further, a series circuit of a resistor 71 and a resistor 72 and a smoothing capacitor 73 are connected in parallel between the output terminals of the DC power supply 1, and a series circuit of a diode 74 and a resistor 75 and a phototransistor 76 are connected to the smoothing capacitor 73. A series circuit of a resistor 79 and a resistor 8θ, a series circuit of a resistor 81 and a smoothing capacitor 82 are connected in parallel between the collector and emitter, a resistor 77 and an emitter-collector of the transistor 78, and a series circuit of a resistor 81 and a smoothing capacitor 82 are connected in parallel.
The connection point between the resistors 79 and 80 is connected to the gate of the FET 62 via the resistor 83, and the connection point between the resistors 79 and 80 is connected to the FET 63. Further, a capacitor 84 is connected between the base of the transistor 78 and the negative side of the DC power supply 1, and a series circuit of a resistor 85 and a variable resistor 86 is connected to the capacitor 84. Further, a diode 87 is connected between the collector of the transistor 4 and the negative side of the DC power supply 1, and a series circuit of a diode 88 and a capacitor 89 is connected to the diode 87.
A connection point between the transistor 8 and the capacitor 89 is connected to the base of the transistor 78 via a resistor 90 and a resistor 91.
次に上記第２図に示すインバータ装置の動作を説明する
。Next, the operation of the inverter shown in FIG. 2 will be explained.
まず、直流電源１で、交流電力を直流電力に変換する。First, the DC power supply 1 converts AC power into DC power.
この直流電力を、インバータ回路２のコンデンサ、イン
バータトランス５の入力巻線６およびトランジスタ４に
て共振させ、インバータトランス５の出力巻線７および
予熱巻線６０に高周波の交流電力を誘起させる。そして
、放電灯８゜８を予熱する。This DC power is resonated by the capacitor of the inverter circuit 2, the input winding 6 of the inverter transformer 5, and the transistor 4, and high-frequency AC power is induced in the output winding 7 and the preheating winding 60 of the inverter transformer 5. Then, preheat the discharge lamp 8°8.
放電灯８．８を始動させるに際しては、コンデンサ８２
は充電されていないのでＦＥＴ６２はゲート電圧が与え
られないので、オフ状態を保持している。また、トラン
ジスタ７８はオンされるので、ＦＥＴ６３はゲート電圧
が印加され、オン状態となり、コンデンサ１３およびコ
ンデンサ１６の容量にて、変流器１１を中程度の時間で
飽和させ、トランジスタ４をスイッチングし、ソフトス
タートを行なう。When starting the discharge lamp 8.8, the capacitor 82
Since FET 62 is not charged, no gate voltage is applied to it, so it maintains an off state. Further, since the transistor 78 is turned on, a gate voltage is applied to the FET 63, which turns on, saturates the current transformer 11 in a medium time with the capacitance of the capacitor 13 and the capacitor 16, and switches the transistor 4. , perform a soft start.
その後、コンデンサ８２が充電され、ＦＥＴ６２に徐々
にゲート電圧が印加され、ＦＥＴ６２のドレイン、ソー
ス間の抵抗値は徐々に小さくなり、徐々にコンデンサ１
４の容量がコンデンサ１３およびコンデンサ１６に加え
られ、変流器１１の飽和時間が長くなり、コンデンサ１
３、コンデンサ１４およびコンデンサ１６の容量が加え
られることにより、インバータ回路２の出力は増加し、
放電灯８，８は点灯状態となる。Thereafter, the capacitor 82 is charged, a gate voltage is gradually applied to the FET 62, the resistance value between the drain and source of the FET 62 gradually decreases, and the capacitor 1
4 is added to capacitor 13 and capacitor 16, increasing the saturation time of current transformer 11 and capacitor 1
3. By adding the capacitance of capacitor 14 and capacitor 16, the output of inverter circuit 2 increases,
The discharge lamps 8, 8 are turned on.
そして、放電灯８，８が点灯状態となるとインバータ回
路２は定電圧制御を行なう。スイッチング素子であるト
ランジスタ４のコレクタ電流をコンデンサ８９で検知し
、トランジスタ７８のベース電流を制御して、トランジ
スタ７８の出力を制御させ、ＦＥＴ６３のゲート電圧を
変化させて、ＦＥＴ６３のドレイン・ソース間の抵抗値
を変化させ、コンデンサ１３、コンデンサ１４およびコ
ンデンサ１６の合成容量を変化させ、すなわちトランジ
スタ４のコレクタ・エミッタ電流に対応させて変流器１
１の飽和時間を変化させてインバータ回路２の出力を一
定に保持する。Then, when the discharge lamps 8, 8 are turned on, the inverter circuit 2 performs constant voltage control. The collector current of the transistor 4, which is a switching element, is detected by the capacitor 89, the base current of the transistor 78 is controlled, the output of the transistor 78 is controlled, the gate voltage of the FET 63 is changed, and the voltage between the drain and source of the FET 63 is changed. By changing the resistance value and changing the combined capacitance of the capacitor 13, capacitor 14, and capacitor 16, in other words, the current transformer 1 is adjusted to correspond to the collector-emitter current of the transistor 4.
The output of the inverter circuit 2 is held constant by changing the saturation time of the inverter circuit 2.
また、たとえば放電灯８．８の電圧が寿命末期等により
上昇すると、図示しない放電灯８．８の電圧を検知する
検知装置の発光ダイオード等が点灯し、フォトトランジ
スタ７６をオンする。このフォトトランジスタ７６のオ
ンにより、トランジスタ７８のエミッタ・コレクタ電流
はバイパスされてオフし、ＦＥＴ６３のゲート電圧がオ
フされてＦＥＴ６３がオフするとともに、コンデンサ８
２の電荷が減少しＦＥＴ６２のゲート電圧が低下してＦ
ＥＴ６２が徐々にオフし、トランジスタ４のベース回路
はコンデンサ１３の容量のみに低下し、変流器１１の飽
和が速くなってインバータ回路の出力が低下し、回路を
保護する。Further, when the voltage of the discharge lamp 8.8 increases, for example, at the end of its life, a light emitting diode or the like of a detection device (not shown) for detecting the voltage of the discharge lamp 8.8 lights up, turning on the phototransistor 76. By turning on the phototransistor 76, the emitter-collector current of the transistor 78 is bypassed and turned off, the gate voltage of the FET 63 is turned off, the FET 63 is turned off, and the capacitor 8
The charge on FET 2 decreases, the gate voltage of FET 62 decreases, and FET
ET62 is gradually turned off, the base circuit of transistor 4 is reduced to only the capacitance of capacitor 13, saturation of current transformer 11 becomes faster, the output of the inverter circuit is reduced, and the circuit is protected.
さらに、他の実施例を第３図を参照して説明する。Furthermore, another embodiment will be described with reference to FIG.
この第３図に示すインバータ装置は、第２図のインバー
タ装置から抵抗８１、平滑コンデンサ８２および抵抗８
３を取除くとともに、抵抗７９に代えてツェナダイオー
ド９５を接続し、ＦＥＴ６２のゲートをトランジスタ７
８のコレクタおよびツェナダイオード９５の接続点に接
続し、ＦＥＴ６３のゲートをツェナダイオード９５およ
び抵抗８０の接続点に接続したものである。The inverter device shown in FIG. 3 includes a resistor 81, a smoothing capacitor 82, and a resistor 8 from the inverter device shown in FIG.
3 is removed, a Zener diode 95 is connected in place of the resistor 79, and the gate of the FET 62 is connected to the transistor 7.
The gate of the FET 63 is connected to the connection point between the Zener diode 95 and the resistor 80.
つぎに上記第３図に示す装置の動作について説明する。Next, the operation of the apparatus shown in FIG. 3 will be explained.
なお、第２図に示す装置と同一の動作については説明を
省略する。Note that the explanation of the same operations as those of the apparatus shown in FIG. 2 will be omitted.
まず、放電灯８，８を始動するに際しては、トランジス
タ７８がオンされることにより、コンデンサ８４の充電
に伴ってＦＥＴ６２のゲートに電圧が印加され、ＦＥＴ
６２が徐々にオンする。そして、放電灯８，８が点灯し
、コンデンサ８４が充電されるとツェナダイオード９５
がツェナ電圧を超えてオンし、ＦＥＴ６３にゲート電圧
が印加されてＦＥＴ６３がオンする。First, when starting the discharge lamps 8, 8, the transistor 78 is turned on, and a voltage is applied to the gate of the FET 62 as the capacitor 84 is charged.
62 is gradually turned on. Then, when the discharge lamps 8, 8 are turned on and the capacitor 84 is charged, the zener diode 95
exceeds the Zener voltage and turns on, gate voltage is applied to the FET 63 and the FET 63 turns on.
また、インバータ回路２の定電圧制御の際は、トランジ
スタ４のコレクタ電流をコンデンサ８９で検知し、トラ
ンジスタ７８のベース電流を制御し、ＦＥＴ６２のゲー
ト電圧を変化させてＦＥＴ６２の抵抗値を変化させ、ト
ランジスタ４のコレクタ電流に従ってインバータ回路２
の出力を制御する。Further, when controlling the constant voltage of the inverter circuit 2, the collector current of the transistor 4 is detected by the capacitor 89, the base current of the transistor 78 is controlled, and the gate voltage of the FET 62 is changed to change the resistance value of the FET 62. Inverter circuit 2 according to the collector current of transistor 4
control the output of
さらに、放電灯８の寿命末期等により放電灯８間の電圧
が上昇すると、第２図に示す装置の場合と同様に、図示
しない検知装置にて、フォトトランジスタ７６をオンし
、トランジスタ７８のコレクタ・エミッタ電流を、フォ
トトランジスタ７６にバイパスさせ、トランジスタ７８
をオフしＦＥＴ６２およびＦＥＴ６３のゲート電圧をな
くし、ＦＥＴ６２およびＦＥＴ６３をオフさせてインバ
ータ回路２の出力を低下させる。Furthermore, when the voltage across the discharge lamp 8 increases due to the end of its life, etc., the detector (not shown) turns on the phototransistor 76, as in the case of the device shown in FIG.・The emitter current is bypassed to the phototransistor 76 and the transistor 78
is turned off to eliminate the gate voltage of FET 62 and FET 63, and FET 62 and FET 63 are turned off to lower the output of inverter circuit 2.
この第３図に示す実施例によれば、Ｆ Ｅ Ｔ ６２お
よびＦＥＴ６３の抵抗値をかなり低くまで低下させるこ
とができるので、インバータ回路２の出力を大きくする
ことができ高効率とすることができる。According to the embodiment shown in FIG. 3, the resistance values of the FET 62 and the FET 63 can be lowered to a considerably low level, so the output of the inverter circuit 2 can be increased and high efficiency can be achieved. .
本発明によれば、インバータ回路のスイッチング用のト
ランジスタのベース回路に、複数のコンデンサの並列回
路を設け、これらコンデンサのうちの１以上に可変抵抗
を接続したので、インバータ回路の出力を大きく変化さ
せても、トランジスタのスイッチング動作が悪化するこ
となくインバータ回路から出力を得ることができる。According to the present invention, a parallel circuit of a plurality of capacitors is provided in the base circuit of the switching transistor of the inverter circuit, and a variable resistor is connected to one or more of these capacitors, so that the output of the inverter circuit can be greatly changed. However, even if the switching operation of the transistor is not deteriorated, an output can be obtained from the inverter circuit.
第１図は本発明のインバータ装置の一実施例を示す回路
図、第２図は他の実施例を示す回路図、第３図はさらに
他の実施例を示す回路図である。
１・・直流電源、２・・インバータ回路、４・トランジ
スタ、８・・負荷としての放電灯、９・・入力巻線、１
０・・出力巻線、１１・・変流器、１３、１４．１６・
・コンデンサ、１５．１７・・可変抵抗要素としての可
変抵抗、６２．６３・・可変抵抗要素としてのＦＥ７０FIG. 1 is a circuit diagram showing one embodiment of the inverter device of the present invention, FIG. 2 is a circuit diagram showing another embodiment, and FIG. 3 is a circuit diagram showing still another embodiment. 1. DC power supply, 2. Inverter circuit, 4. Transistor, 8. Discharge lamp as load, 9. Input winding, 1
0...Output winding, 11...Current transformer, 13, 14.16...
・Capacitor, 15.17... Variable resistance as variable resistance element, 62.63... FE70 as variable resistance element
Claims (1)
ング用のトランジスタを有し直流電源に接続されこの直
流電源の直流電力を交流電力変換するインバータ回路と
、 このインバータ回路の出力により駆動される負荷と、 入力巻線および出力巻線を有しこの入力巻線が前記負荷
に接続されるとともに出力巻線が前記トランジスタのベ
ース回路に接続された変流器と、前記ベース回路に互い
に並列的に接続された３個以上のコンデンサと、 これらコンデンサのうち少なくとも２個以上のコンデン
サに対して直列に接続された可変抵抗要素と を具備したことを特徴とするインバータ装置。(1) an inverter circuit that has a switching transistor that performs control according to the output of the base circuit, is connected to a DC power supply, and converts the DC power of the DC power supply to AC power; and a load that is driven by the output of the inverter circuit; a current transformer having an input winding and an output winding, the input winding being connected to the load and the output winding being connected to the base circuit of the transistor; and a current transformer connected to the base circuit in parallel with each other. An inverter device comprising three or more capacitors, and a variable resistance element connected in series to at least two or more of these capacitors.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1197359A JPH0365062A (en) | 1989-07-29 | 1989-07-29 | Inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1197359A JPH0365062A (en) | 1989-07-29 | 1989-07-29 | Inverter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0365062A true JPH0365062A (en) | 1991-03-20 |
Family
ID=16373177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1197359A Pending JPH0365062A (en) | 1989-07-29 | 1989-07-29 | Inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0365062A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4740124B2 (en) * | 2004-05-24 | 2011-08-03 | 大和化成工業株式会社 | Hole plug |
| US9045036B2 (en) | 2010-11-12 | 2015-06-02 | Piolax, Inc. | Cap attaching structure |
-
1989
- 1989-07-29 JP JP1197359A patent/JPH0365062A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4740124B2 (en) * | 2004-05-24 | 2011-08-03 | 大和化成工業株式会社 | Hole plug |
| US9045036B2 (en) | 2010-11-12 | 2015-06-02 | Piolax, Inc. | Cap attaching structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5500792A (en) | Zero-voltage switching type electronic ballast for fluorescent lamp | |
| US4949016A (en) | Circuit for supplying constant power to a gas discharge lamp | |
| KR940004786B1 (en) | Apparatus for oeprating discharge lamp | |
| US5550438A (en) | Circuit arrangement | |
| EP0417315B1 (en) | Device for lighting a discharge lamp | |
| US5925985A (en) | Electronic ballast circuit for igniting, supplying and dimming a gas discharge lamp | |
| US6936970B2 (en) | Method and apparatus for a unidirectional switching, current limited cutoff circuit for an electronic ballast | |
| JPH0365062A (en) | Inverter | |
| JP2001211658A (en) | Halogen power converter having complementary switch | |
| JPH0479119B2 (en) | ||
| US4928037A (en) | Protected discharge lamp lighting system | |
| JPS6210000B2 (en) | ||
| JPS6145359B2 (en) | ||
| JPH11135289A (en) | Lighting device for discharge lamp | |
| JP3649045B2 (en) | Power supply | |
| JP3511661B2 (en) | Power supply for low voltage bulb | |
| JPS6115600Y2 (en) | ||
| JPH07169579A (en) | Discharge lamp lighting device | |
| KR0129227B1 (en) | Electronic ballast | |
| JP2749315B2 (en) | Inverter device | |
| JP2562774Y2 (en) | Inverter device | |
| JPH02297896A (en) | Discharge lamp lighting device and illumination fixture | |
| JPH03250597A (en) | Discharge lamp lighting apparatus | |
| JPH01143191A (en) | Discharge lamp lighting device | |
| JPH03251082A (en) | Discharge lamp lighting device |