JPH0364917A - Manufacture of semiconductor wafer - Google Patents
Manufacture of semiconductor waferInfo
- Publication number
- JPH0364917A JPH0364917A JP20080289A JP20080289A JPH0364917A JP H0364917 A JPH0364917 A JP H0364917A JP 20080289 A JP20080289 A JP 20080289A JP 20080289 A JP20080289 A JP 20080289A JP H0364917 A JPH0364917 A JP H0364917A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- wafers
- chamfer
- chamfered
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000000034 method Methods 0.000 claims abstract description 34
- 125000006850 spacer group Chemical group 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 54
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 abstract description 157
- 229910052710 silicon Inorganic materials 0.000 abstract description 60
- 239000010703 silicon Substances 0.000 abstract description 60
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 58
- 238000000227 grinding Methods 0.000 abstract description 12
- 238000004381 surface treatment Methods 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 4
- 229920003002 synthetic resin Polymers 0.000 abstract description 3
- 239000000057 synthetic resin Substances 0.000 abstract description 3
- 238000012546 transfer Methods 0.000 abstract description 2
- 238000012545 processing Methods 0.000 description 24
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005488 sandblasting Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 239000000428 dust Substances 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 239000002351 wastewater Substances 0.000 description 2
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Landscapes
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は、半導体ウェーハの製造方法に関する。[Detailed description of the invention] "Industrial application field" The present invention relates to a method for manufacturing a semiconductor wafer.
「従来の技術」
一般に、半導体ウェーハは、シリコンやゲルマニウムな
との略円柱状の半導体単結晶をその結晶軸に直交する方
向に沿って例えば内周刃によって薄く円盤状に切り出す
スライス工程と、この切り出されたウェーハ両面の外周
縁に、このウェーハの半径方向斜め外方？こ切欠かれた
面取部がダイヤモンド砥石による研削により形成されて
なるものである。そしてこの半導体ウェーへの面取部表
面には、内周刃による切断歪みやダイヤモンド砥石によ
る研削歪みが形成されている。``Prior Art'' In general, semiconductor wafers are produced through a slicing process in which a substantially cylindrical semiconductor single crystal such as silicon or germanium is sliced into a thin disk shape using an inner circumferential blade along a direction perpendicular to the crystal axis. On the outer periphery of both sides of the cut wafer, there is a radially outward diagonal of this wafer? The chamfered portion is formed by grinding with a diamond grindstone. Cutting distortion caused by the inner peripheral blade and grinding distortion caused by the diamond grindstone are formed on the surface of the chamfered portion of the semiconductor wafer.
従来、このような歪みを除去する方法としては、円盤状
に切り出された半導体ウェーハの切断歪みをラッピング
工程により除去し、さらにラッピングによる加工歪みを
エツチング液に浸漬し、エツチング液によって加工歪み
と研削歪み部分を溶解除去する処理方法が行なわれてい
る。Conventionally, the method for removing such distortions has been to remove the cutting distortion of a semiconductor wafer cut into a disk shape by a lapping process, and then immerse the wafer in an etching solution to remove the processing distortion caused by the lapping. A processing method is used to dissolve and remove the distorted portion.
しかしながら、研削歪みはラッピングによる加工歪みに
較べ大きく、エツチングによる除去のみでは不十分であ
り、第１０図の特開昭６２−１３４９３５号公報に示さ
れるような表面処理方法により研削歪みを除去する一例
があり、この方法では、ウェーハＡを複数枚重ね合わせ
、これらウェーハＡの面取部２をエツチング液イに接触
させて、面取部２表面のエツチング処理を行う。However, grinding distortion is larger than machining distortion caused by lapping, and removal by etching alone is insufficient. Fig. 10 is an example of removing grinding distortion by a surface treatment method shown in Japanese Patent Application Laid-open No. 134935/1983. In this method, a plurality of wafers A are stacked one on top of the other, and the chamfered portions 2 of these wafers A are brought into contact with an etching solution A to perform an etching process on the surfaces of the chamfered portions 2.
この方法により若干のくぼみが生じるが、これはＩＣ製
造工程における熱履歴によりスリップに゛進展する核を
取り除くことになり、ウェーハ品質の向上が行われる。Although this method produces some depressions, it removes the nuclei that develop into slips due to thermal history during the IC manufacturing process, improving wafer quality.
更に、ＬＳＩの線幅が１ミクロン前後になるに従い、粒
径０．２μ鳳以下の微粒子（パーティクル）を制御する
必要があり、ウェーハからの発塵が問題となり、面取部
は治具や搬送機構と直接接触するため、ミクロな破壊が
行われて発塵が生じるため面取部はより平滑にすること
が必要となる。Furthermore, as the line width of LSI increases to around 1 micron, it is necessary to control fine particles (particles) with a particle size of 0.2 μ or less, and dust generation from the wafer becomes a problem. Because it comes into direct contact with the mechanism, micro-destruction occurs and dust is generated, so the chamfer needs to be smoother.
またＩＣの製造工程における写真製版工程でレジストを
スピンコータで塗布した際、平型部端面や面取部の形状
が不均一であれば、後工程でのレジスト残渣による発塵
が生じる。また酸化膜、窒化膜、ポリシリコン膜などの
膜付けの際、面取部の形状および平滑度が悪ければ、膜
が剥離して発塵の原因となる。Furthermore, when a resist is applied by a spin coater in the photolithography process in the IC manufacturing process, if the shape of the end face of the flat part or the chamfered part is uneven, dust will be generated due to resist residue in the subsequent process. Furthermore, when attaching a film such as an oxide film, nitride film, or polysilicon film, if the shape and smoothness of the chamfered portion are poor, the film may peel off and cause dust generation.
「発明が解決しようとする課題」
ところが、従来の表面処理方法にあっては、複数枚のウ
ェーハＡを接触状態で重ね合わせ、その面取部２にエツ
チング処理を行うために、ウェーハ切断や端面研削の際
に生じた面取部２表面に露出したスリップ欠陥があれば
、激しく反応して深くえぐれ、更にウェーハＡ同士の接
触部分を通って隣合うウェーハＡに次々と転位拡散し、
その結果、エツチング処理後の各ウェーハＡには、寸法
精度が許容値を超え、不良廃棄せざるを得ないつ工−ハ
が大量に出て、歩留まりを悪化させる問題があった。``Problems to be Solved by the Invention'' However, in the conventional surface treatment method, multiple wafers A are stacked in contact with each other and the chamfered portions 2 are etched, which requires cutting the wafers and etching the edges. If there is a slip defect exposed on the surface of the chamfered part 2 that occurs during grinding, it will react violently and be deeply gouged, and furthermore, dislocations will diffuse to adjacent wafers A one after another through the contact area between the wafers A.
As a result, the dimensional accuracy of each wafer A after the etching process exceeds the allowable value, resulting in a large number of defective wafers that have to be discarded, resulting in a problem of deterioration of yield.
このようなスリップのあるウェーハはＩＣ製造工程の熱
履歴により大きく進展し、結果としてウェーハ１枚当た
りのＩＣ製品歩留まりを低下させるので取り除く必要が
ある。Wafers with such slippage greatly develop due to the thermal history of the IC manufacturing process, and as a result, the yield of IC products per wafer decreases, so it is necessary to remove the slippage.
また、ウェーハとして第１１図に示すように面取部の形
状が、面取角度θ３．θ、および面取幅Ｘ、。Further, as shown in FIG. 11 for the wafer, the shape of the chamfered portion has a chamfer angle of θ3. θ, and chamfer width X,.
ｘｔがウェーハ表裏面で異なるように形成されたバイポ
ーラＩＣ用のウェーハＢでは、先のＭＯＳＩＣ用のウェ
ーハＡと同様に、複数枚重ね合わせてエツチング処理を
行うと、ウェーハ表裏面の面取部２の形状の差によって
第１２図に符号１ａで示すようにウェーハＢ先端におい
てウェーへの裏面１の一部が露出し、この部分がエツチ
ング液イと接触してしまうために面取部２以外の部分が
不要にエツチングされ、その結果、裏面ｌと面取部２と
の境界（以下、ウェーハ平坦面周縁１ｂという）が内方
側に向って侵食され、ウェーハ平坦面周縁１ｂの真円形
状が崩れてしまう問題があった。For bipolar IC wafer B, in which xt is formed to be different on the front and back surfaces of the wafer, when a plurality of wafers are stacked and subjected to etching treatment in the same manner as the MOSIC wafer A, chamfered portions 2 on the front and back surfaces of the wafer are formed. Due to the difference in shape, a part of the back surface 1 to the wafer is exposed at the tip of the wafer B, as shown by reference numeral 1a in FIG. 12, and this part comes into contact with the etching solution A. As a result, the boundary between the back surface l and the chamfered portion 2 (hereinafter referred to as the wafer flat surface periphery 1b) is eroded inward, and the perfect circular shape of the wafer flat surface periphery 1b is lost. There was a problem with it falling apart.
また、このときウェーハを表裏交互に重ねても溝の形状
が交互に違なるため処理条件の設定が困難となる問題が
あった。Furthermore, even if the wafers are stacked alternately on the front and back sides, the shapes of the grooves are alternately different, making it difficult to set processing conditions.
また、ウェーハをエツチングした後、ゲッター効果を生
じさせるため裏面にサンドブラストによるダメージを付
与したり、ポリシリコン膜付けによるエクストリンシン
ゲッタリングが普及してきた。このサンドブラスト処理
により面取面にスリップやスリップの核となる欠陥が生
じることがあり、サンドブラスト処理後に面取部のエツ
チング処理が必要となる。Furthermore, after etching a wafer, damage is applied to the back surface by sandblasting to produce a getter effect, and extrinsic gettering by attaching a polysilicon film has become popular. This sandblasting process may cause slips or defects that become the core of slips on the chamfered surface, so it is necessary to perform an etching process on the chamfered portions after the sandblasting process.
またポリシリコン膜付けをＣＶＤにて行った際、面取部
に付いたポリシリコン膜は剥離しやすく、ＩＣ製造工程
でのパーティクル発生の原因となる。Further, when the polysilicon film is attached by CVD, the polysilicon film attached to the chamfered portion is likely to peel off, causing particles to be generated during the IC manufacturing process.
しかしながらこれらの表面は従来の表面処理方法では表
面の粗さが大きいため、ウェーハ同士を接触させた状態
でエツチング処理すると、双方のウェーハ間にエツチン
グ液が浸透し、表面及び裏面がエツチングされてしまう
問題があった。However, these surfaces have large surface roughness when used with conventional surface treatment methods, so if the wafers are etched in contact with each other, the etching solution will penetrate between the two wafers, etching the front and back surfaces. There was a problem.
本発明は、上記事情に鑑みてなされたもので、エツチン
グ処理時に面取部のスリップが他のウェーハの面取部に
移行、拡散するのを防止してウェーハの面取部の形状が
良好で、面取部表面を極めて平滑に処理することができ
るとともに、バイポーラＩＣ用ウェーハを表面処理する
際に、ウェーハ平坦面周縁が内方側に侵食されてしまう
不具合を防止することのでき、更にエクストリンシック
ゲッタリング後の面取部のエツチングを可能とする製造
方法の提供を目的としている。The present invention has been made in view of the above-mentioned circumstances, and prevents the slippage of the chamfered portion from transferring and spreading to the chamfered portions of other wafers during etching processing, thereby improving the shape of the chamfered portion of the wafer. , the surface of the chamfered part can be processed to be extremely smooth, and when the surface of a bipolar IC wafer is processed, the problem of the wafer flat surface periphery being eroded inward can be prevented. The object of the present invention is to provide a manufacturing method that enables etching of a chamfered portion after trinsic gettering.
「課題を解決するための手段」
この発明の半導体ウェーハの製造方法にあっては、外周
縁両面に面取部が形成された半導体ウェーハをエツチン
グ液に浸漬させてエツチング処理を施す半導体ウェーハ
の製造方法において、上記エツチング処理前に、上記ウ
ェーハと、エツチング液に侵されない材料からなるスペ
ーサとを交互に重ね合わせ、次いでウェーハの面取部を
エツチング液に接触させて面取部表面をエツチング処理
することによって、上記の問題点を解消するようにした
。"Means for Solving the Problems" In the method for manufacturing a semiconductor wafer of the present invention, a semiconductor wafer having chamfered portions formed on both sides of its outer periphery is immersed in an etching solution to perform an etching process. In the method, before the etching process, the wafers and spacers made of a material that is not corroded by the etching solution are stacked alternately, and then the chamfered part of the wafer is brought into contact with the etching solution to etch the surface of the chamfered part. By doing so, the above problems were solved.
「実施例」
以下、この発明の半導体ウェーハの製造方法をシリコン
ウェーハの例によって図面を参照して詳しく説明する。"Example" Hereinafter, the method for manufacturing a semiconductor wafer of the present invention will be explained in detail using a silicon wafer as an example with reference to the drawings.
なお、この実施例は、面取部の形状が、面取角度θ、面
取幅Ｘがウェーハ表裏面で同一のＭＯＳＩＣ用のシリコ
ンウェーハの製造方法に適用させた例を示すものである
。This embodiment shows an example in which the present invention is applied to a method of manufacturing a silicon wafer for MOSIC, in which the shape of the chamfered portion, the chamfer angle θ, and the chamfer width X are the same on the front and back surfaces of the wafer.
第１図（ａ）（ｂ）は、この発明による半導体ウェーハ
の製造方法の処理対象となるシリコンウェーノ１Ａの構
成を示すものである。このシリコンウェーハＡは、略円
柱状のシリコン単結晶をその結晶軸に直交する方向に沿
って、例えば内周刃によって円盤状に薄く切断されてな
るものである。このシリコンウェーハＡの円盤状の切断
面１，１には、それぞれ外周縁に切断面１．１の半径方
向斜め外方に切り欠かれた面取部２．２がダイヤモンド
砥石による研削により形成されている。そして、これら
面取部２．２の間の上記切断面１．１の外周部には、切
断面１．１に直交する外周面３が形成され、この外周面
３および面取部２．２の一部には、ＯＦ（オリエンテー
ク３ンフラツト）部４が形成されている。また図中符号
１ｂはウェーハ平坦面周縁である。また面取部２，２の
表面には、ダイヤモンド砥石などによって面取りされた
際に生じた研削歪みが深さ５〜２０μｍ程度形成されて
いる。FIGS. 1(a) and 1(b) show the structure of a silicon wafer 1A to be processed in the semiconductor wafer manufacturing method according to the present invention. This silicon wafer A is obtained by cutting a substantially cylindrical silicon single crystal thinly into a disk shape along a direction perpendicular to its crystal axis using, for example, an inner peripheral blade. A chamfered portion 2.2, which is notched diagonally outward in the radial direction of the cut surface 1.1, is formed on the outer peripheral edge of each of the disk-shaped cut surfaces 1, 1 of the silicon wafer A by grinding with a diamond grindstone. ing. An outer circumferential surface 3 orthogonal to the cut surface 1.1 is formed on the outer circumferential portion of the cut surface 1.1 between these chamfered portions 2.2, and this outer circumferential surface 3 and the chamfered portions 2.2 An OF (orientation flat) portion 4 is formed in a part of the holder. Further, reference numeral 1b in the figure is the periphery of the flat surface of the wafer. Further, on the surfaces of the chamfered portions 2, 2, grinding distortions are formed at a depth of approximately 5 to 20 μm due to chamfering with a diamond grindstone or the like.
このような研削歪みを有するシリコンウェーハＡに表面
処理を施すには、シリコンウェーハＡと、合成樹脂製円
盤であるスペーサ５とを交互に複数枚重ね合わせ、各シ
リコンウェーハＡの面取部２゜２にエツチング液を接触
させることによって行なわれる。To perform surface treatment on silicon wafers A having such grinding distortion, a plurality of silicon wafers A and spacers 5, which are disks made of synthetic resin, are stacked alternately, and the chamfered portion 2° of each silicon wafer A is This is done by bringing the etching solution into contact with the etching solution.
上記スペーサ５は、エツチング液イに対して侵されない
合成樹脂材料からなり、その直径はシリコンウェーハＡ
の切断面！の直径よりも大きく設定され、好ましくはシ
リコンウェーハＡと同一寸法とすることが望ましい。ま
たこのスペーサ５の厚さは特に限定されない。The spacer 5 is made of a synthetic resin material that is not attacked by the etching solution A, and its diameter is that of the silicon wafer A.
Cut surface! The diameter of the silicon wafer A is preferably set to be larger than that of the silicon wafer A, and preferably the same size as that of the silicon wafer A. Moreover, the thickness of this spacer 5 is not particularly limited.
第２図および第３図は、この発明の半導体ウェーハの製
造方法を実施する上で好適に使用される処理装置の一例
を示す図であって、第２図中符号６は装置本体である。FIGS. 2 and 3 are diagrams showing an example of a processing apparatus suitably used in carrying out the semiconductor wafer manufacturing method of the present invention, and reference numeral 6 in FIG. 2 is the main body of the apparatus.
この装置本体６は、処理槽７とウェーハ回転駆動装置８
とからなるものである。This apparatus main body 6 includes a processing tank 7 and a wafer rotation drive device 8.
It consists of.
上記処理槽７は、処理対象となるシリコンウェーハＡを
収容してこのシリコンウェーハＡの面取部２，２表面に
対してエツチング処理を施すための有底回状の容器であ
る。この処理槽７の壁部の底部近傍には、処理槽７内に
エツチング液イを供給し、かつ排出するとともに、エツ
チング液イの排出後、エツチング残液口を排出を洗浄除
去するための純水ハを供給するパイプ９が配設され、側
壁部上部には、洗浄水をオーバーフローさせることによ
って排出する排水管ＩＯが配設されている。The processing tank 7 is a circular container with a bottom for accommodating a silicon wafer A to be processed and performing an etching process on the surfaces of the chamfered portions 2, 2 of the silicon wafer A. Near the bottom of the wall of the processing tank 7, there is a purifier for supplying and discharging the etching solution A into the processing tank 7, and for cleaning and removing the remaining etching solution after the etching solution A has been discharged. A pipe 9 for supplying water is disposed, and a drain pipe IO is disposed at the upper part of the side wall for discharging wash water by overflowing it.
また、処理槽７の底部には、シリコンウェーハＡとスペ
ーサ５を同軸上に複数枚交互に重ね合わせたものをシリ
コンウェーハＡの軸線方向に沿って把持するウェーハ把
持部１１が設けられている。Further, at the bottom of the processing tank 7, a wafer gripping section 11 is provided that grips a plurality of silicon wafers A and spacers 5 coaxially stacked alternately along the axial direction of the silicon wafer A.
このウェーハ把持部１１は、互いに対向するチャック１
２．１３とからなるものである。このチャックＩ２は処
理槽７の壁部に対向面が垂直になるように固定されてお
り、チャック１３はクランプネジ１４によって水平方向
移動可能に配設されている。このクランプネジ１４は、
処理槽７の壁部に回動自在に配設されている駆動受は軸
１５に連設されている。この駆動受は軸１５は、第２図
に示すように、複数の歯車１６，１７．１８を介して駆
動モータ１９の駆動軸１９ａに連動されている。This wafer gripping part 11 has chucks 1 facing each other.
2.13. This chuck I2 is fixed to the wall of the processing tank 7 so that its facing surface is perpendicular, and the chuck 13 is arranged so as to be movable in the horizontal direction by means of a clamp screw 14. This clamp screw 14 is
A drive receiver rotatably disposed on the wall of the processing tank 7 is connected to the shaft 15 . As shown in FIG. 2, the shaft 15 of this drive receiver is interlocked with a drive shaft 19a of a drive motor 19 via a plurality of gears 16, 17, and 18.
このように処理槽７に配設されたウェーハ把持部１１と
駆動モータ１９とこれらを連動させるための上記各部材
とは、ウェーハ回転駆動装置８を構成している。The wafer gripping section 11 and the drive motor 19 disposed in the processing tank 7 and the above-mentioned members for interlocking these components constitute a wafer rotation drive device 8.
次に、上記の構成からなる処理装置を用いてシリコンウ
ェーハＡの面取部表面をエツチング処理する方法を説明
する。まずシリコンウェーハＡとスペーサ５とを交互に
複数枚重ね合わせ、かつシリコンウェーハＡのＯＦ部４
を互いに揃えた状態で処理装置のチャック１２とチャッ
ク１３との間に把持させる。このシリコンウェーハＡの
重ね合わせ枚数は、処理装置の処理槽７の大きさ、チャ
ックｌ ２，１３の対向間寸法、チャックの把持力、シ
リコンウェーハＡおよびスペーサ５の大きさや強度など
によって決められ、通常シリコンウェーハＡ、６４１０
〜ｌＯＯ枚程度の範囲とされる。これらのシリコンウェ
ーハＡおよびスペーサ５との交互積層体をチャックｌ
２，１３が把持する力は、シリコンウェーハＡの切断面
１表面が傷付かず、かつチャック１２．１３が周方向に
回転した際にシリコーンウェーハＡが抜は落ちない程度
とされる。Next, a method for etching the surface of the chamfered portion of silicon wafer A using the processing apparatus having the above-described configuration will be described. First, a plurality of silicon wafers A and spacers 5 are stacked alternately, and the OF portion 4 of the silicon wafer A is
are gripped between the chucks 12 and 13 of the processing device in a state where they are aligned with each other. The number of stacked silicon wafers A is determined by the size of the processing tank 7 of the processing device, the dimension between the opposing chucks 12 and 13, the gripping force of the chuck, the size and strength of the silicon wafer A and the spacer 5, etc. Regular silicon wafer A, 6410
The range is approximately 100 pieces. The alternate stack of silicon wafers A and spacers 5 is chucked.
The force with which the chucks 2 and 13 grip is such that the surface of the cut surface 1 of the silicon wafer A is not damaged and the silicon wafer A does not fall when the chucks 12 and 13 rotate in the circumferential direction.
このように複数のシリコンウェーハＡがその周方向に回
転自在に、かつシリコンウェーハＡの軸線方向が水平と
なるように把持された処理槽７内にパイプ９からエツチ
ング液イを供給する。ここで、エツチング肢イとしては
、シリコンウェーハＡの面取部２．２表面の研削歪みを
溶解除去できるものが用いられ、具体的にはフッ酸と硝
酸との混酸が好適に使用される。そして、フッ酸と硝酸
との混合比は、上記面取部２．２の研削歪みの除去速度
および除去する表面の厚さなどにより決められ、通常フ
ッ酸１に対して硝酸４〜７程度とされる。この場合のエ
ツチング液イの供給量は、通常シリコンウェーハＡが直
径の１１５程度エツチング液イに浸漬される程度とされ
るが、これに限定されるものではない。Etching liquid A is supplied from the pipe 9 into the processing bath 7 in which the plurality of silicon wafers A are held so as to be rotatable in the circumferential direction and the axial direction of the silicon wafers A is horizontal. Here, the etching agent used is one that can dissolve and remove the grinding strain on the surface of the chamfered portion 2.2 of the silicon wafer A, and specifically, a mixed acid of hydrofluoric acid and nitric acid is preferably used. The mixing ratio of hydrofluoric acid and nitric acid is determined by the speed of removing grinding distortion of the chamfered portion 2.2 and the thickness of the surface to be removed, and is usually about 1 part hydrofluoric acid to 4 to 7 parts nitric acid. be done. In this case, the amount of etching liquid A supplied is usually such that the silicon wafer A is immersed in the etching liquid A by about 115 mm in diameter, but is not limited to this.
次に、駆動モータ１９を駆動させ、ウェーハ把持部１１
のチャック＋ ２．１３を回転させる。このチャック１
２．１３の回転により、これらの間に把持されたシリコ
ンウェーハＡの面取部２，２を周方向に沿って均一にエ
ツチング液イに接触させる。そして、チャックの回転速
度は２０〜ＢＯｒ、ｐ。Next, the drive motor 19 is driven, and the wafer gripping section 11
Rotate the chuck + 2.13. This chuck 1
By rotating the silicon wafer A at step 2.13, the chamfered portions 2, 2 of the silicon wafer A held between them are uniformly brought into contact with the etching liquid A along the circumferential direction. The rotational speed of the chuck is 20~BOr, p.
Ｅ程度の範囲で調整される。２Ｏｒ、Ｉ）、１未満の回
転速度では、遅すぎてシリコンウェーハＡとエツチング
液イとの接触時間が部分的に長くなって面取部表面の処
理の程度にバラツキを生じてしまう。It is adjusted within a range of E. If the rotation speed is less than 2 Or, I), it is too slow and the contact time between the silicon wafer A and the etching solution A becomes longer in some parts, resulting in variations in the degree of treatment of the chamfered surface.
また６０ｒ、ｐ、ｍ、を越えると、速すぎてチャック１
２゜１３間からシリコンウェーハＡが抜は落ちるなどの
不都合が生じる。また、シリコンウェーハＡとエツチン
グ液イとの接触時間は、エツチング液イの濃度とエツチ
ング処理する表面の厚さなどにより決められ、通常３０
〜１２０秒程度とされる。Also, if it exceeds 60 r, p, m, it is too fast and chuck 1
Inconveniences occur such as the silicon wafer A falling out from between 2° and 13°. The contact time between the silicon wafer A and the etching solution A is determined by the concentration of the etching solution A and the thickness of the surface to be etched, and is usually 30 minutes.
~120 seconds.
このようにしてシリコンウェーハＡの面取部２゜２表面
に対するエツチング処理が施された処理槽７において、
エツチング液イをバイブ９から処理槽７内に純水ハを供
給する。そして、この純水ハをシリコンウェーハＡ全体
が浸漬するまで供給した後、ウェーハ把持部１１を２Ｏ
ｒ、ｐ、ｍ、程度の低回転で回転させてシリコンウェー
ハＡの面取部２゜２表面に付着するエツチング残液口を
除去する。In the processing tank 7 in which the etching process was performed on the surface of the chamfered portion 2°2 of the silicon wafer A in this manner,
The etching solution A and pure water C are supplied from the vibrator 9 into the processing tank 7. After supplying this pure water until the entire silicon wafer A is immersed, the wafer gripping part 11 is
The remaining etching solution adhering to the surface of the chamfered portion 2.degree.2 of the silicon wafer A is removed by rotating it at a low rotation speed of about r, p, m.
さらに、純水ハを処理槽７内に供給し続けてエツチング
残液口を含む純水ハ（洗浄排水）を排水管ｌＯからオー
バーフローさせる。そして、純水ハの供給は、排水管ｌ
Ｏから排出される洗浄排水のｐＨ（水素イオン濃度）が
５〜７程度に回復するまで続けられる。Furthermore, the pure water C continues to be supplied into the processing tank 7, and the pure water C (cleaning waste water) containing the etching residual liquid port overflows from the drain pipe lO. Then, the supply of pure water is carried out through the drain pipe l.
This process is continued until the pH (hydrogen ion concentration) of the cleaning wastewater discharged from O recovers to about 5 to 7.
次に、シリコンウェーハＡをウェーハ把持部ｌＯから取
り外し、一定時間水切りし、続いて、スピンドライヤな
どに入れて乾燥させる。Next, the silicon wafer A is removed from the wafer gripping part 10, drained for a certain period of time, and then placed in a spin dryer or the like to be dried.
この製造方法では、シリコンウェーハＡとスペーサ５と
を交互に重ね合わせてエツチング処理を行うことにより
、シリコンウェーハＡ同士の接触部分を通して面取部２
表面に露出したスリップなどの欠陥があれば、激しく反
応して深くえぐれ、更に他のシリコンウェーハＡに移行
してしまう不都合をスペーサ５によって阻止することが
でき、この方法によって処理されたシリコンウェーハＡ
は、面取１（２，２表面の平滑度に優れたものとなる。In this manufacturing method, the silicon wafers A and the spacers 5 are stacked alternately and etched, so that the chamfered portions 2 are etched through the contact portions of the silicon wafers A.
If there is a defect such as a slip exposed on the surface, the spacer 5 can prevent the inconvenience that it will react violently, be deeply gouged, and further transfer to other silicon wafers A, and the silicon wafer A processed by this method can
The chamfered surfaces 1 (2, 2) have excellent smoothness.
この面取部表面のエツチング処理を行ったウェーハと行
わないウェーハについて、１１００℃６０ ｍｉｎ、出
し入れ速度６０ｃｍ／ｍｉｎの苛酷な強制熱処理を行い
、面取部から発生したスリップの数を比較した所、エツ
チング処理を行ったウェーハの長さ累計は０．５Ｄ（Ｄ
：ウェーハ直径）、処理を行わないウェーハは８Ｄとな
った。The wafers with and without etching on the surface of the chamfer were subjected to severe forced heat treatment at 1100°C for 60 min at a loading/unloading speed of 60 cm/min, and the number of slips generated from the chamfer was compared. The cumulative length of the etched wafer is 0.5D (D
: wafer diameter), and the wafer without treatment was 8D.
また、この面取部表面のエツチング処理を行ったウェー
ハのロットをＭＯＳＩＣ製造工程に投入した所、面取部
表面のエツチング処理を行わないロットに比べ製品歩留
まりが向上することが確認された。 上記の実施例では
、シリコンウェーハＡとして、面取部２の形状が、面取
角度θおよび面取幅Ｘがウェーハ表裏面で同一のＭＯＳ
ＩＣ用のウェーハにおける製造方法の例を示したが、面
取部の形状が、面取角度θ、θ、および面取幅Ｘ。Furthermore, when a lot of wafers with the etched surface of the chamfered portion were input into a MOSIC manufacturing process, it was confirmed that the product yield was improved compared to a lot where the etched surface of the chamfered portion was not etched. In the above embodiment, the silicon wafer A is a MOS in which the shape of the chamfered portion 2 is the same in the chamfer angle θ and the chamfer width X on the front and back surfaces of the wafer.
Although an example of a manufacturing method for an IC wafer has been shown, the shape of the chamfered portion has the chamfer angles θ, θ, and the chamfer width X.
Ｘ、がウェーハ表裏面で異なるバイポーラＩＣ用のウェ
ーハにも適用可能であることは言うまでもない。このよ
うなバイポーラＩＣ用のシリコンウェーハＢは、第４図
に示すようにスペーサ５と交互に重ね合わせ、上記実施
例と同様にして面取部表面のエツチング処理を行うこと
ができる。このときバイポーラＩＣ用のシリコンウェー
ハＢは、表裏両面がスペーサ５と接することによって、
同一面側を揃えて整列させた場合であっても、各シリコ
ンウェーハＢの面取部２に切断面１の一部が露出し、そ
の部分が面取部２と共にエツチングされてウェーハ平坦
面周縁１ｂが内方側に侵食されて真円形状が崩れてしま
う不具合を防止することができる。It goes without saying that X is also applicable to bipolar IC wafers in which the front and back surfaces of the wafer are different. Such silicon wafers B for bipolar ICs can be stacked alternately with spacers 5 as shown in FIG. 4, and the chamfered surfaces can be etched in the same manner as in the above embodiment. At this time, the silicon wafer B for bipolar IC has both front and back surfaces in contact with the spacer 5, so that
Even when the same sides are aligned, a part of the cut surface 1 is exposed at the chamfer 2 of each silicon wafer B, and that part is etched together with the chamfer 2 and the periphery of the wafer flat surface is exposed. It is possible to prevent the problem that 1b is eroded inward and loses its perfect circular shape.
また、裏面をサンドブラストにより処理したウェーハお
よびポリシリコン膜付けを行ったウェーハはスペーサを
より軟質のスペーサ５を用いることにより切断面にエツ
チング液が浸透することなく面取ＮＳ２のエツチングが
出来た。Furthermore, by using the softer spacer 5 for the wafers whose back surfaces were treated by sandblasting and the wafers to which the polysilicon film was attached, chamfer NS2 could be etched without the etching solution penetrating into the cut surfaces.
以下、実験例を示して本発明の半導体ウェーハの表面処
理方法による作用効果を明確にする。Hereinafter, experimental examples will be shown to clarify the effects of the semiconductor wafer surface treatment method of the present invention.
（実験例）
第２図に示した処理装置を用い、次の■〜■に示す条件
で直径約１５ｃｍ（６インチ）のシリコンウェーハ（Ｍ
ＯＳＩＣ用）の面取部表面のエツチング処理を行った。(Experiment example) Using the processing equipment shown in Figure 2, a silicon wafer (M
For OSIC), the chamfered surface was etched.
■塩化ビニル樹脂板材から直径１５ｃｏ＋の円盤を切り
出し、これをスペーサとして用い、このスペーサと上記
シリコンウェーハとを交互に重ね合わせて把持し、面取
部表面のエツチング処理を行った。(2) A disk with a diameter of 15 co+ was cut out of a vinyl chloride resin plate material, used as a spacer, the spacer and the silicon wafer were alternately stacked and held, and the chamfered surface was etched.
なお、このスペーサの厚さはｌ ｔａ、厚みのばらつき
範囲は１４．４μｌ１１（面内５点測定）であった。（
以下、実験例室という）
■上記スペーサの表面をラッピング処理し、厚さ０．９
５ＩＩＩｌ、厚みのばらつき範囲１．４μｌ（面内５点
測定）の平坦化したスペーサを用い、このスペーサとシ
リコンウェーハとを交互に重ね合わせ、上記実験例１と
同様にエツチング処理を行った。（以下、実験例２とい
う）
■スペーサを用いずに上記シリコンウェーハを重ね合わ
せ、実験例！と同様にエツチング処理を行った。（以下
、比較例という）
上記■〜■の各条件で面取部表面のエツチング処理を行
った後、各試料の直径、面取部形状（面取角度お上び面
取幅）、ウェーハ平坦面周縁の内方側への侵食発生度合
及び面取部表面粗度を測定した。なお、直径の測定はノ
ギス、面取部形状はビデオスケーラ、ウェーハ平坦面周
縁の内方側への侵食発生度合は微分干渉顕微鏡、面取部
表面粗度はＳＥＭを用いてそれぞれ測定を行った。また
上記・６試料の測定検体数は、実験例１が１３枚、実験
例２が１８枚、比較例が１００枚とした。The thickness of this spacer was lta, and the thickness variation range was 14.4 μl11 (measured at 5 points in the plane). (
(hereinafter referred to as the experimental example room) ■The surface of the above spacer is lapped to a thickness of 0.9
Using flattened spacers with a thickness of 5IIIl and a thickness variation range of 1.4 μl (measured at 5 points in the plane), the spacers and silicon wafers were alternately stacked and etched in the same manner as in Experimental Example 1 above. (Hereinafter referred to as Experimental Example 2) ■ Experimental example in which the above silicon wafers are stacked without using a spacer! Etching treatment was performed in the same manner as above. (Hereinafter referred to as a comparative example) After etching the surface of the chamfered part under each of the conditions described in ■ to ■ above, the diameter of each sample, the shape of the chamfered part (chamfer angle and width), and the wafer flatness were measured. The degree of inward erosion of the surface periphery and the surface roughness of the chamfer were measured. The diameter was measured using calipers, the shape of the chamfer was measured using a video scaler, the degree of inward erosion of the wafer flat surface was measured using a differential interference microscope, and the surface roughness of the chamfer was measured using an SEM. . Further, the number of measurement specimens for the above six samples was 13 for Experimental Example 1, 18 for Experimental Example 2, and 100 for Comparative Example.
これら各試料の面取角度の度数分布を第５図および第６
図に、面取幅の度数分布を第７図および第８図に、直径
の度数分布を第９図にそれぞれ示した。The frequency distribution of the chamfer angle for each of these samples is shown in Figures 5 and 6.
The frequency distribution of the chamfer width is shown in FIGS. 7 and 8, and the frequency distribution of the diameter is shown in FIG. 9, respectively.
これらの図から明らかなように、シリコンウェーハとス
ペーサとを交互に重ね合わせてエツチング処理を行った
実験例！および実験例２のシリコンウェーハは、スペー
サを用いない比較例と比べて面取部形状が均一に仕上が
っていた。特に面取角度においては、スペーサを使用す
ることによってエツチング処理の前後の変化量が小さく
なった。As is clear from these figures, this is an experimental example in which silicon wafers and spacers were stacked alternately and etching was performed! The silicon wafer of Experimental Example 2 had a more uniform chamfer shape than the comparative example in which no spacer was used. Particularly in the chamfer angle, the amount of change before and after the etching process was reduced by using the spacer.
またラッピング処理したスペーサを用いた実験例２と、
切り出し状態のままのスペーサを用いた実験例１とでは
、面取部形状および直径に有意の差は認められなかった
。Experimental example 2 using wrapped spacers,
No significant difference was observed in the shape and diameter of the chamfered portion compared to Experimental Example 1, which used the spacer in the cut-out state.
またこれら各試料のウェーハ平坦面周縁の侵食発生度合
は、ラッピング処理したスペーサを用いた実験例２の試
料が他の試料に比べ、侵食発生度合が著しく少なかった
。Furthermore, regarding the degree of erosion at the periphery of the flat surface of the wafer in each of these samples, the sample of Experimental Example 2 using the lapped spacer had a significantly lower degree of erosion than the other samples.
また面取部表面粗度は、実験例２の試料が他の試料に比
べ、より平滑であった。Furthermore, the surface roughness of the chamfered portion was smoother in the sample of Experimental Example 2 than in the other samples.
「発明の効果」
以上説明したように、この発明の半導体ウェーハの表面
処理方法によれば、ウェーハの外周に形成された面取部
表面の平滑度を向上させることができ、半導体ウェーハ
の面取部を、形状が良好で極めて平滑に仕上げることが
できる。"Effects of the Invention" As explained above, according to the semiconductor wafer surface treatment method of the present invention, the smoothness of the surface of the chamfer formed on the outer periphery of the wafer can be improved, and the chamfer of the semiconductor wafer can be improved. The part can be finished in a good shape and extremely smooth.
また半導体ウェーハとスペーサとを交互に重ね合わせた
後、エツチング処理を行うので、半導体ウェーハがバイ
ポーラＩＣ用のウェーハであっても重ね合わせたウェー
ハのラッピング面の一部が露出してその部分が面取部と
ともにエツチングされ、ウェーハ平坦面周縁が内方側に
侵食されてしまう不具合を防止することができる。Furthermore, since the etching process is performed after the semiconductor wafers and spacers are stacked alternately, even if the semiconductor wafers are bipolar IC wafers, part of the lapping surface of the stacked wafers will be exposed and that part will be exposed. It is possible to prevent a problem in which the peripheral edge of the wafer flat surface is eroded inward by being etched together with the groove.
さらに、各種の半導体ウェーハに適用が可能となり、裏
面をサンドブラストにより処理したつ工−ハおよびポリ
シリコン膜付けを行ったウェーハの面取部表面のエツチ
ング処理が出来るようになる。Furthermore, the present invention can be applied to various semiconductor wafers, and can perform etching on the chamfered surface of wafers whose back surfaces have been treated by sandblasting and wafers with polysilicon films.
第１図（ａ） （ｂ）は、この発明の半導体ウェーハの
製造方法の処理対象となるシリコンウェーハの一例を示
すものであって、（ａ）は、シリコンウェーハの平面図
、（ｂ）はシリコンウェーハの要部断面図、第２図は、
この発明の半導体ウェーハの製造方法に好適に用いられ
る装置の一例を示す概略構成図、第３図は第２図の要部
拡大構成図、第４図は、この発明の半導体ウェーへの製
造方法の他の実施例を説明するための構成図、第５図な
いし第９図は実験例で作製したウェーハの面取部形状の
結果を説明するためのグラフ、第１０図ないし第１２図
は従来の半導体ウェーハの処理方法を説明するためのも
のであって、第１Ｏ図はＭＯ９ＩＣ用のウェーハを処理
する場合の構成図、第１１図はバイポーラＩＣ用のウェ
ーハの要部断面図、第１２図はバイポーラＩＣ用のウェ
ーハを処理する場合の構成図である。
Ａ、Ｂ・・・シリコンウェーハ（ウェーハ）２・・・面
取部
５・・・スペーサ
イ・・・エツチング液FIGS. 1(a) and 1(b) show an example of a silicon wafer to be processed in the semiconductor wafer manufacturing method of the present invention, in which FIG. 1(a) is a plan view of the silicon wafer, and FIG. 1(b) is a plan view of the silicon wafer. Figure 2 is a cross-sectional view of the main parts of a silicon wafer.
A schematic configuration diagram showing an example of an apparatus suitably used in the semiconductor wafer manufacturing method of the present invention, FIG. 3 is an enlarged configuration diagram of the main part of FIG. 2, and FIG. 4 shows the semiconductor wafer manufacturing method of the present invention. FIGS. 5 to 9 are graphs to explain the results of the chamfered shape of wafers produced in experimental examples, and FIGS. 10 to 12 are conventional 10 is a block diagram for processing a wafer for MO9IC, FIG. 11 is a sectional view of a main part of a wafer for bipolar IC, and FIG. 12 is for explaining a method for processing a semiconductor wafer. 1 is a configuration diagram when processing a wafer for bipolar IC. A, B... Silicon wafer (wafer) 2... Chamfered portion 5... Spacer... Etching liquid
Claims (1)
チング液に浸漬させてエッチング処理を施す半導体ウェ
ーハの製造方法において、 上記エッチング処理前に、上記ウェーハと、エチング液
に侵されない材料からなるスペーサとを交互に重ね合わ
せ、次いでウェーハの面取部をエチング液に接触させて
面取部表面をエッチング処理することを特徴とする半導
体ウェーハの製造方法。[Claims] In a method of manufacturing a semiconductor wafer, in which a semiconductor wafer having chamfered portions formed on both sides of its outer peripheral edge is subjected to etching treatment by immersing it in an etching solution, the wafer and the etching solution are soaked in the etching solution before the etching treatment. A method for manufacturing a semiconductor wafer, comprising the steps of: alternately stacking spacers made of a non-erodible material; and then bringing the chamfered portion of the wafer into contact with an etching solution to etch the surface of the chamfered portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20080289A JPH0364917A (en) | 1989-08-02 | 1989-08-02 | Manufacture of semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20080289A JPH0364917A (en) | 1989-08-02 | 1989-08-02 | Manufacture of semiconductor wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0364917A true JPH0364917A (en) | 1991-03-20 |
Family
ID=16430436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20080289A Pending JPH0364917A (en) | 1989-08-02 | 1989-08-02 | Manufacture of semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0364917A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068704A (en) * | 2001-08-23 | 2003-03-07 | Ulvac Japan Ltd | Method for processing edge of wafer |
| JP2015008192A (en) * | 2013-06-25 | 2015-01-15 | 株式会社ディスコ | Method for polishing sapphire wafer outer periphery |
-
1989
- 1989-08-02 JP JP20080289A patent/JPH0364917A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068704A (en) * | 2001-08-23 | 2003-03-07 | Ulvac Japan Ltd | Method for processing edge of wafer |
| JP4714384B2 (en) * | 2001-08-23 | 2011-06-29 | 株式会社アルバック | Wafer edge processing method and plasma processing apparatus |
| JP2015008192A (en) * | 2013-06-25 | 2015-01-15 | 株式会社ディスコ | Method for polishing sapphire wafer outer periphery |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3247301B2 (en) | Reclaimed semiconductor wafer and reclaiming method | |
| JP4835069B2 (en) | Silicon wafer manufacturing method | |
| US5622875A (en) | Method for reclaiming substrate from semiconductor wafers | |
| US5800725A (en) | Method of manufacturing semiconductor wafers | |
| US6482749B1 (en) | Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid | |
| US5756399A (en) | Process for making semiconductor wafer | |
| JP2007204286A (en) | Method for manufacturing epitaxial wafer | |
| JP2012134515A (en) | Method for polishing substrate surface | |
| US6635500B2 (en) | Treatment of substrates | |
| JP2002057129A (en) | Method of regenerating wafer | |
| EP1155777A1 (en) | Work polishing method and work polishing device | |
| EP1436832A1 (en) | Substrate processing apparatus | |
| US8633090B2 (en) | Method for forming substrate with buried insulating layer | |
| JPH0364917A (en) | Manufacture of semiconductor wafer | |
| JP2006120819A (en) | Semiconductor wafer and manufacturing method therefor | |
| JPH0519978B2 (en) | ||
| US6514423B1 (en) | Method for wafer processing | |
| JP2004343126A (en) | Method for simultaneous polishing of front surface and back surface of semiconductor wafer | |
| JP2604126B2 (en) | Surface treatment method for semiconductor wafer | |
| JP4075426B2 (en) | Silicon wafer manufacturing method | |
| JPS5932056B2 (en) | Manufacturing method of semiconductor device | |
| JP2007013012A (en) | Beveling method of end face of silicon wafer for solar cell | |
| JPH0410736B2 (en) | ||
| JP3473654B2 (en) | Method for manufacturing semiconductor mirror-surface wafer | |
| WO2023120016A1 (en) | Method for cleaning semiconductor wafer and method for producing semiconductor wafer |