JPH0360392A - Speed control circuit of dc motor - Google Patents
Speed control circuit of dc motorInfo
- Publication number
- JPH0360392A JPH0360392A JP1193795A JP19379589A JPH0360392A JP H0360392 A JPH0360392 A JP H0360392A JP 1193795 A JP1193795 A JP 1193795A JP 19379589 A JP19379589 A JP 19379589A JP H0360392 A JPH0360392 A JP H0360392A
- Authority
- JP
- Japan
- Prior art keywords
- motor
- circuit
- signal
- delay
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 24
- 238000005259 measurement Methods 0.000 claims description 8
- 230000003111 delayed effect Effects 0.000 claims description 6
- 230000005284 excitation Effects 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000001960 triggered effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000010304 firing Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
Landscapes
- Control Of Direct Current Motors (AREA)
Abstract
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、直流モータの速度制御回路に関する。[Detailed description of the invention] Industrial applications The present invention relates to a speed control circuit for a DC motor.
更に、詳述すれば、本発明は、モータ速度の誤差を示す
誤差信号を発生する直流モータ電機子電圧を表すフィー
ドバック信号を使って、直流モータ電機子電圧が、モー
タ励起が遅延期間中に正確に測定されたり、または、代
わりに、最適時間に抽出される速度制御に関するもので
ある。More specifically, the present invention utilizes a feedback signal representative of the DC motor armature voltage to generate an error signal indicative of the motor speed error to ensure that the DC motor armature voltage is accurate during the delay period when the motor excitation is delayed. or, alternatively, speed control that is extracted at an optimal time.
鑑胆兜皮艶
発明者がＡｒｎｏ１ｄ氏である米国特許第３．５５３．
５５１号「ディジタル速度制御装置」は、パルスの周波
数がモータ速度を表すパルスを可変時間遅延回路と切換
回路とに印加することを開示している。所定の時間遅れ
が使われ、その長さは、正確なモータ速度を表すパルス
列のパルス間の時間に対応する。U.S. Patent No. 3.553.
No. 551, "Digital Speed Control Apparatus," discloses applying pulses to a variable time delay circuit and a switching circuit, the frequency of which is representative of motor speed. A predetermined time delay is used, the length of which corresponds to the time between pulses of the pulse train representing the exact motor speed.
遅延フィードバック・パルス列が、測定されたパルス列
のそれと比較される。次に、どちらのパルスが最初に検
出されるかに応じて、モータ速度が増大または減少せし
められている。The delayed feedback pulse train is compared to that of the measured pulse train. The motor speed is then increased or decreased depending on which pulse is detected first.
発明者がＤｏｈａｎｉｃｈ、 Ｊ ｒ氏である米国特許
第３．９５０，６８２号「ディジタル直流モータ速度制
度システム」は、カウンタが、その周期が速度を表すフ
ィードバック信号に応答する時間を有していたことを確
定するために、遅れを利用している。一定のモータ速度
を維持するために、モータパルス駆動幅が調整されてい
る。U.S. Pat. No. 3,950,682, Dohanich, J.R., entitled "Digital Direct Current Motor Speed Regime System," discloses that a counter has a time period in which it responds to a feedback signal indicative of speed. The delay is used to determine the The motor pulse drive width is adjusted to maintain a constant motor speed.
発明者がＡｕｚａｉ氏である米国特許第４，２８８，７
２９号「直流電気モータ用制御システム」は、モータに
対する電力入力の雑音成分を消去するようにモータの導
通を制御する切換回路を解放する時間遅れを開示してい
る。時間遅れはシステムの固有振動周期の約１／４であ
ることが好ましい。U.S. Patent No. 4,288,7, inventor: Mr. Auzai
No. 29, "Control Systems for Direct Current Electric Motors," discloses a time delay for releasing a switching circuit that controls conduction of a motor so as to cancel the noise component of the power input to the motor. Preferably, the time delay is approximately 1/4 of the natural vibration period of the system.
本発明が解決しようとする課題
第１図は直流モータの速度を制御する公知の典型的なフ
ィードバック制御ループを示している。SUMMARY OF THE INVENTION Figure 1 shows a typical known feedback control loop for controlling the speed of a DC motor.
この典型的なフィードバック制御ループでは、モータ電
機子電圧が加算器または比較器１２で、所望速度を表す
基準電圧と比較される。誤差信号Ｅは増幅器１４と電力
増幅器１６で増幅され、電力増幅器１６は、ＳＣＲ制御
電力回路とそのために必要な点弧回路を含む。直流モー
タの回転と停止した直流モータを表すＳＣＲ駆動回路の
典型的な波形が、夫々、第２図（ａ）と第２図（ｂ）に
示されている。第２図（ａ）に示される複雑な波形は、
第１図の加算器１２にフィードバックされる電機子電圧
信号である。第２図（ａ）において、実際のモータ速度
を示す唯一の領域は領域「である。しかしながら、平均
電圧は、モータ電機子によって生じる実際の電圧よりも
幾分か高いことは、明らかであろう。直流モータが停止
している第２図（ｂ）においてさえ、ＳＣＲパルス励起
信号が存在するために電機子電圧がゼロでないことが明
らかである。上記の電圧誤差は、加算器１２の基準電圧
で表される所望速度からの直流モータ速度の誤差を生じ
させる。In this typical feedback control loop, the motor armature voltage is compared in a summer or comparator 12 to a reference voltage representative of the desired speed. The error signal E is amplified by an amplifier 14 and a power amplifier 16, which includes an SCR control power circuit and the necessary ignition circuit. Typical waveforms for an SCR drive circuit representing a rotating DC motor and a stopped DC motor are shown in FIGS. 2(a) and 2(b), respectively. The complex waveform shown in Figure 2(a) is
This is the armature voltage signal fed back to the adder 12 of FIG. In Figure 2(a), the only area that indicates the actual motor speed is the area ``.However, it will be clear that the average voltage is somewhat higher than the actual voltage produced by the motor armature. Even in FIG. 2(b) when the DC motor is stopped, it is clear that the armature voltage is not zero due to the presence of the SCR pulse excitation signal.The above voltage error is due to the reference voltage of the adder 12. This causes an error in the DC motor speed from the desired speed expressed by .
上記の問題を解決する一つの公知の方法は、第１図の仮
想線で示す別個の速度計用発電機１８を使用することで
ある。しかしながら、このような速度計用発電機は、そ
れが直流モータ速度制御にもたらす利点と共にコストの
上昇を招く。One known method of solving the above problem is to use a separate speedometer generator 18, shown in phantom in FIG. However, such a speedometer generator, along with the benefits it provides for DC motor speed control, incurs increased costs.
本発明の主要な目的は、速度社用発電機等の特別の検出
変換器を設ける必要無しに、直流モータの速度を表す正
確な信号を提供することである。A primary object of the present invention is to provide an accurate signal representing the speed of a DC motor without the need for special sensing transducers such as speed generators.
本発明の別の目的は、少なくとも速度計用発電機型フィ
ードバック制御システムで得られるのと同等に直流モー
タの速度の正確な計測をすることである。Another object of the present invention is to provide accurate measurement of the speed of a DC motor at least as accurate as that obtained with a speedometer generator-type feedback control system.
本発明の更に別の目的は、既存の直流モータ速度制御シ
ステム用のフィードバックループを修正し得る遅延・サ
ンプリング回路を提供することである。Yet another object of the present invention is to provide a delay and sampling circuit that can modify feedback loops for existing DC motor speed control systems.
本発明の一実施例の修正されたフィードバックループは
、ＳＣＲドライバの点弧等のモータ励起を防止する遅延
をもたらし、この遅延時間中に、真の直流モータ速度の
正確な測定値を得るために電機子モータ電圧を抽出する
ことができる。The modified feedback loop of one embodiment of the present invention provides a delay that prevents motor excitation, such as firing of the SCR driver, and during this delay time, to obtain an accurate measurement of the true DC motor speed. The armature motor voltage can be extracted.
本発明の該−実施例においては、直流モータの速度を制
御するフィードバックループは修正されて、遅延・サン
プリング回路を含み、該遅延・サンプリング回路は、直
流壬−夕の電機子電圧を測定するため、例えば、ＳＣＲ
電力回路がｌＯマイクロ秒等の短時間操作されることと
サンプルパルスの発生を防止して、真のモータ速度の正
確な測定値を得る。In this embodiment of the invention, the feedback loop controlling the speed of the DC motor is modified to include a delay and sampling circuit for measuring the armature voltage across the DC motor. , for example, SCR
Preventing the power circuit from being operated for short periods of time, such as 10 microseconds, and generating sample pulses to obtain accurate measurements of true motor speed.
本発明の別の実施例において、速度が制御されているモ
ータの電流をモニタして、モータ電機子電圧を正確に抽
出し得る最適時間を決定する。In another embodiment of the present invention, the current of a motor whose speed is being controlled is monitored to determine the optimal time to accurately sample the motor armature voltage.
本発明の上記可能、利点および目的は、本発明の最も好
ましい実施例を示す図面に基づく下記の説明より明らか
になるものである。The above-mentioned possibilities, advantages and objects of the invention will become clearer from the following description based on the drawings showing the most preferred embodiments of the invention.
実施例
第３図は、本発明の第１実施例における遅延回路とサン
プリング回路とを示すと共に、両回路が、直流モータの
速度を制御するフィードバック・ループ内に含まれてい
るところを示す概略回路図である。この第３図において
、従来の速度制御ループ回路の電力増幅器２６を分解す
ると共に、通常５ＣＲ（シリコン制御整流素子）をトリ
ガするラインを遅延・サンプリング回路１８に接続して
いる。この遅延・サンプリング回路Ｉ８は、電力増幅器
２６の回路におけるＳＣＲが短時間、例えば、ｌＯマイ
クロ秒にわたってトリガされるのを防ぐものである。こ
の遅延期間中に、遅延・サンプリング回路１８はモータ
２０の電機子電圧をサンプリングするパルスを発生する
。電力増幅器２６の回路におけるＳＣＲはサンプリング
期間中にオフになっているから、実際のモータ速度の正
確な測定ができる。何故なら、直流モータは電機子が回
転していると発電（ゼネレータとして作用するので）し
、それに伴って生ずる電機子電圧はモータ速度と比例し
ているからである。遅延・サンプリング回路１８には、
ＳＣＲ放電回路２４からゼロ交差パルスが入力されるの
で、遅延トリガー信号をＳＣＲ電力増幅器２６に出力す
る。このゼロ交差パルスがＳＣＲの電力増幅器２６に供
給されると、ＳＣＲがトリガされて、比較器ないし加算
器２１に入力されている基準電圧で表されている所望の
速度に従って直流モータを駆動する。加算器２１は、第
１図に示したフィードバック式速度制御ループ回路につ
いて説明したように、誤差信号Ｅを発生して、それを増
幅器２２に供給する。Embodiment FIG. 3 is a schematic circuit diagram showing a delay circuit and a sampling circuit in a first embodiment of the invention, and where both circuits are included in a feedback loop that controls the speed of a DC motor. It is a diagram. In this FIG. 3, the power amplifier 26 of the conventional speed control loop circuit is disassembled and the line that normally triggers the 5CR (Silicon Controlled Rectifier) is connected to the delay and sampling circuit 18. This delay and sampling circuit I8 prevents the SCR in the circuit of the power amplifier 26 from being triggered for a short period of time, for example 10 microseconds. During this delay period, delay and sampling circuit 18 generates pulses that sample the armature voltage of motor 20. Since the SCR in the power amplifier 26 circuit is turned off during the sampling period, an accurate measurement of the actual motor speed can be made. This is because a DC motor generates electricity when its armature rotates (acting as a generator), and the resulting armature voltage is proportional to the motor speed. The delay/sampling circuit 18 includes:
Since the zero-crossing pulse is input from the SCR discharge circuit 24, a delayed trigger signal is output to the SCR power amplifier 26. This zero-crossing pulse is applied to the SCR's power amplifier 26, which triggers the SCR to drive the DC motor according to the desired speed represented by the reference voltage input to the comparator or adder 21. Adder 21 generates an error signal E and supplies it to amplifier 22, as described for the feedback speed control loop circuit shown in FIG.
第４図は、第３図に示した遅延・サンプリング回路１８
の好ましい実施例の一つを示している。FIG. 4 shows the delay/sampling circuit 18 shown in FIG.
One of the preferred embodiments is shown.
入力端子Ｔ、には直流モータの電機子電圧が供給されて
いる。第３図に示したＳＣＲ放電回路２４からのトリガ
ーパルスが入力端子Ｔ、に供給されると、そのＱ出力端
子がハイレベルになるようにＤ型フリップフロップ２８
が切り替えられて、Ｑ出力がオアゲート３０を介して単
安定フリップフロップ３２のクロック入力端に印加され
る。それに伴って、サンプル・ホールド回路３６が開と
なるので、入力端子Ｔ、に供給されている電機子電圧の
サンプリングが行われる。かくて、単安定フリップフロ
ップ３２のＱ出力は、所望のサンプリング期間とＳＣＲ
放電回路２４におけるＳＣＲドライバーの点弧の遅延時
間と等しいパルス幅を有している。The armature voltage of the DC motor is supplied to the input terminal T. When the trigger pulse from the SCR discharge circuit 24 shown in FIG. 3 is supplied to the input terminal T, the D-type flip-flop 28
is switched and the Q output is applied to the clock input of the monostable flip-flop 32 via the OR gate 30. Accordingly, the sample-and-hold circuit 36 is opened, so that the armature voltage supplied to the input terminal T is sampled. Thus, the Q output of monostable flip-flop 32 is equal to the desired sampling period and SCR
It has a pulse width equal to the firing delay time of the SCR driver in the discharge circuit 24.
単安定フリップフロップ３２が切り替わると、Ｑ出力は
ハイレベルとなり、Ｑ出力はローレベルとなる。遅延時
間後、Ｑ出力はハイレベルに戻り、Ｑ出力はローレベル
に戻る。そこで、Ｑ出力がローレベルからハイレベルに
なる状態変化を利用して、第３図に示したＳＣＲ電力増
幅器のＳＣＲをトリガしているが、遅延トリガ・パルス
は、アンドゲート３４を介して供給される。第３図に示
しりＳ ＣＲ放電回路２４からのゼロ交差パルスは、入
力端子Ｔ、に供給されて、Ｄ型フリップフロップ２８を
リセットすると共に、オアゲート３０を介して単安定フ
リップフロップ３２を刻時する二重作用をなす。それに
より、入力端子Ｔ、からトリガ・パルスが入力されてい
ない場合、直流モータの電機子電圧のサンプリングが達
成されるのである。入力された基準速度が減少し、直流
モータが別の速度に減速回転すれば、トリガーパルスは
入力されないことがある。入力端子Ｔ、におけるゼロ交
差信号は、新たなパワーラインサイクルの開始時にＤ型
フリップフロップ２８をリセットする。When the monostable flip-flop 32 switches, the Q output becomes high level and the Q output becomes low level. After the delay time, the Q output returns to high level and the Q output returns to low level. Therefore, the SCR of the SCR power amplifier shown in FIG. 3 is triggered using the state change in which the Q output changes from low level to high level, but the delayed trigger pulse is supplied via the AND gate 34. be done. The zero-crossing pulse from the SCR discharge circuit 24 shown in FIG. It has a dual effect. Thereby, sampling of the armature voltage of the DC motor is achieved when no trigger pulse is input from the input terminal T. If the input reference speed decreases and the DC motor rotates at a reduced speed to another speed, the trigger pulse may not be input. The zero-crossing signal at input terminal T, resets the D-type flip-flop 28 at the beginning of a new power line cycle.
本発明の別の実施例では、第５図に示すように、モータ
電流をモニタして、それにより定まる最適時にモータの
電機子電圧をサンプリングしている。In another embodiment of the invention, as shown in FIG. 5, the motor current is monitored and the motor armature voltage is sampled at optimal times determined thereby.
この実施例においては、第１実施例のように遅延回路を
設けるようなことはしていない代わりに、モータ電流を
モニタするようにしており、そこで、モータ電流がほぼ
ゼロであれば、モータ駆動回路がオフになるにつれてモ
ータ電機子電圧のサンプリングを行うようにしている。In this embodiment, unlike the first embodiment, a delay circuit is not provided, but instead the motor current is monitored, and if the motor current is almost zero, the motor is driven. The motor armature voltage is sampled as the circuit turns off.
第５図において、増幅器４０が抵抗４２の両端に現れる
電圧を測定すると、その抵抗４２（従って、モータ４４
）を流れる電流がゼロであれば、電圧はゼロとなる。こ
の増幅器４０は、非常に大きい利得を有するように構成
されているから、事実上、スイッチング増幅器として作
用するので、サンプル・ホールド回路４６を制御するこ
とにより、その時にモータ４４の電圧のサンプル値を取
り出すことができる。ＳＣＲかパワートランジスタのい
ずれかを含む図示しないモータ駆動回路が再びトリガー
されると、ゲート作用が終わる。従って、スイッチング
増幅器４０が切り替わると、モータ４４の電機子電圧の
サンプリングが、サンプル・ホールド回路４６の制御の
下で開始する。例えば第３図と第４図とに示した実施例
について説明したフィードバック制御の結果としてモー
タ駆動回路４８が再びトリガーされると、モータ駆動回
路４８からの５ＣＲ）リガ・パルスによりサンプル・ホ
ールド回路４６が閉成させられるので、測定されたモー
タの電機子電圧がサンプリングされたり、加算器５０に
入力されるのを防いでいる。In FIG. 5, when amplifier 40 measures the voltage appearing across resistor 42, that resistor 42 (and thus motor 44)
), the voltage is zero. Since this amplifier 40 is configured to have a very large gain, it effectively acts as a switching amplifier, so that by controlling the sample-and-hold circuit 46, a sample value of the voltage of the motor 44 is obtained at that time. It can be taken out. The gating ends when the motor drive circuit, not shown, including either the SCR or the power transistor, is triggered again. Thus, when switching amplifier 40 switches, sampling of the armature voltage of motor 44 begins under control of sample and hold circuit 46. When the motor drive circuit 48 is triggered again, for example as a result of the feedback control described for the embodiment shown in FIGS. is closed, thereby preventing the measured motor armature voltage from being sampled or input to adder 50.
その加算器５０には基準電圧が入力されているので、加
算器５０からモータ駆動回路４８に誤差信号が供給され
、モータ４４の速度を制御すべくモータ４４の励起が公
知の態様で制御される。Since the reference voltage is input to the adder 50, the adder 50 provides an error signal to the motor drive circuit 48, and the excitation of the motor 44 is controlled in a known manner to control the speed of the motor 44. .
前述の説明により、直流モータ速度制御回路のフィード
バック式制御ループにおける、第１実施例の遅延・サン
プリング回路か、または、第２実施例の電流モニタ並び
に電圧サンプリングのいずれかにより、直流モータへの
供給電力の影響を除去することで、直流モータの電機子
電圧とその速度とを一層正確に測定することが出来るの
は明らかである。また、公知の低廉な回路を直流モータ
速度制御回路におけるフィードバック式ループ回路に組
み込むことにより、電機子電圧の測定をもっと高めるこ
とができるものである。According to the above description, in the feedback control loop of the DC motor speed control circuit, the supply to the DC motor is determined by either the delay/sampling circuit of the first embodiment or the current monitor and voltage sampling of the second embodiment. It is clear that by removing the influence of power, the armature voltage of a DC motor and its speed can be measured more accurately. Additionally, armature voltage measurements can be further enhanced by incorporating known inexpensive circuits into a feedback loop circuit in a DC motor speed control circuit.
本発明の第１及び第２実施例は、ＳＣＲを用いていない
モータ駆動回路にも用いることができる。The first and second embodiments of the present invention can also be used in motor drive circuits that do not use SCR.
例えば、パルス幅変調方式（ＰＷＭ方式）においてトラ
ンジスタを用いた電力増幅器を、本発明の第１実施例や
第２実施例にも用いることができる。For example, a power amplifier using transistors in a pulse width modulation method (PWM method) can also be used in the first embodiment and the second embodiment of the present invention.
しかし、いずれの実施例でも、モータ動力サイクル中に
モータが励起されない期間が必要である。However, either embodiment requires a period during the motor power cycle during which the motor is not energized.
前述の本発明の実施例は、本発明の機能と作用とを説明
するために例示したものであって、モータ速度制御の分
野における当業者には、この他に改変や変形が容易に考
えられる。従って、これらの改変や変形は、本発明の範
囲に含まれるものと解すべきである。The above-described embodiments of the present invention are exemplified to explain the functions and operations of the present invention, and those skilled in the art of motor speed control will easily think of other modifications and variations. . Therefore, it should be understood that these modifications and variations are included within the scope of the present invention.
第１図は直流モータの速度を調整するための従来のフィ
ードバック制御ループを示す図面、第２図（ａ）および
第２図（ｂ）は夫々運転時の直流モータと停止時の直流
モータの電圧波形を示す図面、第３図は本発明に係わる
遅延の可能を組み込んだフィードバック制御ループのブ
ロック回路図、第４図は本発明に係わる遅延回路のブロ
ック回路図、第５図はモータ電機子電圧が正確に抽出さ
れた時に最適時間を決定するためにモータの電圧がモニ
タされる他の実施例を示すブロック回路図である。
１８・・遅延・サンプリング回路、
２０．４４・・モータ、
２１．５０・・加算器、
２２・・増幅器、
２４・・ＳＣＲ放電回路、
２６・・電力増幅器、
２８・・フリップフロップ回路、
３０・・オアゲート、
３２・・単安定フリップフロップ、
３４・・アンドゲート、
３６．４６・・サンプル・ホールド回路、４０・・スイ
ッチング増幅器、
４８・・モータ駆動回路。Figure 1 shows a conventional feedback control loop for adjusting the speed of a DC motor, and Figures 2(a) and 2(b) show the voltage of the DC motor during operation and when stopped, respectively. Figure 3 is a block circuit diagram of a feedback control loop incorporating the possibility of delay according to the present invention; Figure 4 is a block circuit diagram of a delay circuit according to the present invention; Figure 5 is a diagram showing motor armature voltage. FIG. 4 is a block circuit diagram illustrating another embodiment in which the motor voltage is monitored to determine the optimal time when is accurately sampled. 18... Delay/sampling circuit, 20.44... Motor, 21.50... Adder, 22... Amplifier, 24... SCR discharge circuit, 26... Power amplifier, 28... Flip-flop circuit, 30... - OR gate, 32... Monostable flip-flop, 34... AND gate, 36.46... Sample and hold circuit, 40... Switching amplifier, 48... Motor drive circuit.
Claims (1)
を示す基準信号と比較するための手段および誤差信号を
発生する手段と、 上記モータを駆動する手段と、 上記誤差信号に応答して、駆動用の上記手段の励起をト
リガする信号を発生すると共に、駆動手段へ電力を供給
する交流電力源のゼロ交差信号を与える手段と、 上記ゼロ交差信号と上記トリガ信号に対応して、駆動手
段のトリガを遅延して、該遅延時間の間、上記電機子電
圧の測定を可能とする、遅延・サンプリング手段とを 備えている直流モータの速度制御回路。 ２、上記遅延・サンプリング手段は、上記トリガ信号に
応答して、上記遅延時間を規定するパルス幅を有するパ
ルス出力を発生する手段を備えている請求項１記載の回
路。 ３、上記遅延・サンプリング手段は、上記トリガ信号に
応答して、駆動手段をトリガするために、上記サンプル
パルスの成端で遅延されたトリガパルス出力を含んでい
るパルス出力を発生する手段を備えている請求項１記載
の回路。 ４、上記トリガ信号に応答する上記手段が、上記トリガ
信号を受信するためのフリップフロップと、該フリップ
フロップのＱ出力をゲートするためのオアゲートとを備
え、上記オアゲートによってゲートされる出力を受信す
る単安定フリップフロップがＱおよび＠Ｑ＠出力を発生
し、該Ｑ出力は上記パルス出力であり、アンドゲートは
上記Ｑ出力と上記トリガー信号を受けて遅延したトリガ
パルス出力を発生するものである請求項３記載の回路。 ５、上記オアゲートがゼロ交差信号を受信して、直流モ
ータ電機子の減速期間、電機子モータ電圧の測定を可能
とする請求項４記載の回路。 ６、モータの測定された電機子電圧を所望のモータ速度
を示す基準電圧と比較し、誤差信号を発生する手段と、 上記誤差信号に応答して、上記モータを駆動すると共に
、該モータへの供給電力を示す第１パルス出力を与える
手段と、 上記モータ駆動手段とモータとの間に電気的に連結され
、該モータに供給される電流を測定すると共に、実質的
にゼロ電流測定を表す第２パルス出力を発生する手段と
、 上記第２と第１のパルス出力に応答して、回路的に引き
続いて、上記測定手段によって測定された上記モータの
電機子電圧を表す信号を受けると共に、上記手段に送信
して、第２パルス出力と第１パルス出力の間の期間のみ
比較するサンプル・ホールド手段 とを備えた直流モータの速度制御回路。 ７、上記モータに対する実質的にゼロ電流を測定する手
段が、上記パルス出力を発生するために、上記測定電流
に応答するスイッチング増幅器を備えている請求項６記
載の回路。[Claims] 1. means for comparing a measured armature voltage of a motor with a reference signal indicative of a desired motor speed and means for generating an error signal; means for driving said motor; and said error signal. means for generating a signal responsive to the signal to trigger excitation of said means for driving and providing a zero-crossing signal of an alternating current power source for powering said driving means; Correspondingly, a speed control circuit for a DC motor, comprising delay and sampling means for delaying the triggering of the drive means to enable measurement of said armature voltage during said delay time. 2. The circuit of claim 1, wherein said delay and sampling means includes means for generating a pulse output having a pulse width defining said delay time in response to said trigger signal. 3. The delaying and sampling means includes means for generating a pulse output comprising a delayed trigger pulse output at the termination of the sample pulse for triggering the driving means in response to the trigger signal. 2. The circuit according to claim 1. 4. The means responsive to the trigger signal comprises a flip-flop for receiving the trigger signal and an OR gate for gating the Q output of the flip-flop, receiving the output gated by the OR gate. A monostable flip-flop generates Q and @Q@ outputs, the Q output is the above-mentioned pulse output, and the AND gate receives the above-mentioned Q output and the above-mentioned trigger signal and generates a delayed trigger pulse output. The circuit described in Section 3. 5. The circuit of claim 4, wherein said OR gate receives a zero crossing signal to enable measurement of the armature motor voltage during deceleration of the DC motor armature. 6. means for comparing the measured armature voltage of the motor with a reference voltage indicative of a desired motor speed and generating an error signal; and in response to said error signal, driving said motor and applying voltage to said motor; means for providing a first pulse output indicative of supplied power; and a first pulse output electrically coupled between the motor drive means and the motor for measuring the current supplied to the motor and representing a substantially zero current measurement. means for generating a two-pulse output; responsive to the second and first pulse outputs, successively circuitically receiving a signal representative of the armature voltage of the motor measured by the measuring means; A speed control circuit for a DC motor, comprising sample and hold means for comparing only a period between a second pulse output and a first pulse output. 7. The circuit of claim 6, wherein said means for measuring substantially zero current to said motor comprises a switching amplifier responsive to said measured current to generate said pulsed output.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1193795A JP2744474B2 (en) | 1989-07-25 | 1989-07-25 | DC motor speed control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1193795A JP2744474B2 (en) | 1989-07-25 | 1989-07-25 | DC motor speed control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0360392A true JPH0360392A (en) | 1991-03-15 |
| JP2744474B2 JP2744474B2 (en) | 1998-04-28 |
Family
ID=16313908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1193795A Expired - Fee Related JP2744474B2 (en) | 1989-07-25 | 1989-07-25 | DC motor speed control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2744474B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107231108B (en) * | 2017-05-23 | 2019-09-27 | 辽宁红沿河核电有限公司 | A kind of generator of nuclear power station excitation regulation device and method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53111420A (en) * | 1977-03-10 | 1978-09-29 | Matsushita Electric Ind Co Ltd | Dc motor speed controller |
| JPS57177289A (en) * | 1981-04-21 | 1982-10-30 | Secoh Giken Inc | Constant-speed control circuit for dc motor |
-
1989
- 1989-07-25 JP JP1193795A patent/JP2744474B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53111420A (en) * | 1977-03-10 | 1978-09-29 | Matsushita Electric Ind Co Ltd | Dc motor speed controller |
| JPS57177289A (en) * | 1981-04-21 | 1982-10-30 | Secoh Giken Inc | Constant-speed control circuit for dc motor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2744474B2 (en) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4510429A (en) | Stepper motor damping circuit and a method therefor | |
| EP0036931B1 (en) | Stepper motor damping system | |
| ATE69677T1 (en) | SPEED CONTROL UNIT FOR A DC MOTOR WITH INTERNAL FEEDBACK. | |
| JPH0360392A (en) | Speed control circuit of dc motor | |
| US4851744A (en) | Feedback circuitry for D.C. motor speed control | |
| JPS6443091A (en) | Method of commutation control of coil strand of dc motor | |
| US5774625A (en) | Arrangement for monitoring the rotational speed of a rotary-anode drive motor of x-ray | |
| JP2786863B2 (en) | Brushless motor | |
| JPH02211089A (en) | Start-up of sensorless brushless motor | |
| JPS61177182A (en) | Motor controller | |
| JP2516909B2 (en) | Power frequency determination device | |
| SU1387141A1 (en) | Transistor converter control device | |
| JPS5899276A (en) | Brake device for motor | |
| JPS635438Y2 (en) | ||
| SU762122A1 (en) | Induction motor speed synchronizing apparatus | |
| SU1121764A1 (en) | D.c.drive | |
| JPS59139893A (en) | Controller for induction motor | |
| RU2199752C2 (en) | Device for measuring rotation speed | |
| SU1145445A1 (en) | Electric drive with pulse-frequency control | |
| JPH0452075B2 (en) | ||
| JPH0923658A (en) | Detection of output current of pwm inverter | |
| JPS63194596U (en) | ||
| JPS6146192A (en) | Drive device of brushless dc motor | |
| JPH08251977A (en) | Revolving speed detector | |
| KR19990005790A (en) | Speed control of motor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |