【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＴＡＢ方式半導体装置に関し、特にボンディン
グ用のバンプの楕或に関する．〔従来の技術〕
従来のＴＡＢ方式半導体装置は、実質的に高さが同一の
バンブのみを有しているので、基板実装後不良が発生し
た場合、基板がら不良チップをはがすとバンプ上にリー
ドが残っており、再ボンディングが困難である．又リー
ドを取ろうとすると、バンプの変形、破壊を生じて再ボ
ンディングが難しい．
〔発明が解決しようとする課題〕
上述した従来の’Ｉ’ Ａ Ｂ方式半導体装置は、基板
実装後不良が発生した場合、基板からはがして解析を行
なう場合、半導体チップのバンプ部にリードが残ってお
り、又リードを取ると後にバンプの変形、破損が起り、
再ボンディングして不良解析を行なうことはきわめて困
難である．又上述と同じ理由のため半導体チップのバン
ブの形状、高さが不均一となり、ウエーハテスト時のよ
うにブローブカード、探針を用いてバンブにあたること
も難しい。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a TAB type semiconductor device, and particularly to a bump oval for bonding. [Prior art] Conventional TAB type semiconductor devices have only bumps of substantially the same height, so if a defect occurs after mounting on a board, the leads will be placed on the bumps when the defective chip is peeled off from the board. remains, making rebonding difficult. Also, if you try to remove the lead, the bump may be deformed or destroyed, making re-bonding difficult. [Problems to be Solved by the Invention] In the conventional 'I' A B type semiconductor device described above, when a defect occurs after being mounted on a board, when it is removed from the board and analyzed, leads remain on the bumps of the semiconductor chip. If the lead is removed, the bump may become deformed or damaged later.
It is extremely difficult to perform failure analysis after rebonding. Furthermore, for the same reason as mentioned above, the shape and height of the bumps on the semiconductor chip are non-uniform, and it is difficult to hit the bumps using a probe card or a probe as in the case of wafer testing.
このように、従来のＴＡＢ方式半導体装置は、不良解析
に不便な構造を有している．
〔課題を解決するための手段〕
本発明のＴＡＢ方式半導体装置は、所定高さの第１のバ
ンブと、前記第１のバンプと電気的に接続され高さの実
質的に異なる第２のバンプとを有するというものである
。As described above, the conventional TAB type semiconductor device has a structure that is inconvenient for failure analysis. [Means for Solving the Problems] A TAB type semiconductor device of the present invention includes a first bump having a predetermined height, and a second bump electrically connected to the first bump and having a substantially different height. It is said that it has.
〔実施例〕〔Example〕
次に本発明について図面を参照して説明する。
Next, the present invention will be explained with reference to the drawings.
第１図（ａ）は本発明の一実施例を示す平面図、第１図
（ｂ）は第１図（ａ）のＡ−Ａ線断面図である．
１はＴＡＢテープ、２は半導体チップ、３は実装用リー
ド、４は実装用バンプ（第１のバンプ）、５は再ボンデ
ィング用バンプ（第２のバンブ）で第１のバンプ４より
高さが大きくなっている．６は配線層〈便宜上第１図（
ｂ）にのみ示す）であり、４，５の２つのバンブは電気
的に接続されている．
基板実装後不良が発生し、不良解析のため実装用リード
をはがそうとしてもその一部は半導体チップにひっつい
たまま残ったり、実装用リードを取ってもバンプが変形
してしまうために再ボンディングできない．そのため未
使用の再ボンディング用バンプ５に別のＴＡＢテープを
用いて再ボンディング用リードをボンディングすれば、
再びテープ状で不良解析、試験を容易に行なうことがで
きる。再ボンディングする場合、再ボンディング用バン
ブ５は基板実装用バンブ４よりも高いパンフ・であるた
め、基板実装に使われ残っているリードは再ボンディン
グのさまたげになることはない．又、再ボンディング処
理をしなくても、直接再ボンディング用バンブにブロー
ブカードや探針をウェーハテスト時のようにあてて、不
良解析、試験を行なうこともできる．
〔発明の効果〕
以上説明したように本発明は、高さの異なる２種類のパ
ッドを設けることにより、再ボンディングが可能となる
ので、基板実装後に発生したＴＡＢ方式集積回路の不良
解析を容易に行なうことができる効果がある．又、再ボ
ンディング用バンプに、直接ブローブカードや探針をあ
てて不良解析を行なうことができる効果もある。FIG. 1(a) is a plan view showing an embodiment of the present invention, and FIG. 1(b) is a sectional view taken along the line A--A in FIG. 1(a). 1 is a TAB tape, 2 is a semiconductor chip, 3 is a mounting lead, 4 is a mounting bump (first bump), and 5 is a rebonding bump (second bump), which is higher than the first bump 4. It's getting bigger. 6 is a wiring layer (see Fig. 1 for convenience)
b)), and the two bumps 4 and 5 are electrically connected. If a defect occurs after mounting on a board, and you try to remove the mounting lead to analyze the defect, some of it may remain stuck to the semiconductor chip, or even if you remove the mounting lead, the bump will be deformed, so you will have to re-install it. Bonding is not possible. Therefore, if you bond the re-bonding lead to the unused re-bonding bump 5 using another TAB tape,
Again, failure analysis and testing can be easily performed in tape form. When re-bonding is performed, the re-bonding bump 5 has a higher pamphlet than the board mounting bump 4, so the remaining leads used for board mounting will not interfere with re-bonding. Furthermore, even without rebonding, failure analysis and testing can be performed by directly applying a probe card or probe to the rebonding bump as in wafer testing. [Effects of the Invention] As explained above, the present invention enables rebonding by providing two types of pads with different heights, making it easier to analyze defects in TAB integrated circuits that occur after board mounting. There are some effects that can be achieved. Another advantage is that failure analysis can be performed by directly applying a probe card or probe to the bump for rebonding.
【図面の簡単な説明】[Brief explanation of drawings]
第１図（ａ）は本発明の一実施例を示す平面図、第１図
（ｂ）は第１図（ａ）のＡ−Ａ＆！断面図である．
１・・・ＴＡＢテープ、２・・・半導体チップ、３・・
・実装用リード、４・・・実装用バンブ、５・・・再ボ
ンデイング用バン１、６・・・配線層．FIG. 1(a) is a plan view showing an embodiment of the present invention, and FIG. 1(b) is an A-A&! of FIG. 1(a). This is a cross-sectional view. 1...TAB tape, 2...semiconductor chip, 3...
・Lead for mounting, 4... Bump for mounting, 5... Bump for rebonding 1, 6... Wiring layer.