JPH0357063A - Multiprocessor system and multiprocessor frocessing assigning method - Google Patents
Multiprocessor system and multiprocessor frocessing assigning methodInfo
- Publication number
- JPH0357063A JPH0357063A JP1192902A JP19290289A JPH0357063A JP H0357063 A JPH0357063 A JP H0357063A JP 1192902 A JP1192902 A JP 1192902A JP 19290289 A JP19290289 A JP 19290289A JP H0357063 A JPH0357063 A JP H0357063A
- Authority
- JP
- Japan
- Prior art keywords
- failure
- processor
- processors
- processing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000001514 detection method Methods 0.000 claims description 34
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000006731 degradation reaction Methods 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 description 7
- 238000003745 diagnosis Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば並列処理を行うマルチプロセッサシ
ステムおよびマルチプロセッサの処理割当方法に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to, for example, a multiprocessor system that performs parallel processing and a method for allocating processing to the multiprocessors.
第２図に従来の複数のプロセッサとプロセッサ故障検出
回路を備えたマルチプロセッサシステムの構戒を示す．
第２図において、２１はテストパターン発生装置、２２
はテストパターン発生装置２１から各プロセッサに供給
されるテストパターンである．２３，２４．２５はそれ
ぞれ１つ１つ独立したプロセッサ、２６．２７．２８は
それぞれプロセッサ２３，２４．２５からそれぞれ出力
されるプロセッサ処理結果である．２９は、プロセッサ
処理結果２６，２７．２８を入力とし、それらを比較す
る手段を有し多数決によって故障したブロセンサを認識
する故障検出回路、３０．３１．３２はそれぞれプロセ
ッサ２３．２４．２５と枚１４４＆出回路２９とを接続
するスイノチである．以上のように構威された従来のマ
ルチプロセッサシステムにおいて、システム立ち上げ時
等にプロセッサ２３．２４．２５の故障診断を行う際、
テストパターン発生装ｆｆ２１により、多項目にわたる
同一テストパターン２２が各プロセッサ２３２４．２５
に送られる．プロセッサ２３，２４．２５は、それぞれ
同一のテストパターン２２を処理してプロセッサ処理結
果２６．２７．２８を出力する．
ここで、故障検出回路２９は、プロセッサ処理結果２６
，２７．２８を比較し、多数決原理を用いてどのプロセ
ッサが故障しているかを検出する。Figure 2 shows the structure of a conventional multiprocessor system equipped with multiple processors and a processor failure detection circuit.
In FIG. 2, 21 is a test pattern generator, 22
is a test pattern supplied from the test pattern generator 21 to each processor. 23, 24, and 25 are independent processors, and 26, 27, and 28 are processor processing results output from the processors 23, 24, and 25, respectively. 29 is a failure detection circuit which inputs the processor processing results 26, 27, and 28 and has a means for comparing them, and recognizes a failed sensor by majority vote; 30, 31, and 32 are the processors 23, 24, and 25, respectively. 144 & output circuit 29 is connected. In the conventional multiprocessor system configured as described above, when diagnosing the failure of the processor 23, 24, 25 at system startup, etc.
The test pattern generator ff21 generates the same test pattern 22 covering many items on each processor 2324.25.
Sent to. Processors 23, 24, and 25 each process the same test pattern 22 and output processor processing results 26, 27, and 28. Here, the failure detection circuit 29 detects the processor processing result 26.
, 27, and 28, and detect which processor is faulty using the majority rule.
このようにして故障しているプロセッサを検出し、シス
テムから切り離すことによって、マルチプロセッサソス
テムとしての｛［１性を高めていた。By detecting a malfunctioning processor and disconnecting it from the system in this way, the uniqueness of the system as a multiprocessor system was enhanced.
前記のような複数のプロセッサにより構或されるマルチ
プロセッサシステムにおいては、あるプロセッサの故障
が検出されると、その故障の種類・程度に関係なくその
ブロセンサがシステムから切り離される．このため、シ
ステム全体の性能の低下が切り離すプロセッサの数に比
例し、システムがもつブロセフサのうち通常動作を行う
プロセッサの数が少なくなるため、システムとして性能
低下が著しいものとなる．
したがって、この発明の目的は、故障が積出されたプロ
セッサの故障の程度を少ないシステム処理能力の低下で
診断することに加えて、故障の種類・程度によってはそ
のプロセッサをシステムから切り離すことなく使用する
ことにより、システムとしての性能低下を極力少なくす
るとともに、高い信頼性を損なうことがないマルチプロ
セッサシステムおよびマルチプロセッサの処理割当方法
を提供することである．
〔課題を解決するための手段〕
請求項（１）記載ののマルチプロセッサシステムは、複
数個（３個以上）のプロセッサと、
前記複数のプロセッサに同一のテストパターンを供給す
るとともにテストの種類を表すコードからなるテスト項
目出力信号を発生するテストパターン発生装置と、
前記複数のブロセフサの処理結果を入力とし、前記複数
のプロセッサの各々の処理結果を比較する手段を有し多
数決によって故障したプロセッサを認識して故障フラグ
を含んだプロセッサ番号からなる故障検出信号を発生す
るとともに、認識した故障プロセッサおよび正常プロセ
ッサの処理結果を比較することより前記故障検出｛ｇ号
を発生する故障検出回路と、
前記故ｌＩａ検出回路から出力される前記故障ブロセ，
サ検出信号と前記テストパターン発生装評から出力され
る前記テスト項目出力信号とを入力とし、故障したプロ
セッサ毎のテスト項目別テスト回数と故障回数をカウン
トするカウンタとそれらを記録するレジスタ群とにより
構戒される故障履歴記録回路と、
前記故障履歴記録回路に記録されたプロセッサ毎の故隙
の種類およびその回数からなる故障↑ｌ′？報を入力と
し、故障プロセッサの故障がそのプロセッサで処理する
内容に対して間欠的な故障か永久的な故障かを判定する
故障内容判定回路とを備えている。In a multiprocessor system configured with a plurality of processors as described above, when a failure of a certain processor is detected, that processor is disconnected from the system regardless of the type or degree of the failure. For this reason, the performance of the entire system decreases in proportion to the number of processors that are separated, and the number of processors that perform normal operations among the processors in the system decreases, resulting in a significant decrease in system performance. Therefore, an object of the present invention is to diagnose the degree of failure of a processor in which a failure has occurred with a small decrease in system processing capacity, and also to use the processor without disconnecting it from the system depending on the type and degree of failure. The purpose of this invention is to provide a multiprocessor system and a multiprocessor processing allocation method that minimizes the performance degradation of the system and does not impair high reliability. [Means for Solving the Problem] The multiprocessor system according to claim (1) includes a plurality of processors (three or more), and supplies the same test pattern to the plurality of processors and also controls the type of test. a test pattern generating device that generates a test item output signal consisting of a code representing a test pattern, and a means for inputting the processing results of the plurality of processors and comparing the processing results of each of the plurality of processors, and detecting a failed processor by a majority vote. a fault detection circuit that recognizes and generates a fault detection signal consisting of a processor number including a fault flag, and generates the fault detection {g by comparing the processing results of the recognized faulty processor and the normal processor; the failure procedure outputted from the failure lIa detection circuit;
A counter that receives the sensor detection signal and the test item output signal output from the test pattern generation/evaluation device, and counts the number of tests for each test item and the number of failures for each failed processor, and a register group that records them. A failure history recording circuit to be monitored, and a failure ↑l'? consisting of the type and number of failures for each processor recorded in the failure history recording circuit. The fault content determination circuit receives information as input and determines whether the failure of the failed processor is an intermittent failure or a permanent failure with respect to the content processed by the processor.
請求項（２）記載のマルチブロセノ廿の処理割当方法は
、請求項ｉｌｌ記載のマルチプロセッサシステムにおい
て、故障履歴記録回路に記録されたプロセッサ毎の故障
情報から１１られる故障頻度を基にして、各プロセッサ
に対する処理の割当を決定する。The multiprocessor processing allocation method according to claim (2), in the multiprocessor system according to claim (ill), is based on the failure frequency determined from failure information for each processor recorded in the failure history recording circuit. Determine the processing assignment for.
この発明の構成によれば、各プロセッサに対しテストパ
ターン発生装置から同一のテストパターンを送ることに
よって多項目にわたる同一のテストを行い、故障検出回
路において各プロセッサ処理結果を比較し、多数決原理
に基づいて故障プロセッサを肥識する。このとき、故障
検出回路から故障フラグを含んだナロセソサ番号からな
る故障プロセッサ検出信号が出力され、テストパターン
発生装置から出力されるテストの種類を表すコードから
なるテスト項目出力信号とともに故障履歴記ｉゑ回路に
入力される．
故障履歴記録回路では、故障したプロセッサ番号毎にテ
スト項目別にテスト回数と故障回数がカウントされて一
時記録保持回路であるレジスタに記録される．
そして、故障履歴記録回路の記録内容から故障プロセッ
サが！２知されると、今度は故障プロセッサの故障の程
度をテストするため、故障プロセッサと正常なプロセッ
サの１つが故障検出回路に再度接続され、残りの正常な
プロセッサは故障診断モードを解かれて通常の処理を行
う。According to the configuration of the present invention, the same test pattern is sent to each processor from the test pattern generator to perform the same test over many items, and the failure detection circuit compares the processing results of each processor, based on the majority decision principle. to identify faulty processors. At this time, a fault processor detection signal consisting of a narrow processor number including a fault flag is output from the fault detection circuit, and a fault history record is output along with a test item output signal consisting of a code representing the type of test output from the test pattern generator. Input to the circuit. The failure history recording circuit counts the number of tests and failures for each test item for each failed processor number and records them in a register that is a temporary record holding circuit. Then, from the recorded contents of the failure history recording circuit, the failed processor was detected! 2 Once informed, the faulty processor and one of the normal processors are reconnected to the fault detection circuit in order to test the degree of failure of the faulty processor, and the remaining normal processors are taken out of fault diagnosis mode and run normally. Process.
再度故障検出回路に接続された故障プロセッサおよびｌ
台の正常プロセッサにおいては、上記と同様のテストが
繰り返し零行され、双方のプロセッサ処理結果を故障検
出回路で比較することによって再び故障プロセッサの故
障を検出し、ｌｊｎ記のように故障の履歴を故障履歴記
緑回路に蓄積していく。The fault processor and l connected again to the fault detection circuit.
On the same normal processors, the same test as above is repeated, and by comparing the processing results of both processors in the fault detection circuit, a fault in the faulty processor is detected again, and the fault history is recorded as described in ljn. Failure history records are accumulated in the green circuit.
故障内容判定回路では、故障履歴記録回路に記録された
故障プロセッサ毎の故障の種類およびその回数からなる
故障情報に基づき、故障プロセッサの故障がそのプロセ
ッサで処理しようとする内容に対して間欠的な故障か永
久的な故障かを４゛１１定する．
このようにして故障プロセッサの故障の種類・程度が調
べられると、この後例えばつぎのように処理する．その
故障がそのプロセッサに行わせる処理に対してマスク不
可能な永久故障である場合は、故障プロセッサをシステ
ムから切り離し、それ以外の故障の場合、すなわち間欠
故障あるいはマスク可能な故障である場合は、故障プロ
セッサをシステムから切り離さずに、故障の状況に応じ
て負荷軽減等を行って通常処理に使用する．以」二述べ
たように、故障プロセッサの故障の程度の診断のために
、故障ブロセンサとｌ台の正常プロセッサとについての
みテストを行い、その他のプロセッサについては通常の
処理を行わせることができるので、故障が検出されたプ
ロセッサの故障の程度を少ないシステム処理能力の低下
で診断することができる．
また、故障発生時に故障プロセッサを真条件にシステム
から切り離してしまう場合に比べて、処理能力の低下を
極力少なくすることができる．また、各プロセッサの故
障頻度を基に各ブロセ・７サの処理の割当を決めるので
、故障が発生したプロセッサを継続して使用する場合に
も高い信頼性を６竃保することができる。The failure content determination circuit determines whether the failure of the failed processor is intermittent with respect to the content to be processed by that processor, based on the failure information consisting of the type of failure and the number of failures for each failed processor recorded in the failure history recording circuit. 4.11 Determine whether the failure is a failure or a permanent failure. Once the type and degree of failure of the failed processor is investigated in this way, the following processing is performed, for example. If the failure is a permanent failure that cannot be masked for the processing that the processor is performing, the failed processor is removed from the system, and in the case of other failures, i.e., intermittent failures or maskable failures, Instead of separating the faulty processor from the system, it reduces the load depending on the fault situation and uses it for normal processing. As mentioned above, in order to diagnose the degree of failure of a failed processor, it is possible to test only the failed processor and 1 normal processors, and allow the other processors to perform normal processing. , the degree of failure of a detected processor can be diagnosed with a small reduction in system processing power. Furthermore, compared to the case where a faulty processor is disconnected from the system under true conditions when a fault occurs, it is possible to minimize the decrease in processing performance. Furthermore, since the processing assignments for each processor are determined based on the failure frequency of each processor, high reliability can be maintained even when a processor in which a failure occurs continues to be used.
以下、この発明の一実施例を図面を参照しながら説明す
る．
第Ｉ図にこの発明の一実施例のマルチプロセッサシステ
ムを示す。第ｌ図において、１はテストパターン発生装
置、２はテストパターン発生装置ｌから各プロセッサに
供給されるテストパターンである．３．４．５はそれぞ
れｌつ１つで独立したプロセッサ、Ｇ．７．８はそれぞ
れプロセッサ３，４．５から出力されるプロセッサ処理
結果である。An embodiment of the present invention will be described below with reference to the drawings. FIG. I shows a multiprocessor system according to an embodiment of the present invention. In FIG. 1, 1 is a test pattern generator, and 2 is a test pattern supplied from the test pattern generator 1 to each processor. 3.4.5 each has one independent processor, G. 7.8 are processor processing results output from processors 3 and 4.5, respectively.
９は、プロセッサ処理結果６，７．８を入力とし、それ
らを比較する手段を有し多数決によって故障したプロセ
ッサをＬ’ｌｊ＆するとともに、認識した故障プロセッ
サおよび正常プロセッサの処理結果を比較する故障検出
回路である。１０は故障検出回路９から出力される故障
フラグを含んだプロセッサ番号からなる故障プロセ，サ
検出信号、１１はテストパターン発生装置１から出力さ
れるテストの種類を表すコードからなるテスト項目出力
信号である。9 takes the processor processing results 6, 7.8 as input, has a means for comparing them, L'lj& the faulty processor by majority vote, and compares the processing results of the recognized faulty processor and the normal processor. It is a circuit. Reference numeral 10 denotes a failure processor detection signal consisting of a processor number including a failure flag output from the failure detection circuit 9, and 11 a test item output signal consisting of a code representing the type of test output from the test pattern generator 1. be.
ｌ２は、故障プロセッサ検出信号１０とテスト項目出力
信号ｌ１とを入力とし、故障したプロセッサ毎のテスト
項目別テスト回数と故障回数をカウントずるカウンクと
それらを記録するレジスタ群により構成される故障履歴
記録回路である。12 is a failure history record that receives the failed processor detection signal 10 and the test item output signal 11, and is composed of a counter that counts the number of tests for each test item and the number of failures for each failed processor, and a register group that records them. It is a circuit.
１３は故障履歴記録回路ｌ２から出力される故障プロセ
ッサ毎の故障の種類およびその回数からなる故障情報、
１４は故障情報１３を入力とし、故障プロセッサの故障
がそのプロセッサで処理する内容に対して間欠的な故障
であるか永久的な故障であるかを判定する故障内容判定
回路である．１５．１６．ＩＴはそれぞれプロセッサ３
，４５と故障検出回路９を接続するスイッチである．以
上のようにｆ＃威されたこの実施例のマルチプロセッサ
システムについて、以下その動作を説明する。13 is failure information including the type and number of failures for each failed processor outputted from the failure history recording circuit 12;
Reference numeral 14 denotes a failure content determination circuit which receives the failure information 13 and determines whether the failure of the failed processor is an intermittent failure or a permanent failure with respect to the content processed by that processor. 15.16. IT is each processor 3
, 45 and the failure detection circuit 9. The operation of the multiprocessor system of this embodiment, which is configured with f# as described above, will be explained below.
まず、システムの立ち上げ時等に行う各プロセッサの故
障診断時に、プロセッサ３．４．５はスイッチ１５．１
６．１７によって故障検出回路９に接続される。ここで
、テストパターン発生装置１によってプロセッサ３，４
．５に多項目にわたる同一のテストパターン２が供給さ
れ、プロセッサ３．４．５はそれぞれ入力に対するプロ
セッサ処理結果６，７．８を故障検出回路９に供給する
。First, when diagnosing the failure of each processor at system startup, processor 3.4.5 switches 15.1
6.17, it is connected to the failure detection circuit 9. Here, the processors 3 and 4 are generated by the test pattern generator 1.
．． The same test pattern 2 covering many items is supplied to the processors 3, 4, and 5, and the processors 3, 4, and 5 supply processor processing results 6, 7, and 8 for the respective inputs to the failure detection circuit 9.
故障検出凹路９は、プロセッサ処理結果６，７８を比較
し、多数決原理に基づいて故障プロセッサを認識すると
ともに故障フラグを含んだプロセッサ番号からなる故障
プロセッサ検出信号１０を出力する。故障プロセッサ検
出信号１０とテストパターン発生装置ｌから出力される
テストの種類を表すコードからなるテスト項目出力信号
１ｌとを入力とする故障ａ歴記録回路１２では、故障し
たプロセッサ番号毎にテスト項目別にテスト同数と故障
回数とがカウントされて一時記録保持回路であるレジス
タに記録され、各プロセッサ３，４．５はいったん故障
検出回路９から切り離される。The fault detection conduit 9 compares the processor processing results 6 and 78, recognizes a faulty processor based on the majority rule, and outputs a faulty processor detection signal 10 consisting of a processor number including a fault flag. A failure a history recording circuit 12 which receives as input a failed processor detection signal 10 and a test item output signal 1l consisting of a code representing the type of test outputted from the test pattern generator 1 records test items for each failed processor number. The number of equal tests and the number of failures are counted and recorded in a register which is a temporary record holding circuit, and each processor 3, 4.5 is temporarily separated from the failure detection circuit 9.
そして、故障Ｂ度記録回路１２の記録内容から故障プロ
セッサが認知されると、今度は故障プロセッサの故障の
程度をテストするため、故障プロセッサと正常なプロセ
フサの１つがスイッチ１５１６．１７により故障検出回
路９に再度接続され、残りの正常なプロセッサは故障診
断モードを解かれて通常の処理が行われる．
再度故障検出回路９に接続されたプロセッサにおいては
、テストが繰り返し実行され、双方のプロセッサ処理結
果を比較することによって再び故障プロセッサの故障を
検出し、前記のように故障のＭ歴を故障ＩＩ歴記録回路
１２に蓄積していく．故障内容判定回路１４では、故！
４履歴記録回路Ｉ２に記録された故障ブロセンサ毎の故
障の種類およびその回数からなる故障情報１３に基づき
、故障プロセッサにおいてテスト項目別にテスト回数に
対する故障の回数を調べる。そして、その割合（過渡的
故障頻度）によって一特的な電圧上昇あるいは降下、温
度上昇あるいは降下、その他外来ノイズ等による一次的
な外乱による誤動作であるとみなされるときには、その
故障ブロセンサの故障をそのプロセッサで処理しようと
する内容に対して間欠的な故障であると判定し、そうで
なければその故障プロセッサの故障をそのプロセッサで
処理しようとする内容に対して永久的な故障であると判
定する。When the faulty processor is recognized from the recorded contents of the fault B degree recording circuit 12, one of the faulty processor and the normal processor is switched to the fault detection circuit by the switch 1516.17 in order to test the degree of fault of the faulty processor. 9, the remaining normal processors are released from the fault diagnosis mode and perform normal processing. In the processor connected to the failure detection circuit 9 again, the test is repeatedly executed, and the failure of the failed processor is detected again by comparing the processing results of both processors, and the M history of the failure is converted into the failure II history as described above. The data is stored in the recording circuit 12. The failure content determination circuit 14 detects failure!
4. Based on the failure information 13 consisting of the type of failure and the number of failures for each failure sensor recorded in the history recording circuit I2, the failure processor checks the number of failures with respect to the number of tests for each test item. If the rate (transient failure frequency) indicates that the malfunction is caused by a primary disturbance such as a specific voltage rise or drop, temperature rise or drop, or other external noise, the fault of the faulty blow sensor is Determine that the failure is an intermittent failure with respect to the content to be processed by the processor, and if not, determine that the failure of the failed processor is a permanent failure of the content to be processed by that processor. .
故障プロセッサの故障の内容がそのプロセッサで処理し
ようとする内容に対して間欠故障であると判定された場
合は、故障履歴記録回路ｌ２に記録された故障情報１３
に応して故障プロセッサに対する負荷を減らす。具体的
には、例えば故障が起こったテスト項目以外の項目に関
する処理についてのみ処理の割当を行い、この故障プロ
セ，サを故障診断モードから解いて通常処理に使用する
。If it is determined that the content of the failure of the failed processor is an intermittent failure with respect to the content to be processed by that processor, failure information 13 recorded in the failure history recording circuit 12
Reduce the load on the failed processor accordingly. Specifically, for example, processing is assigned only to processing related to items other than the test item in which the failure occurred, and this failure processor is released from the failure diagnosis mode and used for normal processing.
なお、間欠的な故障は外来ノイズ等や周囲環境等の外的
要因によって一時的に現れたものであるので、状況によ
っては処理を制限することなくそのまま使用してもよい
。Note that, since intermittent failures occur temporarily due to external factors such as external noise or the surrounding environment, depending on the situation, it may be used as is without limiting the processing.
また、永久的な故障であっても、マスク可能な故障であ
れば、例えば故障が起こったテスト項目以外の項目に関
する処理についてのみ処理の割当を行い、この故障プロ
セッサを故障診断モードから解いて通常処理に使用する
。In addition, even if it is a permanent failure, if the failure is maskable, for example, processing will be assigned only to items other than the test item where the failure occurred, and this failure processor will be released from failure diagnosis mode and returned to normal operation. used for processing.
なお、処理の割当は、例えば各プロセッサにおいて、実
行が禁止された処理であるかどうかを示すフラグを設定
し、各ブロセフサで上記フラグを参照して実行できる処
理を選択し、実行できない処理については例えば優先順
位の低い他のプロセッサを命令を渡すことで、実現でき
る．一方、故障がそのプロセッサで処理しようとする内
容に対して永久的な故障でなおかつマスク不可能な故障
であるときは、このプロセッサをシステムから切り離す
。In addition, to allocate processes, for example, in each processor, a flag is set to indicate whether or not the execution of the process is prohibited, and each processor refers to the flag and selects the process that can be executed. For example, this can be achieved by passing instructions to other processors with lower priority. On the other hand, if the failure is a permanent failure with respect to the content to be processed by that processor and is a failure that cannot be masked, this processor is disconnected from the system.
以上のように、一度故障が検出されたプロセッサにおい
て、マルチプロセッサシステムとして通常の処理を行い
ながら、一部のプロセッサを用いてその故障の種類・程
度を調べ、それに応じてその故障の検出されたプロセッ
サへの負荷を軽減する等して引き続き３Ｊ１常処理に使
用する．〔発明の効果〕
請求項（１）記載のマルチプロセッサによれば、いった
んプロセッサに故障が起こると、その故障の内容および
程度を調べるのに一部のプロセッサを使うだけでよく、
故障診断に用いるプロセッサの他は通常の処理を行うこ
とができるので、故障の程度を診断する際のシステム処
理能力低下を少なくできる。As described above, once a fault has been detected in a processor, while performing normal processing as a multiprocessor system, the type and degree of the fault can be investigated using some of the processors, and the fault can be determined accordingly. It will continue to be used for 3J1 regular processing by reducing the load on the processor. [Effects of the Invention] According to the multiprocessor according to claim (1), once a failure occurs in a processor, it is only necessary to use some of the processors to investigate the nature and degree of the failure.
Since the processors other than the processor used for fault diagnosis can perform normal processing, it is possible to reduce the decrease in system processing capacity when diagnosing the extent of a fault.
このほか、故障の履歴をみることで故障の種類程度を倹
知することができ、したがって故障の種類・程度によっ
てはそのプロセッサをシステムから切り離すことなく負
荷を軽減する等して使用することができ、システムとし
て故障によるＰＬ能の低下を極力少なくすることができ
る。In addition, by looking at the history of failures, it is possible to know the type and extent of failures, and therefore, depending on the type and degree of failure, it is possible to use the processor by reducing the load without disconnecting it from the system. , it is possible to minimize the decrease in PL performance due to system failure.
また、請求項（２）記載のマルチプロセッサの処理割当
方法によれば、プロセッサ毎の故障頻度を基にして処理
の割当を決定するので、信頼性を低下させることなくシ
ステム全体の処理能力の低下を最小限に抑えることがで
きる．Further, according to the multiprocessor processing allocation method according to claim (2), processing allocation is determined based on the failure frequency of each processor, so that the processing capacity of the entire system is reduced without reducing reliability. can be minimized.
第１図はこの発明の一実施例のマルチプロセッサシステ
ムの構成を示すブロック図、第２図は従来例の構威を示
すプロ・冫ク図である．１・・・テストパターン発生装
置、２・・・テストパターン、３，４．５・・・プロセ
ッサ、６，７．８・・・プロセッサ処理結果、９・・・
故障検出回路、１０・・・故障プロセッサ検出信号、１
１・・・テスト項目出力信号、ｌ２・・・故障履歴記録
回路、１３・・・故障情報、Ｉ４・・・故障内容判定回
路FIG. 1 is a block diagram showing the configuration of a multiprocessor system according to an embodiment of the present invention, and FIG. 2 is a process diagram showing the configuration of a conventional example. 1... Test pattern generator, 2... Test pattern, 3, 4.5... Processor, 6, 7.8... Processor processing result, 9...
Failure detection circuit, 10... Failure processor detection signal, 1
1... Test item output signal, l2... Failure history recording circuit, 13... Failure information, I4... Failure content determination circuit
Claims (2)
プロセッサに同一のテストパターンを供給するとともに
テストの種類を表すコードからなるテスト項目出力信号
を発生するテストパターン発生装置と、 前記複数のプロセッサの処理結果を入力とし、前記複数
のプロセッサの各々の処理結果を比較する手段を有し多
数決によって故障したプロセッサを認識して故障フラグ
を含んだプロセッサ番号からなる故障検出信号を発生す
るとともに、認識した故障プロセッサおよび正常プロセ
ッサの処理結果を比較することより前記故障検出信号を
発生する故障検出回路と、 前記故障検出回路から出力される前記故障プロセッサ検
出信号と前記テストパターン発生装置から出力される前
記テスト項目出力信号とを入力とし、故障したプロセッ
サ毎のテスト項目別テスト回数と故障回数をカウントす
るカウンタとそれらを記録するレジスタ群とにより構成
される故障履歴記録回路と、 前記故障履歴記録回路に記録されたプロセッサ毎の故障
の種類およびその回数からなる故障情報を入力とし、故
障プロセッサの故障がそのプロセッサで処理する内容に
対して間欠的な故障か永久的な故障かを判定する故障内
容判定回路とを備えたマルチプロセッサシステム。(1) a plurality of processors (three or more); a test pattern generation device that supplies the same test pattern to the plurality of processors and generates a test item output signal consisting of a code representing the type of test; and the plurality of processors. The processor receives the processing results of the processors as input, has means for comparing the processing results of each of the plurality of processors, recognizes a faulty processor by majority vote, and generates a fault detection signal consisting of a processor number including a fault flag. , a fault detection circuit that generates the fault detection signal by comparing processing results of a recognized faulty processor and a normal processor; and a fault detection circuit that generates the fault detection signal output from the fault detection circuit and the test pattern generator. a failure history recording circuit configured with a counter that receives the test item output signal as input and counts the number of tests for each test item and the number of failures for each failed processor, and a register group that records them; and the failure history recorder. A failure method that takes as input failure information consisting of the type and number of failures for each processor recorded in the circuit, and determines whether the failure of the failed processor is an intermittent failure or a permanent failure for the content processed by that processor. A multiprocessor system equipped with a content determination circuit.
おいて、故障履歴記録回路に記録されたプロセッサ毎の
故障情報から得られる故障頻度を基にして、各プロセッ
サに対する処理の割当を決定することを特徴とするマル
チプロセッサの処理割当方法。(2) The multiprocessor system according to claim (1), characterized in that processing allocation to each processor is determined based on failure frequency obtained from failure information for each processor recorded in a failure history recording circuit. How to allocate processing to multiprocessors.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1192902A JPH0357063A (en) | 1989-07-25 | 1989-07-25 | Multiprocessor system and multiprocessor frocessing assigning method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1192902A JPH0357063A (en) | 1989-07-25 | 1989-07-25 | Multiprocessor system and multiprocessor frocessing assigning method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0357063A true JPH0357063A (en) | 1991-03-12 |
Family
ID=16298881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1192902A Pending JPH0357063A (en) | 1989-07-25 | 1989-07-25 | Multiprocessor system and multiprocessor frocessing assigning method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0357063A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448470A (en) * | 1991-09-05 | 1995-09-05 | Hitachi, Ltd. | Multiprocessing apparatus |
-
1989
- 1989-07-25 JP JP1192902A patent/JPH0357063A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448470A (en) * | 1991-09-05 | 1995-09-05 | Hitachi, Ltd. | Multiprocessing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4679195A (en) | Error tracking apparatus in a data processing system | |
| US5515381A (en) | Sequential parity correction for error-correcting RAM array | |
| Kreutzer et al. | System-level fault diagnosis: A survey | |
| JPH0357063A (en) | Multiprocessor system and multiprocessor frocessing assigning method | |
| US20050166089A1 (en) | Method for processing a diagnosis of a processor, information processing system and a diagnostic processing program | |
| JP2702432B2 (en) | Failure diagnosis method | |
| TW200307200A (en) | Multiple fault location in a series of devices | |
| JPS63100563A (en) | Faulty processor detecting system | |
| JP2591470B2 (en) | Signal processing device | |
| JPH05204692A (en) | Failure detecting/separating system for information processor | |
| SU1721608A1 (en) | Three-channel computing system failure display panel | |
| JPS6184743A (en) | Logic package incorporating diagnostic circuit | |
| JPH06202889A (en) | Fault detection device for multiple input/output circuit system | |
| JPH03166632A (en) | Fault reporting system for information processor | |
| JPH04222031A (en) | Fault part segmenting system | |
| JPH06209367A (en) | Fault diagnosis system | |
| JPH0816958A (en) | Alarm monitor circuit | |
| JPH02234240A (en) | Information processor | |
| JPH04192651A (en) | In-equipment monitor | |
| JPH01222339A (en) | Fault processing system | |
| GB2144246A (en) | Proving safe operation | |
| JPH03132847A (en) | Common bus diagnostic system | |
| JPH04110779A (en) | Monitoring device for abnormality in load | |
| JPH1091543A (en) | Fault information recording method and information processor | |
| JPH036618A (en) | Abnormality detecting circuit for stack pointer |