JPH0351966A - 画像データの符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像データの符号化装置に係り、特にイメージ
スキャナまたはファクシミリのように入力画像データが
１次元的に相互連関関係をもっている画＠処理システム
における画像データの効率的な保管または伝送のために
入力画像データを圧縮して符号化する画像データの符号
化装置に関する。

〔従来の技術） 従来のファクシミリ、イメージスキャナ等においては、
白・黒２値画像情報の圧縮を主にソフトウエアで処理し
てきたが、これは処理時間が非常に長いため、リアルタ
イム的にデータを圧縮することはＦＥ難であった。特に
、イメージスキャナのように高速に画像データを入力し
なければならない場合には、専用圧縮処理装硝が必須的
に要求されるものであった。

このような要求に応じて提案された画像データの圧縮符
号化装置の一つとしては、１９８９年１月１７日にヒサ
ダ（口ｉＳａｄａ）などに付与された米国特許第４，７
９９．１１０号明ＩＩＩ書に開示されている″′画像信
号符号化装置（　ＩｍａｇｅＳｉｇｎａｌ　Ｃｏｄｉｎ
ｇ＾ｐｐｒａｔｔｌｓ）”が挙げられる。

この従来の画像信号符号化装置は基準ラインおよびコー
ディングライン画素変化点検出回路と、基準ラインシフ
トレジスタと、コーディングラインシフトレジスタと、
シンボル検出回路と、コーディングラインおよび基準ラ
インＲＯＭテーブルと、符号語決定回路等を具備してい
る。

この装置は１次元的符号化方式であるＭ口（　Ｍｏｄｉ
ｆｉｅｄ　ＨｕＮｍａｎ）符号化方式、２次元符弓化方
式（７）ＭＲ　（Ｍｏｄｉｆｉｅｄ　ＲＥＡＤ　）およ
びＭＭＲ（Ｍｏｄｉｆｉｅｄ　＆　Ｍｏｄｉｆｉｅｄ　
ＲＥＡＤ）符号化方式を選択的に使用して、１次元画像
データまたは２次元画像データを符号化するようにした
ものである。

〔発明が解決しようとする課題〕

このように前述した従来の装置は、複数の符号化方式を
利用しうるように構成されているので、コーディングラ
イン以外に別途に基準ラインに対する処理手段を具備し
なければならなかったし、これによって構成が複雑にな
る問題点があった。

また、最終的にコーディングライン画像信号に対する符
号語を発生させる過程においては、ＲＯＭテーブルが走
行長さカウンタの出力外にもシンボル検出回路の出力を
受けて符号語決定回路と協同するように構或されている
ので、処理過程が複雑であるという短所があった。

一方、白・黒２値画像データの特性を見れば、一般的に
隣接画素間に相互の依存性が大変高いことがわかる。す
なわち、黒（または白）画素が出現すると同一な色相の
画素がある長さ程度連続的に進行され、続いて白（また
は黒）画素の連続的な進行となる。

ある画素が黒から白、または白から黒に変化される点は
同技術分野において画素変化点と定義されており、この
画素変化点を基準として同一な色相の画素が連続的に進
行された長さは走行長さと定義される。

通常的なデータ圧縮はこのような走行長さの発生頻度数
に準拠してなされるようになっているが、例えば発生頻
度数が一番高い走行長さに対しては一番短い符号語を割
り当て、発生頻度数が一番低い走行長さに対しては一番
長い符号語を割り当てる可変長さ符号化方式を採用して
、データ圧縮効率を極大化させるようにしている。これ
と関係して前記データ圧縮原理を利用した１次元画像デ
ータの符号語は、ＣＣＩＴＴ（国際電信電話諮問委員会
）によって勧告されたＴ４規定によるＭ　ｌ−１符号化
方式に従うようになっている。

本発明はこれらの点に鑑みてなされたものであり、ＣＣ
ＩＴＴの勧告Ｔ４規定によるＭ口符号化方式に準拠して
１次元画像データを符号化するようにしたものであり、
従来の符号化装置に比べて簡単な構成を有するとともに
、処理過程も簡単であり、かつ迅速処理が可能な画像デ
ータの符号化装置を提供することを目的とする。

〔課題を解決するための手段〕

前記目的を達成するために請求項Ｍ１項記載の画像デー
タの符号化装置は、２値画像データを符号化するための
装置において、前記２１ｉ１画像データを順次に読み込
んで入力順序のとおりに出力するＦＩＦＯメモリと、前
記ＦＩＦＯメモリから出力された画素の色相を識別する
画素色相識別部と、前記画素色相識別部からその色相が
識別された画素の走行長さを計算する白走行長さ算出部
および黒走行長さ算出部と、前記の白走行長さ算出部お
よび黒走行長さ算出部から発生される画素の走行長さに
相応する符号語のアドレスを入力してバイト単位の符号
語を出力する白符＠語ルツクアップテーブルおよび黒符
号語ルックアップテーブルと、前記の白符号語ルックア
ップテーブルおよび黒符号語ルックアップテーブルから
送り出された並列データを直列データに変換する並列入
力／直列出力変換シフトレジスタと、前記並列入力／直
列出力変換シフトレジスタから出力される直列データの
中で有効ビットのみを抽出してパイｉ〜単位の並列デー
タを送り出す有効ビット検出部とを包含して構成されて
いることを特徴とする。

また、請求項第２項によれば、前記白走行長さ算出部お
よび黒走行長さ算出部は、それぞれ前記画素色相識別部
で識別されて送り出される終末符号語および構或符号語
に相応する連続された画素の数をカウントするための２
個の６ごットカウンタと、前記６ビットカウンタの出力
をマスタークロックに同期してラッチするラッチと、画
素の色相の変化が検出される時点で前記ラッチに出力伝
送制御信号を送り出す単安定マルチバイブレー夕とによ
って構成されていることを特徴とする。

また、請求項第３項によれば、前記白符号語ルックアッ
プテーブルおよび黒符号語ルックアップテーブルには、
一つのメモリ手段の下位アドレスから白走行長さ終末符
号語、白走行長さ構成符号語、黒走行長さ終末符号語、
黒走行長さ構成符号語が順に配置して構成されているこ
とを特徴とする。

また、請求項第４項によれば、前記有効ビット検出部は
、前記並列入力／直列出力変換シフトレジスタから出力
されるデータから有効データのみを仙出するために白符
号語ルックアップテーブルおよび黒符号語ルックアップ
テーブルから送り出されるデータの中で有効符号語ビッ
ト長さ値をプリセットしてこの値が“Ｏ　ＩＴとなると
きまで、前記並列入力／直列出力変換シフトレジスタの
シフト動作を進行させる４ビットダウンカウンタと、そ
のゲート端子に供給される特定信号レベルにより、その
入力端子に加えられるマスタークロックを並列入力／直
列出力変換シフトレジスタのシフティングクロック端子
に供給する３一状態バツフ７と、前記４ビッ］−ダウン
カウンタの出力を受けて前記３一状態バツファのゲート
端子に加えられる制御信号を発生するＮＡＮＤゲートと
、前記並列入力／直列出力変換シフトレジスタから出力
される直列データを並列データに変換タ−る直列入力／
並列出力変換シフトレジスタと、前記３一状態バッファ
から出力される有効符号語のビット数に相応ずるマスタ
ークロックの個数をカウントして、前記直列入力／並列
出力変換シフトレジスタから８ビット単位に出力を送り
出すための出力伝送制御信号を前記直列入力／並列出力
変換シフトレジスタに供給ずる８進カウンタとで構成さ
れていることを特徴とする。

（作　用） 請求項第１項による２値画像データを符号化するための
画像データの符号化装置によれば、ＦＩＦＯメモリが前
記２値画像データを順次に読み込んで入力順序のとおり
に出力し、そのＦＩＦＯメモリ１から出力された画素の
色相を画素色相識別部によって識別し、その色相が識別
された画素の白走行長さおよび黒走行長さが白走行長さ
粋出部および黒走行長さ算出部によって計算される。こ
のようにして算出された画素の走行長さに相応する符号
語のアドレスが白符号７：ｉルックアツブテブルおよび
黒符号語ルックアップテーブルに入力されてそれぞれバ
イト単位の符号語が出力される。

この白符号語ルックアップテーブルおよび黒符号語ルッ
クアップテーブルから送り出された並列データは並列入
力／直列出力変換シフトレジスタによって直列データに
変換される。そして、最後に有効ビット検出部によって
、直列データの中より有効ビットのみを抽出してバイト
単位の並列データとして符号化されたデータを送出する
。

請求項第２項による前記白走行長さ算出部および黒走行
長さ算出部によれば、それぞれ前記画素色相識別部で識
別されて送り出される終末符号語および構成符号δＲに
相応する連続された画素の数を２個の６ビットカウンタ
によってカウントし、その出力カウンタをラッチによっ
てマスタークロックに同期してラッチされる。そして、
単安定マルチバイプレータが前記画素の色相の変化を検
出した時に前記ラッチに出力伝送制御信号を送り出して
、当該ラッチより画素の走行長さに相応した符号語のア
ドレスを出力させる。

請求項第３項による白符号語ルックアップテーブルおよ
び黒符号語ルックアップテーブルによれば、一つのメモ
リ手段をその下位アドレスから白走行長さ終末符号語、
白走行長さ構成符号語、黒走行長さ終末符号語、黒走行
長さ構成符号語を順に配置するようにしている。

請求項第４項による有効ビット検出部によれば、並列入
力／直列出力変換シフトレジスタから出力されるデータ
から有効データのみを抽出するために、４ビットダウン
カウンタが白符号語ルックアップテーブルおよび黒符号
語ルツクアップテーブルから送り出されるデータの中で
有効符号語ビット長さ値をプリセットして、この値が″
゛０”となるときまで前記並列入力／直列出力変換シフ
トレジスタ７のシフト動作を進行させる。また３一状態
バツファは、そのゲート端子に供給される特定信号レベ
ルにより、その入力端子に加えられるマスタークロック
を並列入力／直列出力変換シフトレジスタのシフティン
グクロック端子に供給する。

この３一状態バッファのゲート端子に加えられるＩＩ１
御信号は、ＮＡＮＤゲートが４ビットダウンカウンタの
出力を受けると発せられる。そして、前記並列入力／直
列出力変換シフトレジスタから出力される直列データは
直列入力／並列出力変換シフトレジスタによって並列デ
ータに変換される。

また、この３一状態バツファから出力される有効符号語
のビット数に相応するマスタークロックの個数を８進カ
ウンタがカウントして、前記直列入力／並列出力変換シ
フトレジスタから８ビット単位に出力を送り出すための
出力伝送制御信号を前記直列入力／並列出力変換シフト
レジスタに供給することにより、符号化された所望のデ
ータが出力される。

〔実施例〕

本発明の符号化装置によって符号化されるそれぞれのス
キャニングされたラインからは大体に自走行と黒走行が
交互に行なわれる。そして、すべてのスキャニングされ
たラインは、本発明の装置とこれに連結されて符号語を
受信する応用ｉ器間の色相同期を維持するために、その
最初のｉｉ！ｉｉ素で白画素をもつと仮定する。もし、
あるラインで最初の実際画素が黒画素となされた場合に
は、そのラインの頭部に自走行ＩＩ　Ｏ　Ｉｎに該当す
る符号を送り出す。

Ｍ目符号化方式による白と黒画素のそれぞれの走行長゛
さに相応する符号語は下記の表１Ａから１０に記載され
ている。ある一つの走行長さは二つの形態の符号語、す
なわち終末符号語と構成符０詔の組合わせによって表現
される。換言すれば、○−６３までの走行良さをもつ画
素は単一終末符＠詔（表ＩＡ）を利用して伝送され、６
４２５９２までの走行長さもつ画素は構戒符弓詔（表１
Ｂまたは表ＩＣ）を利用して伝送され、残りの画素は終
末符＠語（表１Ａ）をもって伝送される。構成符号語は
６４×Ｎに該当する走行長さ値を示し、伝送される走行
長さと同じかそれより小さい。

ここで、Ｎは定数値をもっており、１−４０までの範囲
をもつ、実際画素の走行長さ値と構成符号ｇｆ３値との
差異に該当する残余画素は終末符号語で符号化される。

各スキャニングラインの符号化はライン上のすべての画
素が伝送されるまで維持される。

符号化された各ラインの終端にはＥＯＬ（Ｅｎｄ−ｏｆ
−１ｉｎｅ　）符号語が付加される。このＥＯＬ符号語
は符号化されたデータから発生されうる符号語とは違う
独特な符号語であり、復号化器はこの符号語を基準とし
て各ラインを区別することによりライン同期を維持しう
る。

（以下、この頁余白） く表ＩＡ：終末符号語（走行長さ ０−６３） 〉 く表ＩＢ：構成符号語（走行長さ６４ １７２８） 〉 く表１０：構成符号語（走行長ざ１７９２　−　２５６
０　：白黒共通）〉 本発明の全体的な構成は第１図に図示されている。

第１図のＦＩＦＯメモリ１は２値画像データを画像入力
装置から順に読み込んで貯蔵した後、入力された順序の
とおりに出力する。ここで、白画素は論理“Ｏ　Ｉ１で
、黒画素は論理“１″で表示される。画素色相識別部２
はＦＩＦＯメモリ１から出力される論理レベルにより該
当画素の色相が白であるか黒であるかを識別する。画素
の色相が同一の色相に進行される場合、該当色相により
白走行長さ算出部３または黒走行長さ算出部４は、その
連続された画素の走行長さをカウントして、そのカウン
ト値を白符号語ルックアップテーブル５または黒符岩語
ルックアップテーブル６に伝達する。

このとき、白走行長さ算出部３と黒走行長さ算出部４と
は、連続された画素の走行長さのカウント値により、そ
の走行長さが単一終末符号語として符号化しなければな
らないか、または構或符号語と終末符号語との組合わせ
で符号化しなＧ）ればならないかを決定し、前記カウン
ト値はその走行長さに相応する符号語位置のアドレスと
じてＲＯＭのようなメモリ素子で構成された白・黒符号
語ルックアップテーブル５．６のアドレス端子に印加さ
れる。これにより、各ルックアップテーブル５，６は前
記アドレスに貯蔵されたデータを出力するが、この出力
データは１バイト、すなわち８ビット単位で送り出され
る。

本実施例においては、後述するように、各ルックアップ
テーブル５，６はそれぞれの白・黒走行長さについて全
体的に２バイトの符号語を出力するようになっている。

ここで、一番目のバイトと二番目のバイトの中の上位二
ブルはそれぞれの走行長さに相応する符号語を表示する
一方、残りの二番目のバイト中の下位二ブルは有効符号
語のビット長さを表示してある。

ところが、前記表１Ａから１Ｃに示すように、それぞれ
の白・黒走行長さに相応する符号語は２−１２ビット範
囲で可変長さをもっているので、前記の各符号語ルック
アップテーブル５．６が１バイト単位で送り出すデータ
内には、有効なビッ１・の外に冗艮ビットが包含ざれて
いるものもある。

例えば、白画素の走行艮ざが２である場合、表１Ａに示
すように、これに相応する実際の符号語は”　０　１　
１　１　”の４ビットで構成されている。しかし、白符
号二Ｂルックアップテーブル５から出力される一番目の
バイトデータは、下記の表２に示すように、前記４ビッ
トの有効符号語“０　１１　１　”の外に゜’　ｏ　ｏ
　ｏ　ｏ　”の４ビットの冗長ビットを包含しており、
二番目のビット中の上位二ブルはやはり”　ｏ　ｏ　ｏ
　ｏ　”の４ビットの冗長ビットを包含していることが
わかる。

このような冗長ビットは、データの圧綜効果を低減させ
る要素として作用するため、本発明においては合計１２
ビットで構成される画素の走行長さに相応する符号語の
中で有効符＠語のみを抽出してデータの圧縮効果が向上
されるようにしたものである。

このため、本発明においては、優先ルックアップテーブ
ル５および６から１バイト単位に出力される並列符号語
を、並列入力／直列出力変換シフトレジスタ７に印加し
て直列符号語として出力されるようにし、続いてこの直
列符号語を有効ビット検出部８に印加して最終的に有効
データのみを抽出してこれをバイト単位に出力されるよ
うにしたものである。

第２図は第１図に図示されたＦＩＦＯメモリ１とｉｉ！
！ｉＮ色相識別ｉｌ！　２の回路との連結を詳細にした
回路図であり、順次入力された画素の色相が白であるか
黒であるかを識別するように動作する。符号化の規定上
、毎ラインの開始は白でなければならないので、第５図
に示づように、スタート信号が入力されると、まず白画
素検出信号が動作され、それ以後には入力データの色相
により色相識別信号が次の段の各走行長さ棹出部３，４
に印加される。

画素色相識別部２の構成をより詳細に説明すると、ＦＩ
ＦＯメモリ１から出力されたデータはＡＮＤゲート１０
を経由してＤフリップフロツプ１１のＤ入力端に印加さ
れ、スタート信号がＤフリップフロツブ１１のリセット
端子に印加されるときにＱ出力端子からは黒画素検出信
号が、そして、Ｑ出力端子からは白画素検出信号が発生
される。第５図には、白（走行長さ６）、黒（走行艮さ
４）、白〈走行長さ４）の画素データの入力によるそれ
ぞれの検出信号の波形が図示されている。

第３図は第１図に示した白走行長さ算出部３の詳細回路
図であり、第２図の白黒画像色相識別部２のＤフリップ
フロツブ１１のＱ出力端子から論理“１′′レベルの信
号、すなわち白画素検出信号が出力されると、マスター
クロックに同期して白画素の数を６ビットカウンタ１２
，１３によりカウントする。続いて、画素変化が示すと
、カウンタ１２．１３のカウント動作は終了ざれ、その
カウント値はラッチ１４．１５に伝達されることにより
ルックアップテーブル１８に対するアドレスとして使用
される。

第４図の黒走行長さ算出部４の構成は第３図の白走行長
さ算出回路と同一な構成を有しており、第３図の回路は
白一走行である場合に動作し，第４図は黒一走行である
場合に動作するとの点においてのみ違う。

したがって、説明の便宜上第３図の回路動作に対しての
み説明すると、第３図の６ビットカウンタ１２，１３は
白走行長さカウンタであって、方の６ビットカウンタ１
２は走行長さＯ−６３までの終末符号語を担当し、他方
の６ビットカウンタ１３は６４進数形態に走行長ざ６４
−２５６０までの構成符号語を担当する。

一方の６ごットカウンタ１２は６４進カウンタ回路であ
り、入力画素の走行長さが６４の倍数となるときごとに
キャリー信号を発生させて、他方の６ビットカウンタ１
３の値を増加させるものであり、全体走行長さは〔６ビ
ットカウンタ１２のカウント値〕＋〔６ビッ１・カウン
タ１３のカウント値×６４〕となる。ラッチ１４．１５
はそれぞれ６ビットカウンタ１２．１３のカウント出力
１直をマスタークロックによってその瞬時値をラッチさ
せてやり、画素変化が行なわれると最終的にラッチされ
たカウンタの値を単安定マルチバイプレータ１６と１７
の制御を受けて白・黒符号語ルックアップテーブル５．
６を１つにまとめたメモリ手段たるルックアップテーブ
ル１８のＲＯＭアドレスとして出力さぼる。これを詳細
に説明すると、単安定マルチバイプレータ１６は、白画
素検出信号が論理゛１″から論理１１　０　Ｉ＋に変化
される瞬間、すなわち白画素から黒画素に変わる瞬間、
まず構成符号詰アドレス値を出力させるための制御信号
ＯＥを１のＱ出力端子から発生させてラツチ１５に印加
することによって、ルックアップテーブル１８のアドレ
スＡＩ　−Ａ７に供給されるカウント値がラッチ１５か
ら出力されるようにし、かつ、ルックアップテーブル１
８はＡＮＤゲート３１を経由して前記の単安定マルチバ
イプレータ１６のＱ出力を受けてアドレス入力エネイブ
ル状態となることによってそのアドレス端子ＡＯ−Ａ８
に印加された信弓により白画素の構成符号語に相応する
データを出力させる。続いて、単安定マルチバイプレー
タ１７は前記単安定マルチバイプレータ１６のＱ出力端
子から発生されるパルスの後縁に応答して白画素の終末
符号語アドレス値を出力さるための制御信号○Ｅをラツ
チ１４に印加して、ルックアップテーブル１８から白画
素の終末符弓詔に相応する信号を出力させる。ただし、
カウンタ１２．１３からカウントされる画素の走行長さ
が６４より小さいときには、これは終末符号語をもって
のみ表現されるために、この場合、終末符号語の前に発
生される構成符号語はダミー信号どして処理される。

そして、前述した白画素検出信号が論理“Ｏ　Ｉ１と変
化されると、換言すれば黒画素検出信号が論理゛１”に
なると、第４図の黒走行長さ算出部４が動作して、白走
行長さ算出部３（第３図）と力〕似な動作を遂行して符
ｇ化作業を遂行する。

このようにスターｉ〜信号が動作されると、まず色相同
期を維持するために白走行長さ算出部３が動作し、その
次に画素変化が起こると黒走行長さ算出部４が動作し、
さらに白走行長さ算出部３が動作して１ラインデータが
すべて処理されるまで白走行・黒走行長さ算出部３，４
が交番的に動作して符号化が進行される。

つぎに、ルックアップテーブル１８の構或およびそれに
内蔵されたデータの構造について説明する。第１図に図
示された自符号語ルックアップテーブル５と黒符，ＣＬ
　Ｈルックアップテーブル６はそれぞれ分離されている
が、これらはその記憶容最の和以上の記憶容量をもつ半
導体記憶素子で構成される場合、第３図のように一つの
集積回路からなるルックアップテーブル１８をもって構
成される。

表ＩＡから１Ｃに示すように、Ｍ日符号語は走行長さに
より符号長さが最低２ビットから最高１２ビットまでと
一定しないので、コンピュータ等で基本単位になる８ビ
ット（すなわち１バイト）単位に処理しつるようにする
ために、本実施例においＣはルックアップテーブル１８
から出力されるすべての符号語は、第７図に図示するよ
うに、２バイトとする。すなわち、ルックアップテーブ
ル１８内の各符号語は、それぞれ上位二ブルと下位二ブ
ルとで構成される第１、第２バイトで構或されているが
、第１バイトの上・下位二ブルと第２バイトの上位二ブ
ルは符号語自体の内容を、そして、第２パイ１〜の下位
二ブルは該当符，ｑ　ｙの長さを示す。

次の表２には白黒画素の走行長さＯ−３によるルックア
ップテーブルの符号語の１例が示してある。

（以下、この頁余白〉 〈表 ２〉 （　Ｂ　：　Ｂｉｎａｒｙ） ルックアップテーブル１８のメモリーアドレスマップは
、第６図に示すように形成されている。

毎走行長さ当りの符号語は前述したようにそれぞれ２バ
イト長さをもっており、走行長さＯ−６３までの白走行
長さに該当する終末符Ｆ３　ｆｆｉｊはメモリアドレス
００００−０１２７まで順次位置し、６４の倍数に該当
する走行長さ６４−２５６０よでの白走行長さに該当す
る構成符号１？１はメモリアドレス０１２８−０２０７
に順次該当する。そのつぎに、ルックアップテーブル１
８から白・黒画素区別アドレスはルックアップテーブル
１８の八８入力に印加されるので、黒画素の走行長さに
該当する符号語はメモリ上においてつぎのように位置す
る。すなわち、メモリアドレス０２５６０３８３には黒
走行長さＯ−６３までの終末符号語が位置し、メモリア
ドレス０　３　８　４　−　０　４　６　３には６４倍
数に該当する走行長さ６４−２５６０に相応する黒構成
符号語が位置する。したがって、第３図および第４図に
図示された白・黒走行良さ算出部３，４はそれぞれ白・
黒画素の走行長さをカウントして、その走行長さ値をル
ックアップテーブル１８のアドレスとして発生させて該
当符号語を出力させる。

第３図の白・黒符号語ルックアップテーブル１８のアド
レスピンＡＯ−Ａ８は第６図と調和させうるように結線
する。まず、Ａｌ−Ａ６ピンは走行長ざ（終末符号語お
よび構成符号語〉値を示す。ＡＯビンは、符号語の単位
長さが２バイトである点を考慮して、走行長さ当り２バ
イトのデータを割り当てさせるためにマスタークロック
に結線する。また、八７ビンは終末符号語と構成符￥｝
語を識別するためのアドレスビンであって、このＡ７ビ
ンに対するアドレシングは走行長さが６４以上になると
きに第３図の６ビットカウンタ１２から発生さ゜れるキ
ャリー信号によってなされるが、このキャリー信号はラ
ツチ１５を経由してルックアップテーブル１８のＡ７ビ
ンに印加される。また、八８ビンは前述したように白走
行符号語空間と黒走行符号語空間を識別づるためのアド
レスビンであって、この八８ビンに対するアドレシング
は黒画素検出信号によってなされるようにされている。

ルックアップテーブル１８の構成上、ルックアップテー
ブル１８から出ノ〕されるすべての符Ｑ　Ｕｉは、有効
符号語の長さの多ｌｉ性にもかかわらず、もっぱら２バ
イトデータになされている。

したがって、第３図の符号語ルックアップテーブル１８
から出力された２バイト符！；″ｉ詔中から有効データ
のみを抽出しなければならない。第８図に図示された有
効ビット抽出回路および符０語出力あり御回路はこのよ
うな機能、す４１：わち有効ビット検出機能と有効ビッ
］・らのみを順次的に組合わせて１バイト単位に処理す
る機能を遂行づ゛る。

まず、有効ビット検出機能は第８図の直並列入力／直列
出力シフトレジスタ２５．２６にそれぞれルックアップ
テーブル１８からくる第１バイト符号語と第２バイトの
上位二ブル符号詰を貯蔵ずる。そして、第２バイトの下
位二ブルデータは有効符号語ビット長さを示すものであ
り、これは第３図に図示されたＡＮＤゲート３１の出力
ｒに同期して第８図の４ビットダウンカウンタ２４にプ
リセット値として印加される。このとき、シフトレジス
タ２５．２６は多段で構或されているので、両シフトレ
ジスタ２５．２６に貯蔵された並列データは次のような
順序、すなわちシフトレジスタ２５の最上位ビット（Ｍ
ＳＢ）から最下位ビット（ＬＳＢ）．そしてシフトレジ
スタ２６の上位二ブル最上位ビットの順に出力される。

このために、４ビットダウンカウンタ２４は有効ビット
良さ値をブリヒット値にして、この値が１１　０　Ｉ１
になるときまでダウンカウントしながらシフトレジスタ
２５．２６のシフト動作を進行させる。これをより詳細
に説明すると、４ビットダウンカウンタ２４のダウンカ
ウント動作が進行される間には、ＮＡＮＤゲート２７は
論理“″１″レベルの出力を発生して３一状態バツファ
２８のゲート端子に供給して、このバツ７７２８をエネ
イブル状態とさけ、これによりマスタークロックはバツ
ファ２８を経由してシフトレジスタ２５．２６にシフテ
イングクロツクとして印加されてシフト動作を進行させ
るとともに、前記マスタークロックは８進力ウンタ２９
のクロツク端子ＣＬＫにも印加されてシフトレジスタ２
５から出力される有効ビットの数字をカウントする。

このような一連の動作によって、ルックアップテーブル
１８から２バイト単位により送り出されてきた符号化デ
ータの中より順に抽出された有効ビットは、第８図の直
列入力／並列出力変換シフトレジスタ３０に供給される
。

このとき、類に抽出された有効データが８ビッ１・単位
に組立てられていることを検出する回路は８進カウンタ
２９が坦当する。並列入力／直列出力シフトレジスタ２
５から直列に抽出されて直列入力／並列出力シフトレジ
スタ３０の入力端子に加えられる有効ビットの数字が８
個にされたとき、８進カウンタ２９はその出力喘子Ｃか
らシフトレジスタ３０の出力エネイブル信号ＯＥを送り
出して、シフトレジスタ３０を介して符号化データをバ
イト単位で出力する。

〔発明の効果〕

以上前述したように本発明によると２値データの符号化
および圧縮動作が実時間に行なわれることかでぎるので
コンピュータメモリの効率的な活用およびデータ処理時
間の短縮が可能となり、しかも装置は簡単な構成でコス
トも低廉となる等の効果を奏する。

【図面の簡単な説明】

第１図は本発明による符号化装置の全体的な構成図、第
２図は第１図に図示された白・黒画素色相識別部回路の
詳細回路図、第３図は第１図に図示された白走行艮さ粋
出部の詳細回路図、第４図は第１図に図示された黒走行
長さ算出部の詳細回路図、第５図は所定の白黒画素スト
リングにおける変化画素の検出過程を説明するための波
形図、第６図は白・黒符号語ルックアップテーブルのメ
モリーアドレスマップ、第７図はルックアップテーブル
に貯蔵されたデータの構造を示した図、第８図は有効符
号ビット抽出および符弓語出力制御を担当する第１図に
図示された有効ビット検出部の詳細回路図である。 １・・・ＦＩＦＯメモリ、２・・・画素色相識別部、３
・・・白走行長さ算出部、４・・・黒走行長さ算出部、
５・・・自符号語ルックアップテーブル、６・・・黒符
号語ルックアップテーブル、７・・・並列入ノノ／直列
出力シフトレジスタ、８・・・有効ビット検出部、１２
．１３・・・６ビットカウンタ、１４．１５・・・ラッ
チ、１６．１７・・・単安定マルチバイプレータ、１８
・・・メモリ手段、２４・・・４ビットダウンカウンタ
、２７・・・ＮＡＮＤゲート、２８・・・３一状態バッ
ファ、２９・・・８進カウンタ、３０・・・直列入力／
並列出力変換シフ！〜レジスタ。

Claims (1)

1. 【特許請求の範囲】 １）２値画像データを符号化するための装置において、 前記２値画像データを順次に読み込んで入力順序のとお
   りに出力するＦＩＦＯメモリ（１）と、前記ＦＩＦＯメ
   モリ（１）から出力された画素の色相を識別する画素色
   相識別部（２）と、前記画素色相識別部（２）からその
   色相が識別された画素の走行長さを計算する白走行長さ
   算出部（３）および黒走行長さ算出部（４）と、前記の
   白走行長さ算出部（３）および黒走行長さ算出部（４）
   から発生される画素の走行長さに相応する符号語のアド
   レスを入力してバイト単位の符号語を出力する白符号語
   ルックアップテーブル（５）および黒符号語ルックアッ
   プテーブル（６）、と 前記の白符号語ルックアップテーブル（５）および黒符
   号語ルックアップテーブル（６）から送り出された並列
   データを直列データに変換する並列入力／直列出力変換
   シフトレジスタ（７）と、前記並列入力／直列出力変換
   シフトレジスタ（７）から出力される直列データの中で
   有効ビットのみを抽出してバイト単位の並列データを送
   り出す有効ビット検出部（８）とを包含して構成されて
   いることを特徴とする画像データの符号化装置。 ２）前記白走行長さ算出部（３）および黒走行長さ算出
   部（４）は、それぞれ 前記画素色相識別部（２）で識別されて送り出される終
   末符号語および構成符号語に相応する連続された画素の
   数をカウントするための２個の６ビットカウンタ（１２
   ）、（１３）と、 前記６ビットカウンタ（１２）、（１３）の出力をマス
   タークロックに同期してラッチするラッチ（１４）、（
   １５）と、 画素の色相の変化が検出される時点で前記ラッチ（１４
   ）、（１５）に出力伝送制御信号を送り出す単安定マル
   チバイプレータ（１６）、（１７）とによつて構成され
   ていることを特徴とする請求項第１項記載の画像データ
   の符号化装置。 ３）前記白符号語ルックアップテーブル（５）および黒
   符号語ルックアップテーブル（６）には、一つのメモリ
   手段（１８）の下位アドレスから白走行長さ終末符号語
   、白走行長さ構成符号語、黒走行長さ終末符号語、黒走
   行長さ構成符号語が順に配置して構成されていることを
   特徴とする請求項第１項記載の画像データの符号化装置
   。 ４）前記有効ビット検出部（８）は、 前記並列入力／直列出力変換シフトレジスタ（７）から
   出力されるデータから有効データのみを抽出するために
   、白符号語ルックアップテーブル（５）および黒符号語
   ルックアップテーブル（６）から送り出されるデータの
   中で有効符号語ビット長さ値をプリセットしてこの値が
   “０”となるときまで、前記並列入力／直列出力変換シ
   フトレジスタ（７）のシフト動作を進行させる４ビット
   ダウンカウンタ（２４）と、 そのゲート端子に供給される特定信号レベルにより、そ
   の入力端子に加えられるマスタークロックを並列入力／
   直列出力変換シフトレジスタ（７）のシフティングクロ
   ック端子に供給する３−状態バッファ（２８）と、 前記４ビットダウンカウンタ（２４）の出力を受けて前
   記３−状態バッファ（２８）のゲート端子に加えられる
   制御信号を発生するＮＡＮＤゲート（２７）と、 前記並列入力／直列出力変換シフトレジスタ（７）から
   出力される直列データを並列データに変換する直列入力
   ／並列出力変換シフトレジスタ（３０）と、 前記３−状態バッファ（２８）から出力される有効符号
   語のビット数に相応するマスタークロックの個数をカウ
   ントして、前記直列入力／並列出力変換シフトレジスタ
   （３０）から８ビット単位に出力を送り出すための出力
   伝送制御信号を前記直列入力／並列出力変換シフトレジ
   スタ（３０）に供給する８進カウンタ（２９）とで構成
   されていることを特徴とする請求項第１項記載の画像デ
   ータの符号化装置。