JPH0350989A - ライントランクインタフェイス装置 - Google Patents

ライントランクインタフェイス装置

Info

Publication number
JPH0350989A
JPH0350989A JP18475989A JP18475989A JPH0350989A JP H0350989 A JPH0350989 A JP H0350989A JP 18475989 A JP18475989 A JP 18475989A JP 18475989 A JP18475989 A JP 18475989A JP H0350989 A JPH0350989 A JP H0350989A
Authority
JP
Japan
Prior art keywords
circuit
line
relay
inductance
trunk interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18475989A
Other languages
English (en)
Inventor
Hiroyuki Endo
弘之 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18475989A priority Critical patent/JPH0350989A/ja
Publication of JPH0350989A publication Critical patent/JPH0350989A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Interface Circuits In Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、ライントランクインタフェイス装置に関し、
特にラインインタフェイス回路のアダプタ回路の改良に
関する。
〔従来の技術] ライントランクインタフェイス装置は、第3図に示すよ
うに、一般的にラインインタフェイス回路1とアダプタ
回路2との組合せによって構成され、第3図はアダプタ
回路2としてスイッチング電源回路6をラインインタフ
ェイス回路1と組合せた場合について示している。第3
図は、ラインインタフェイス回路1とアダプタ回路2と
の種々の組合せ例を示しており、この第3図に示すよう
に、アダプタ回路2はラインインタフェイス回路1に様
々な外付は機能を付加するための回路として用いられ、
アダプタ回路2は回線3を介して端末4と接続されてい
る。
アダプタ回路2としては、例えば次のようなものが用い
られる。
その一つは、回線3に誘導される交流誘導(商用線誘導
)をガードするための第3図(B)に示すようなコモン
モードチョーク5である。また、他の一つは、第3図(
C)に示すようなスイッチング電源8を有するスイッチ
ング電源回路6である。
すなわち、回線3の距離を長く延ばすためには、通話電
流の値を増やすためのブースト機能が必要であるが、こ
れは第3図(C)のごとく、スイッチング電源回路6を
回線3にシリーズに挿入することによって達成される。
このように、アダプタ回路2はコモンモードチョーク5
あるいはスイッチング電源回路6であって、これらはい
ずれもインダクタンス成分を持った回路であり、ライン
インタフェイス回路1のアダプタ回路2として用いられ
る。
[発明が解決しようとする課題] しかし、コモンモードチョーク5あるいはスイッチング
電源回路6はいずれもインダクタンス成分を持っている
ために、ラインインタフェイス回路1の基本性能である
BOR8CHT機能を充分に満足し得ない。すなわち、
BOR8CRT機能の中で°’ R”  (Ringi
ng ;リンギング)機能、°゛T′“ (Test 
;テスト)機能がその対象であり、これらの機能を充分
に発揮させられない。
II T”°機能は、いわゆる交換機のテスト機能であ
り、特に回線3の対地間容量などの回線のインピーダン
スを測定し、回線3の正常性をチエツクするために必要
なものであり、通常交換機より交流波形を送り、インピ
ーダンスを測定するが、インダクタンスが存在すると、
アダプタ回路2のインピーダンスが本来の回線インピー
ダンスにプラスされ、正常にチエツクできない。
このように、従来は、ラインインタフェイス回路1より
回線3のインピーダンス(回線の対地間容量、回線のリ
ーク抵抗値等)をテストするとき、例えば第3図(B)
のごとく商用線誘導をガードするためのコモンモードチ
ョーク5のインダクタンスや、第3図(C)のごとく回
線3に直流電流をブーストするためのスイッチング電源
回路6の2次側のトランスのインダグタンスに回線3の
インピーダンスがプラスされることになり、正確にテス
トできないという欠点がある。
また、II R11機能は、端末4に呼出信号(Rin
ging信号 ;周波数にして16Hz〜66F(z)
を送るテスト機能であるが、端末4に呼出信号を送ると
きに、コモンモードチョーク5のインダクタンスやスイ
ッチング電源回路6の2次側トランスのインダグタンス
で電圧降下して、端末4に正常な電圧の呼出信号を送る
ことができず、端末4が鳴動しなくなる。
このように、ラインインタフェイス回路1よりRing
ing信号(呼出信号)を端末4に送るときに、インダ
クタンス成分があると、インダクタンス成分でRing
ing信号の電圧が降下して、端末4に正常なRing
ing信号波形が送られず、端末4の呼出し音が正常に
鳴らないという欠点がある。
[課題を解決するための手段] 本発明は、上記の問題点に鑑みてなされたもので、ライ
ンドインタフェイスの機能を充分に満足させることを目
的とし、この目的を達成するために、インダクタンス回
路を含むアダプタ回路とライントランクインタフェイス
回路とを備えた構成のライントランクインタフェイス装
置において、インダクタンス回路を含むアダプタ回路を
短絡するリレーを設け、リレーはライントランクインタ
フェイス回路のスリーブ線によって制御されるように構
成されている。
[実施例コ 以下、本発明の実施例を図面に基づいて説明する。
第1図は、本発明によるライントランクインタフェイス
装置の一実施例を示すブロック図である。
この実施例では、ラインインタフェイス回路1およびア
ダプタ回路2を備え、アダプタ回路2がインダクタンス
回路を有するライントランクインクフェイス装置におい
て、アダプタ回路2としてコモンモードチョーク5を用
いた場合の構成を示している。
第1図において、ラインインタフェイス回路1のスリー
ブ線7によってアダプタ回路2(ここではコモンモード
チョーク5)を短絡するためのリレーRが設けられてい
る。スリーブ線7をリレーRのコントロール信号として
使い、リレーRを短絡することによりコモンモードチョ
ーク5のインダクタンス成分をゼロにすることができる
スリーブ線7で回線3の0NHOOK10FFHOOK
状態の信号をラインインタフェイス回路1より送り、0
NHOOK時にはコモンモードチョーク5のインダクタ
ンスがショートする。
第2図は、ラインインタフェイス回路1のスリーブ線7
により、アダプタ回路2(ここではスイッチング電源8
を有するスイッチング電源回路6)と抵抗回路11とを
切り換えるリレーRを設けた例を示している。
スリーブ線7の信号が0NHOOK時には抵抗回路11
に常時接続されている。0FFHOOKされるとリレー
Rの接点rが切り換えられ、これによりスイッチング電
源回路6が回線3と接続される。接続されることにより
、本来のアダプタ回路構成となる。
以上の構成をとることにより、ラインインタフェイス回
路1のBOR8CHT機能が正常に動作する。
すなわち、ラインインタフェイス回路1より回線3のイ
ンピーダンスをテストする場合や呼出信号を端末4に送
る場合に、アダプタ回路2のインダグタンスによって、
正確なテストが妨げされたす、呼出音が正常に鳴らなか
ったりするのを防ぐことができ、回線3の0NHOOK
 (オンフック)・0FFHOOK (オフフック)機
能を検知し、0NHOOK (オンフック)時はアダプ
タ回路の純抵抗回路と接続するか、そのインダグタンス
回路を短絡し、○FFHOOK (オフフック)時はア
ダプタ回路の本来の機能を持った回路(例えば第1図の
コモンモードチョーク5、第2図のスイッチング電源回
路6)に接続することによって°゛T 11機能、IT
 R11機能が正常に動作する。
このように、インダクタンス回路を含むアダプタ回路2
を備えた構成のライントランクインタフェイス装置にお
いて、アダプタ回路2がインダクタンス成分を持った回
路であっても、回線3のインピーダンスが正常であるか
否かチエツクするTe5t機能、Ringing電圧が
正常に送られるようにするRinging機能は充分に
満足させることができる。
[発明の効果] 以上で説明したように、本発明は、インダクタンス回路
を含むアダプタ回路とライントランクインタフェイス回
路とを備えた構成のライントランクインタフェイス装置
において、インダクタンス回路を含むアダプタ回路を短
絡するリレーを設け、リレーはライントランクインタフ
ェイス回路のスリーブ線によって制御されるように構成
したので、アダプタ回路がインダクタンス成分を持つも
のであっても、ラインドインタフェイスの機能を充分に
満足させることが可能となる。
【図面の簡単な説明】
第1図は、本発明によるライントランクインタフェイス
装置の一実施例を示すブロック回路図、第2図は、本発
明によるライントランクインタフェイス装置の他の実施
例を示すブロック回路図、第3図は、従来のライントラ
ンクインタフェイス装置を示すブロック図である。 1 ・・・・ラインインタフェイス回路2 ・・・・ア
ダプタ回路 3 ・・・・回線 4 ・・・・端末 コモンモードチョーク スイッチング電源回路 スリーブ線 スイッチング電源 抵抗回路 リレー 接点

Claims (1)

    【特許請求の範囲】
  1. インダクタンス回路を含むアダプタ回路とライントラン
    クインタフェイス回路とを備えた構成のライントランク
    インタフェイス装置において、前記インダクタンス回路
    を含むアダプタ回路を短絡するリレーを有し、該リレー
    は前記ライントランクインタフェイス回路のスリーブ線
    によって制御されることを特徴とするライントランクイ
    ンタフェイス装置。
JP18475989A 1989-07-19 1989-07-19 ライントランクインタフェイス装置 Pending JPH0350989A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18475989A JPH0350989A (ja) 1989-07-19 1989-07-19 ライントランクインタフェイス装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18475989A JPH0350989A (ja) 1989-07-19 1989-07-19 ライントランクインタフェイス装置

Publications (1)

Publication Number Publication Date
JPH0350989A true JPH0350989A (ja) 1991-03-05

Family

ID=16158839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18475989A Pending JPH0350989A (ja) 1989-07-19 1989-07-19 ライントランクインタフェイス装置

Country Status (1)

Country Link
JP (1) JPH0350989A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011114561A1 (ja) * 2010-03-15 2011-09-22 株式会社ナナオ 電源装置
JP2011193718A (ja) * 2011-02-24 2011-09-29 Nanao Corp 電源装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011114561A1 (ja) * 2010-03-15 2011-09-22 株式会社ナナオ 電源装置
JP2011193647A (ja) * 2010-03-15 2011-09-29 Nanao Corp 電源装置
JP2011193718A (ja) * 2011-02-24 2011-09-29 Nanao Corp 電源装置

Similar Documents

Publication Publication Date Title
JPH02295395A (ja) ラインインタフェース回路
US6408069B1 (en) Compatibility circuit for telephone headset
JPS59501811A (ja) 電話回線用インタ−フェイス
US4894860A (en) Trunk interface circuitry for telephone systems
JPH0350989A (ja) ライントランクインタフェイス装置
US4209667A (en) Subscriber drop-connected circuits
US3746795A (en) Long line adapter circuit usable with increased power supply
EP0179812B1 (en) Circuit for maintaining the dc voltage on an electrically isolated telecommunication line at a reference level
JPS58501610A (ja) 通信ラインのための検出回路
US4369337A (en) Central office interface circuit
US3708634A (en) Telephone hand test set
US4204094A (en) Tone applying line circuit
JPS6386692A (ja) ライントランクインタフエイス装置
US4191859A (en) Loop, dial pulse and ring trip detection circuit with capacitive shunt network
US4140884A (en) Electronic tone ringer
JP3287626B2 (ja) 電話機付きファクシミリ装置
JPS6181062A (ja) 局線インタフエイス回路
US4899379A (en) Circuit arrangement for the connection of line circuits of a digital time multiplex-telephone network
KR960011832B1 (ko) 데이타 회선 단말 장치를 공중 전화 교환망에 접속하기 위한 커플링 장치 및 그를 포함한 데이타 회선 단말 장치와 그 데이타 회선 단말 장치를 구비한 워크스테이션
JPS62217794A (ja) 電流ル−プ形成回路
JPH083079Y2 (ja) 電話端末直流回路
KR890004321B1 (ko) 자석식/반공전식 전화기의 국선, 간선 교환용 인터페이스 회로
JPH0435956B2 (ja)
JPH0312819B2 (ja)
JPS6030147B2 (ja) 電話機終端回路