JPH0349178A - 半導体装置の実装構造体並びに実装基板および半導体装置 - Google Patents

半導体装置の実装構造体並びに実装基板および半導体装置

Info

Publication number
JPH0349178A
JPH0349178A JP1185689A JP18568989A JPH0349178A JP H0349178 A JPH0349178 A JP H0349178A JP 1185689 A JP1185689 A JP 1185689A JP 18568989 A JP18568989 A JP 18568989A JP H0349178 A JPH0349178 A JP H0349178A
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting board
mounting
lead
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1185689A
Other languages
English (en)
Inventor
Toshiyuki Shintani
新谷 俊幸
Isao Araki
荒木 勲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1185689A priority Critical patent/JPH0349178A/ja
Publication of JPH0349178A publication Critical patent/JPH0349178A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Connecting Device With Holders (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
(産業上の利用分野〕 本発明は、半導体装置の実装技術、特に、半導体装置が
実装基板の主面から突出しないように実装することがで
きる画期的な半導体装置の実装技術に関し、例えば、半
導体集積回路装置(以下、ICという、)の実装技術に
利用して有効なものに関する。 〔従来の技術〕 従来のIC実装技術としては、次のようなものがある。 (1)  シングル・インライン・パッケージや、デュ
アル・インライン・パッケージを備えているIC(SI
P= LC,DLP−IC)等ノヨウニ、インライン構
造のアウタリードを備えているICが実装基板に実装さ
れる場合、実装基板本体にはコンタクト構造を有する挿
入口が複数個開設されており、この挿入口群に前記アウ
タリード群がそれぞれ挿入され、この挿入口のコンタク
トと7ウタリードとの間がそれぞれはんだ付けされるこ
とにより、ICが実装基板上に持ち上げられた状態で実
装される。 なお、DIP形部品自動挿入技術を述べである例として
は、日刊工業新聞社発行「電子部品の自tI1組立入門
」昭和56年7月30日発行 PL35〜P】37、が
ある。 (21スモール・アウトライン・パッケージやクワッド
・フラット・パッケージを備えているIC(SOP−I
C,QFP−1c)等のように、アウトライン構造の7
ウタリードを備えている■cが実装基板に実装される場
合、実装基板本体の主面上にはコンタクト構造を有する
ランドが複数個形成されており、このランド群に前記ア
ウタリード群がそれぞれ当接され、このランドとアウタ
リードとの間がそれぞれはんだ付けされることにより、
ICが実装基板上に支持(表面実装)された状態で実装
される。 なお、表面実装技術を述べである例としては、株式会社
プレスジャーナル発行「89′サーフエイスマウントテ
クノロジー」昭和63年8月25日発行、がある。 また、特開昭61−27664号公報には、帯状に形成
されたリードフレームからリード端子を形成して基板へ
取り付けるリード端子の取付方法において、リードフレ
ームの左右両側にクリップ部を形成すると共に、両端部
にそれぞれの案内孔を設けて左右一対のリード端子を形
成し、次いで、中央部を切断して基板の両m端部に前記
左右のリード端子のクリップ部を挿入することによりリ
ード端子を基板へ取り付けるようにしたことを特徴とす
るリード端子の取付方法、が開示されている。 〔発明が解決しようとする課題〕 しかし、前記従来の半導体装1の実装技術においては、
半導体装置の実装基板への実装状態において、半導体装
置が実装基板の本体表面から突出するため、実装後の厚
みが全体として厚くなり、また、半導体装置が実装基板
にはんだ付けされるため、加熱による品質および信頓性
の低下、コスト増、半導体装置の交換困難等の弊害が発
生する。 本発明の目的は、半導体装置が実装基板から突出するの
を回避することができる半導体装置の実装技術を提供す
ることにある。 本発明の第2の目的は、半導体装置と実装基板とのはん
だ付けを省略することができる半導体装置の実装技術を
提供することにある。 本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
【課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。 すなわち、本体に収容凹部が形成されているとともに、
この収容凹部の内周mにコンタクトが配設されている実
装基板と、この実装基板の収容凹部に収容されるパッケ
ージを備えているとともに、このパフケージの外周面に
アウタリードが前記コンタクトに対向するように突設さ
れている半導体装置とを備えており、前記半導体装置が
前記実装基板に前記パッケージを前記収容凹部に全体的
に没するように収容され、かつ、前記アウタリ−にと前
記コンタクトとの間の弾性力により保持された状態で実
装されていることを特徴とする。 〔作用〕 前記した手段によれば、半導体装置は実装基板本体の収
容凹部に全体的に没するように収容されるため、半導体
装置が実装基板の表面から突出することはない。 また、半導体装置は収容凹部における収容状態において
、そのアウタリードと実装基板のコンタクトとの間の弾
性力により、実装基板に保持されるため、はんだ付けに
よる機械的かつ′14気的接続を省略することができる
。 〔実施例1〕 第1図は本発明の一実施例である半導体装置の実装構造
体を示す縦断WJ図、第2図はその部分斜視図、第3図
はそれに使用されている実装基板を示す斜視図、第4図
は第3図のJV−JV線に沿う断面図、第5図は半導体
装置を示す斜視図、第6図は第5図の■−Vl線に沿う
断面図である。 本実施例において、本発明に係る半導体装置の実装構造
体1は実装基板2、およびICから成る半導体装置10
を備えている0本発明の一実施例である実装基Fi2は
本体3を備えており、本体3は樹脂またはセラミック等
のような絶縁材料を用いられて所望の平板形状に形成さ
れている。本体3には収容凹部としての収容穴4が所望
の場所に配されて、正方形の平盤中空形状に一体的に没
設されており、この収容穴4は半導体装置IOを収容し
得る平面形で、一定深さの穴形状に形成されている。 収容穴4の4側面のそれぞれにはコンタクト5が複数本
完配されて形成されており、各コンタクト5群は周方向
に所定のピッチをもって等間隔に配されて、深さ方向に
延在するように形成されている。そして、各コンタクト
5群のピッチは後記する半導体装置のアウタリードのピ
ッチと対応されるように設定されており、各コンタクト
5の上端には保合突起5aが径方向内向きに突出されて
半円径柱形状に突設されている。 また、各コンタクト5は本体3の収容穴4が開口された
主面c以下、上面とする。)に形成されている電気配w
A6に電気的に接続されている。この電気配線6は本体
3の上面にスクリーン印刷法等のような適当な厚膜形成
技術により、予め形成しておいてもよいが、後述するよ
うに、半導体装置が収容穴4に没入された後、スクリー
ン印刷法等により形成することもできる。 他方、本発明の一実施例である半導体装置lOはベレッ
ト、インナリード、アウタリード、ボンディングワイヤ
および樹脂封止パッケージを備えている。ベレット11
は半導体装置の製造工程における所謂半導体前工程にお
いて、ウェハ状態にて所望の集積回路を適宜作り込まれ
ており、sN1回B(図示せず)が作り込まれたベレッ
トitは正方形平板形状の小片にグイシングされている
。 そして、図示しないベレットボンディング工程において
、ペレット11は多連リードフレーム(図示せず〕のタ
ブ12にiml(Ag)ペースト等から成るボンディン
グ層13を介してボンディングされることにより、タブ
12に固着されている。半導体装置10の樹脂封止パッ
ケージ内において、ベレット11の四方にはインナリー
ド14が複数本宛、その先端部がベレット11に接近す
るように配設されている。 そして、図示しないワイヤボンディング工程において、
各インナリード14と前記ベレット【Lのポンディング
パッドllaとの間にはボンディングワイヤ15が、そ
の両端部をインナリード14の先端部とポンディングパ
ッドllaとにそれぞれボンディングされることにより
、それぞれ橋絡されており、これによりベレット11の
集積回路はインナリード【4に電気的に導出されるよう
になっている。 樹脂封止パッケージ16は図示しないパッケージ成形工
程において、トランスファ成形装置により一体成形され
ており、エポキシ樹脂を主成分とする絶縁性の成形材料
を用いられて、略正方形の平盤形状に形成されている。 この樹脂封止パッケージ」6はその平面形状が前記した
実装基板2における収容穴4の平面形状に小さく相似す
る形状に、かつ、その厚さが収容穴4の厚さ以下になる
ように形成されている。この樹脂封止パッケージ16に
より、ペレット11、タブ12、インナリード14およ
びボンディングワイヤ15が1m封止されている。 各インナリード14にばアウタリード17がそれぞれ一
体的に連設されており、各アウタリード17は樹脂封止
パッケージ16の4側面から外方−1直角にそれぞれ突
出されている。樹脂封止パッケージ16の外部へ突出さ
れたアウタリード17二よ、図示しないリード切断成形
工程において、断面が略フ字形状になるように屈曲成形
されている。 アウタリード17の外側先端はパッケージ16の一端面
に摺動自在に当接されており、この状態において、アウ
タリード17はその外側先端が径方向内外に自由移動す
ることにより、径方向内外に容易に弾性変形し得る状態
になっている。この弾性変形を効果的に発揮させるため
、アウタリード】7、すなわち、このアウタリードj7
、インナリード[4およびタブ12等の素材になるリー
ドフレーL(図示せず)を炸裂するのに使用される材料
としては、4270イ等のような適度な弾性力を有する
材料を使用することが望ましい、また、各アウタリード
17は互いに反対側にそれぞれ位置する両アウタリード
」7.37間の屋外径寸法が、これらに対応する両コン
タクト5.5間の内径寸法よりも若干大きくなるように
形成されている。 次に、前記構成に係る実装基板および半導体装置が使用
される本発明の一実施例である半導体装置の実装構造体
の実装作業について説明する。 この説明により、本発明の一実施例である半導体装置の
実装構造体の構成が明らかにされる。 前記構成に係る半導体装置IOは前記構成に係る実装基
板2の収容穴4に、パッケージ1Gのアウタリード17
群が当接された端面側を上側にされて挿入される。この
挿入により、半導体装置lOの各アウタリード17の最
外側面は収容穴4に形成された各コンタクト5にそれぞ
れ接触される。 このとき、互いに反対側にそれぞれ位置する両アウクリ
ード】7.17間の屋外径寸法が、これらに対応する両
コンタクト5.5間の内径寸法よりも若干大きくなるよ
うに設定されているため、各アウタリード17はコンタ
クト5により径方向内向きに押されてそれぞれ弾性変形
される。この弾性変形により、各アウタリード17が各
コンタクト5を相対的に押し返すため、半導体装置10
は収容穴4内に保持された状態になる。また、このアウ
タリード17とコンタクト4との押し合いにより、アウ
タリード17とコンタクト4とは電気的に確実に接続さ
れた状態になる。 さらに、半導体装置10が実装基板2の収容穴4の底ま
で挿入されると、アウタリード17の肩にコンタクト5
の上端に突設された係合突起5aが上側から係合する状
態になるため、半導体装置17はアウタリード17の弾
性力により相対的に下方向に押さえられた状態になる。 半導体装置IOが実装基板2の収容穴4に挿入され、ア
ウタリード17群がコンタクト5nに機械的かつ電気的
に接続された状態において、半導体!!10は実装基板
2における本体3の上面から全く突出されていない状態
になっている。したがって、実装基板2に半導体装置1
0が実装された後においても、実装基板本体3の上面上
に電気配&16をスクリーン印刷法により形成すること
ができる。 前記実施例によれば次の効果が得られる。 (])実実装板板本に収容穴を形成し、この収容穴に半
導体装置を挿入するとともに、収容穴の内周面に形成さ
れたコンタクトにこの半導体装置のアウタリードを弾性
カニで接触させることにより、半導体装置を実装基板の
収容穴に確実に保持させることができるため、半導体装
置を実装基板にその本体上面から突出しない状態で実装
することがてきるとともに、半導体装置の各アウタリー
ドを実装基板の各コンタクトに電気的に接続することが
できる。 (り 半導体装置を実装基板にその本体上面から突出し
ないa′襲で実装させることにより、実装後の厚さを薄
くすることができ、また、実装後に電気配線を実装基板
本体上面にスクリーン印刷法等のような適当なW−膜形
成技術により形成することができる。 (3)  半導体装置をそのアうタリードの弾性変形に
よって実装基板の収容穴に保持させることにより、はん
だ付けを省略しても、半導体装置のアウタリードと実装
基板のコンタクトとを電気的にかつ機械的に接続するこ
とができる。 (4)  はんだ付けを省略することにより、実装基板
に対して半導体装置を着脱することができるため、補修
点検作業等をN単化することができる。 (5)実装基板のコンタクトに保合突起を7ウタリード
の肩部と係合するように突設することにより、半導体装
置の収容穴への収納状態において、係合突起によりアウ
タリードを抜は止め方向へ押さえ付けることができるた
め、半導体装置を収容穴により一層確実に保定すること
ができる。 以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。 例えば、半導体装置のアウタリードは断面がフ字形状に
なるように形成するに限らず、第7図に示されているよ
うに、断面が略C字形状になるように形成してもよい、
第7麿に示されているアウタリード17Aにおいても、
半導体装置10Aが実装基板2の収容穴4に挿入された
際に、各アウタリード17Aが径方向に弾性変形される
ため、。 前記実施例と同様の作用および効果が得られる。 また、アウタリードが弾性変形されるように構成するに
限らず、第8図に示されているように、実装基板のコン
タクトが弾性変形されるように構成してもよい。 第8図において、収容穴4Bに形成されたコンタク)5
Bの上端部には弾性変形部7が径方向内′外に弾性変形
するようにフック形状に形成されている。そして、この
コンタクト5Bが形成された実装基板2Bの収容穴4B
に、例えば、Jリード形のアウタリード17Bを備えた
半導体装置10Bが挿入される場合、挿入BJ期に弾性
変形部7が7ウタリード17Bにより径方向外向きに押
されることにより同方向に弾性変形するため、半導体装
置10Bの収容穴4Bへの挿入が許容され、アウタリー
ドITBが弾性変形部7を越えると、弾性変形部7はそ
れ自身の弾性力により径方向外向きに復帰することによ
り、7ウタリード17Bの肩部に係合するkめ、半導体
装1fi DBはコンタク)5Bにより保持さ札、電気
的かつ機械的に接続されることになる。 これを要するに、半導体装置の7ウタリードと実装基板
のコンタクトとは、半導体装置の収容穴への挿入状態に
おいて弾性方下で互いに係合するように構成すればよく
、弾性変形構造はアウタリードおよびコンタクトのいず
れか一方または両方に設けてもよい。 〔実施例2〕 第9図は本発明の一実施例である半導体装置の実装構造
体を示す分解斜視図、第10図はその組立状態を示す縦
断面図である。 本実施例2において、本発明に係る半導体装置の実装置
I遺体21は実装基板22、およびICから成る半導体
装置30を備えている9本発明の一実施例である実装基
板22は本体23を備えており、本体23は樹脂または
セラミック等のような絶縁材料を用いられて所望の平板
形状に形成されている。本体23の周辺部の一部には収
容凹部としての切欠部24が所望の場所に配されて、正
方形の平盤中空形状に一体的に形成されており、この切
欠部24は半導体装t30を収容し得る平面形状に板厚
方向について貫通するように、かつ、一端辺か本体23
の周辺において開口するように切り欠かれている。 切欠部24の3側面のそれぞれにはアウタリード挿入用
の溝25が側面の高さの中央部に配されて長手方向に細
長く没設されており、この挿入溝25は後記するアウタ
リードを摺動自在に挿入し得る一定幅一定深さに形成さ
れている。3本の挿入溝25のうち切欠部24の開口辺
に隣接する一対の側面に没設された挿入溝25.25の
一端LL本体23の側面において略正方形形状にそれぞ
れ開口されており、この間口によりアウタリード挿入口
25aが実質的に構成されている。 各挿入溝25内にはコンタクト26が複数本完配されて
形成されており、各コンタクト26群は挿入溝25の長
手方向に所定のピッチをもって等間隔に配されて、断面
コ字形状に形成されている。 そして、各コンタクト26群のピッチは後記する半導体
装置のアウタリードのピッチと対応するように設定され
ている。各コンタクト26の一部には弾性変形部27が
挿入溝25の幅方向、すなわち、本体23の厚さ方向に
弾性変形し得るように突設されている。また、各コンタ
クト26には電気配wX2Bが電気的に接続されており
、この電気配!128は本体23の上面にスルーホール
29により導出されているや 他方、本実施例2に係る半導体装置30はペレット、イ
ンナリード、アウタリード、ボンディングワイヤおよび
樹脂封止パッケージを備えている。 ペレット31はタブ32に!! (Ag)等から成るボ
ンディング層33を介してボンディングされることによ
り、タブ32に固着されている。半導体装置30の樹脂
封止パッケージ内において、ペレット31の周囲にはイ
ンナリード34が複数本、その先端部がRレット31に
接近するように配設されている。そして、各インナリー
ド34とペレット31のポンディングパッド31aとの
間にはボンディングワイヤ35が、その両端部をインナ
リード34の先端部とボンディングバ7F31aとにそ
れぞれボンディングされることにより橋絡されており、
これによりペレット31の3141回路はインナリード
34に電気的に導出されるようになっている。 樹脂封止パッケージ36はエポキシ樹脂を主成分とする
絶縁性の成形材料を用いられて、略正方形の平盤形状に
形成されている。この樹脂封止パッケージ36はその平
面形状が前記した実装基板22における切欠部24の平
面形状に対して若干小さめに相偵するように、かつ、そ
の厚さが切欠部24の厚さ以下、すなわち、本体23の
厚さ以下りこなるように形成されている。この樹脂封止
パッケージ36により、ペレット31、タブ32、イン
ナリード34およびボンディングワイヤ35が樹脂封止
されている。 各インナリード34にはアウタリード37がそれぞれ一
体的に連設されており、各アウタリード37は樹脂封止
パッケージ36の3側面から外方へ直角にそれぞれ突出
されている。樹脂封止パッケージ36の外部へ突出され
たアウタリード37は、図示しないリード切断成形工程
において、直方体形状に形成されており、その厚さが挿
入溝25の幅よりも若干薄くなるように設定され、また
、その輻および長さがコンタクト260幅および長さと
略等しくなるように設定されている。アウタリード37
の挿入溝25への挿入時の屈曲変形を防止するため、ア
ウタリード37、すなわち、このアウタリード37.イ
ンナリード34およびタブ32等の素材になるリードフ
レーム(図示せず)を作製するのに使用される材料とし
ては4270イ等のような機械的強度が大きい材料が使
用される。v4り合うアウタリード37と37との間に
は補強部片3Bが樹脂封止パッケージ36の樹脂により
成形されており、この補強部片3Bによりアウタリード
37は挿入溝25に挿入される隙に屈曲変形されるのを
、より一層確実に防止されるようになっている。 次に、前記構成に係る実装基板および半導体装置が使用
される本発明の実施例2である半導体装置の実装構造体
の実装作業について説明する。 この説明により、本発明の実施例2である半導体装1の
実装構造体の構成が明らかにされる6前記構成に係る半
導体装置30は前記構成に係る実装基板22の切欠部2
4に、そのアウタリ−ド37が突設されていない側面を
後ろ向きにされて挿入される。この原、左右のアウタリ
ード37列が実装基ui32における左右の挿入溝25
.25にそれぞれ挿入されで摺動されて行き、半導体装
置30が切欠部24の奥まで挿入されると、前側のアウ
タリード37列が切欠部24の底部における挿入溝27
に挿入される。 この状態において、半導体装置30の各アウタリード3
7は実装基板22の各挿入溝24にそれぞれ形成されて
いる各コンタクト26にそれぞれ接触するとともに、各
コンタクト26にそれぞれ形成されている弾性変形部2
7により弾性カニで把持される。この弾性変形部27の
弾性カニの把持により、アウタリード37とコンタクト
26とは電気的かつa械的に確実に接続された状態にな
る。 半導体装置30が実装基板22の切欠部24に挿入され
、アラタリーF37aがコンタクト26群に電気的かつ
機械的に接続された状態において、半導体装置30は実
装基Vi22における本体23の上面から全く突出され
ていない状態になっている。したがって、実装基板22
に半導体装置30が実装された後においても、実装基板
本体23の上面上に電気配線28をスクリーン印刷法等
のような適当な厚膜形成技術により形成することができ
る。 前記実施例によれば次の効果が得られる。 (1)実装基板本体の周辺部に切欠部を切設し、この切
欠部の側面に挿入溝を没設するとともに、挿入溝にコン
タクトを形成し、この切欠部6二半導体装置を挿入させ
て、この半導体装置のアウタリードを挿入溝のコンタク
トに電気的かつ機械的に接続させることにより、半導体
装置を実装基板にその本体上面から突出しない状態で実
装することができる。 (2)半導体装置を実装基板に対して突出しない状態で
実装することができるため、実装後の厚さを薄くするこ
とができ、また、実装後に電気配線を実装基板本体上面
にスクリーン印刷法等のような適当な厚膜形成技術によ
り形成することができる。 (3)  半導体装置の7ウタリードをコンタクトの弾
性力によって把持する二とにより、半導体装置とコンタ
クトとを電気的に接続することができるとともに、半導
体装置を切欠部に確実に保定することができるため、は
んだ付けを省略することができ、その結果、半導体装置
を実装基板に対して着脱自在に実装することができる。 以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であること巳よいうまでもない。 例えば、半導体装置のアウタリードはパッケージの3側
面に配設するに限らず、第11図に示されているように
、左右の2側面に配設してもよく、また2隣り合うアウ
タリード間の補強部片は省略してもよい、すなわち、第
11図において、アウタリード37Aの列は樹脂封止パ
ッケージ36の左右の2側面に配設されており、両列に
おける隣り合うアウタリード37Aと37Aとの間には
補強部片が介設されていない、また、アウタリード37
Aは適度な長さに形成されることにより、適度に弾性変
形するようになっている。この弾性変形により、アウタ
リード37Aが実装基板の挿入溝25に挿入された限に
コンタクト26になじみ、各7ウタリード37Aとコン
タクト26とが適正に接続することになる。 以上の説明では生として本発明者によってなされた発明
をその背景となった利用分野であるICを実装する場合
について説明したが、それに限定されるものではなく、
ハイプリyトIC,パワーICや、トランジスタ、光半
導体装1等のような半導体装置全般に適用することがで
きる。 〔発明の効果〕 体層において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。 実装基板本体に収容四部を形成し、この収容口aIIに
半導体装置を収容するとともムこ、収容凹部の内周面に
形成されたコンタクトにこの半導体装置のアウタリード
を弾性カニで接触させることにより、半導体装置を実装
基板の収容凹部に鏡実に保持させることができるため、
半導体装置を実装基板にその本体上面から突出しない状
態で実装することができるとともに一半導体装置の各ア
ウタリードを実装基板の各コンタクトに電気的に接続す
ることができる。
【図面の簡単な説明】
第1図は本発明の一実施例である半導体装置の実装°構
造体を示す縦断面図、 第2図はその部分斜視図、 第3図はそれに使用されている実装基板を示す斜視図、 第4図は第3図のIV−IV線に沿う断面図、7i45
図は半導体装置を示す斜視図、第6図は第5図のVl、
 −Vl線に沿)断面図である。 第7図は実施例1の変形例を示す縦断面図、第8図は実
施例1の他の変形例を示す縦断面図である。 第9図は本発明の他の実施例である半導体装置の実装構
造体を示す分解斜視図、 第10図はその組立状態を示す縦断面図である。 第11図は実施例2の変形例を示す分解斜視図である。 1・−半導体装置の実装基板横這体、2・・・実装基板
、3・・・本体、4・・・収容穴(収容凹部)、5・・
・コンタクト、5a・−係合突起、6・・・電気配線、
10・・・半導体装置、Jl・・・ベレット、■2・・
・タブ、13・・・ボンディング層、■4・・−インナ
リード、15・−ボンディングワイヤ、】6・・・#M
BM封止パッケージ、17・・・アウタリード、21・
−・半導体装置の実装基板構造体、22・・・実装基板
、23・・・本体、24・・・切欠部(収容凹部)、2
5−・・挿入溝、26−・・コンタクト、27・・・弾
性変形部、28・・・電気配線、29・・−スルーホー
・ル、30・・・半導体装置、31・・・ベレット、3
2・・・タフ゛、33・・・ボンディング層、34・−
・インナリード、35・・・ボンディングワイヤ、36
・・・樹脂封止パッケージ、37・・・アウタリード、
38・・・補強部片。

Claims (1)

  1. 【特許請求の範囲】 1、本体に収容凹部が形成されているとともに、この収
    容凹部の内周面にコンタクトが配設されている実装基板
    と、 この実装基板の収容凹部に収容されるパッケージを備え
    ているとともに、このパッケージの外周面にアウタリー
    ドが前記コンタクトに対向するように突設されている半
    導体装置とを備えており、 前記半導体装置が前記実装基板に前記パッケージを前記
    収容凹部に全体的に没するように収容され、かつ、前記
    アウタリードと前記コンタクトとの間の弾性力により保
    持されて電気的に接続された状態で実装されていること
    を特徴とする半導体装置の実装構造体。 2、前記実装基板の収容凹部が本体に没設された穴によ
    り構成されており、前記半導体装置がその厚さがこの収
    容穴の深さ以下になるように構成されていることを特徴
    とする特許請求の範囲第1項記載の半導体装置の実装構
    造体。 3、前記実装基板の収容凹部が、本体の周辺部に切設さ
    れた切欠部により構成されており、前記半導体装置がそ
    の厚さが実装基板本体の厚さ以下になるように構成され
    ていることを特徴とする特許請求の範囲第1項記載の半
    導体装置の実装構造体。 4、本体に収容凹部が形成されているとともに、この収
    容凹部の内周面にコンタクトが配設されていることを特
    徴とする実装基板。 5、前記コンタクトが弾性変形するように構成されてい
    ることを特徴とする特許請求の範囲第4項記載の実装基
    板。 6、電子回路が作り込まれているペレットと、このペレ
    ットの電子回路を外部に取り出す複数のインナリードお
    よびアウタリードと、ペレットおよびインナリードを封
    止するパッケージとを備えている半導体装置であって、
    前記アウタリードが前記パッケージの側方空間内に収ま
    るように形成されていることを特徴とする半導体装置。 7、前記アウタリードが弾性変形するように構成されて
    いることを特徴とする特許請求の範囲第6項記載の半導
    体装置。
JP1185689A 1989-07-18 1989-07-18 半導体装置の実装構造体並びに実装基板および半導体装置 Pending JPH0349178A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1185689A JPH0349178A (ja) 1989-07-18 1989-07-18 半導体装置の実装構造体並びに実装基板および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1185689A JPH0349178A (ja) 1989-07-18 1989-07-18 半導体装置の実装構造体並びに実装基板および半導体装置

Publications (1)

Publication Number Publication Date
JPH0349178A true JPH0349178A (ja) 1991-03-01

Family

ID=16175142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1185689A Pending JPH0349178A (ja) 1989-07-18 1989-07-18 半導体装置の実装構造体並びに実装基板および半導体装置

Country Status (1)

Country Link
JP (1) JPH0349178A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998044769A1 (en) * 1997-03-27 1998-10-08 Ford Motor Company Moulded sockets for electronic component attachment
US7134882B2 (en) * 2003-08-26 2006-11-14 Matsushita Electric Works, Ltd. Connector having a built-in electronic part
US7344405B2 (en) * 2005-03-02 2008-03-18 Hosiden Corporation Electro-acoustic transducer with holder
JP2009238958A (ja) * 2008-03-26 2009-10-15 Panasonic Electric Works Co Ltd 端子切断一体型電気検査装置
WO2011113772A1 (fr) * 2010-03-16 2011-09-22 Gemalto Sa Module electronique a contacts lateraux, dispositif le comportant et procede de fabrication d' un tel module

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998044769A1 (en) * 1997-03-27 1998-10-08 Ford Motor Company Moulded sockets for electronic component attachment
US5994648A (en) * 1997-03-27 1999-11-30 Ford Motor Company Three-dimensional molded sockets for mechanical and electrical component attachment
US7134882B2 (en) * 2003-08-26 2006-11-14 Matsushita Electric Works, Ltd. Connector having a built-in electronic part
US7344405B2 (en) * 2005-03-02 2008-03-18 Hosiden Corporation Electro-acoustic transducer with holder
JP2009238958A (ja) * 2008-03-26 2009-10-15 Panasonic Electric Works Co Ltd 端子切断一体型電気検査装置
WO2011113772A1 (fr) * 2010-03-16 2011-09-22 Gemalto Sa Module electronique a contacts lateraux, dispositif le comportant et procede de fabrication d' un tel module
EP2369904A1 (fr) * 2010-03-16 2011-09-28 Gemalto SA Module électronique à contacts latéraux, dispositif le comportant et procédé de fabrication d'un tel module

Similar Documents

Publication Publication Date Title
US6213786B1 (en) Electronic device and multi-pin connector therefor
CA1168764A (en) Encapsulation for semiconductor integrated circuit chip
US4951124A (en) Semiconductor device
US5600178A (en) Semiconductor package having interdigitated leads
US5353364A (en) Optical module with improved grounding of an optical element
EP0408779A1 (en) High density semiconductor memory module
US5152057A (en) Molded integrated circuit package
JPH02239651A (ja) 半導体装置およびその実装方法
US5790381A (en) Integrated circuit package assembly
JPH1174420A (ja) 表面実装型チップ部品及びその製造方法
EP0438165B1 (en) Semiconductor device parts
JPH0349178A (ja) 半導体装置の実装構造体並びに実装基板および半導体装置
US5623395A (en) Integrated circuit package assembly
KR0148082B1 (ko) 지지 바를 사용한 적층형 반도체 패키지 및 적층형 패키지 소켓
EP0654184A4 (en) CONNECTOR DEVICE AND MANUFACTURING METHOD.
US6734546B2 (en) Micro grid array semiconductor die package
US7019387B1 (en) Lead-frame connector and circuit module assembly
US5644473A (en) Carriers for IC packages
JPH05275838A (ja) 電子装置用モジュール
KR200231862Y1 (ko) 반도체 패키지
KR100206969B1 (ko) 버텀 리드형 반도체 패키지 및 그 제조방법
JP3747527B2 (ja) 光データリンク
US5664681A (en) Multiple device carrier
JP2879672B2 (ja) 半導体パッケージのテスト用ソケット
JP2687899B2 (ja) 表面実装型端子