JPH0348530A - 変復調装置及び変復調装置における信号処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明はタップ間隔を固定速度でサンプルされるデータ
信号の最高周波数の２倍の逆数以下に選ぶようにした微
小タップ間隔等化器（ｆｒａｃｔｉｏｎａｌ　ｔａｐ−
ｓｐａｃｉｎｇ　ｅｑｕａｌｉｚｅｒ　：ＦＳＥ）に関
する。

さらに詳しくはサンプル・タイミングのローカル・ソー
スとトレーニングの後に受信する記号の間で連続した低
いドリフトを持つシステムに関する。

Ｂ．従来技術およびその問題点 微小タップ間隔を持つ公知の適応等化器としては以下の
ものがある。：　（１）　Ｇ．ｌ］ｎｇｅｒｂｏｅｃｋ
．Ｆｒａｃｔｉｏｎａｌ　Ｔａｐ−Ｓｐａｃｉｎｇ　Ｅ
ｑｕａｌｉｚｅｒｓ　Ａｎｄ　Ｃｏｎｓｅｑｕｅｎｃｅ
ｓ　Ｆｏｒ　Ｃｌｏｃｋ　Ｒｅｅｃｏｙｅｒｙ　Ｉｎ　
Ｄａｔｅ　Ｍｏｄｅｍｓ　，ＩＥＥＥ　Ｔｒａｎｓ．　
Ｏｎ　ＣｏＩＩｍｕｎｉｃａｔｉｏｎｓ．　Ｖｏｌ．　
Ｃｏｗ．　２４Ｎｏ．８，　Ａｕｇｕｓｔ　．　１９７
６，　Ｐａｇｅｓ　８５６−８６４；　（２）米国特許
第４．３４３．７５９号：これは実際のデータ伝送に先
立つトレーニング処理により最適のタップ位置で最適の
タップ係数を確立するものである。トレーニング後、係
数のタップ位置は固定され、そして実際のデータ記号が
受信される。このモードにおいて係数値は理想的な記号
レベルに比較して等化器の出力中の２乗平均誤差を最小
限とするために各記号の受Ｆ直後にｍ整される。サンプ
ル・タイミングもまた、サンプリング・プロセスおよび
伝送源との同期を図り、受信プロセスにおけるエラーの
発生を最小のものとするためトレーニングの後の受信の
間に調整される。

サンプル・タイミングの調整には比較的高価な多くのオ
シレー夕を必要とする。特にポー速度が高い伝送の際に
は多くのオシレー夕を必要とする。さらに、サンプル・
タイミングの４Ａ整が非常に困難な通信状況もある。（
同時米国特許出願第２２７８３２号参照）以下にその詳
細を述べる。

Ｃ．発明の概要 本発明では前記したサンプル・タイミングのローカル・
ソースとトレーニングの後に受信する記号との間の連続
した低いドリフトを補償するため、等化係数は定期的に
モニタされ、認知された偏差を是正するために微小タッ
プ距ｗ／ｉたけ回転（ローテート）される。

この回転それ自体は、等化と関連する計算された積の和
の位相をシフトさせて、等化データに好ましくないエラ
ーを導くように作用する。

これを避けるため、各回転に続く計算処理は計算ネット
ワークに入りこむ新しいデータ・サンプルの流れに合わ
せてタイミングを再調整される。これによって回転に伴
うひずみ効果を最小とできる。

右及び左タップ回転は各々異なるひずみ効果を発生させ
る。これは相対計算フェイズ中のいづれの調整が現在導
入されているかによる。右回転／シフトに続く計算は位
相を遅延させ、左回転／シフトに続く計算は位相を進ま
せる。

本発明に関係する他の参照文献を以下に列挙する。

３）　Ｃｏｖａｎ　Ｃ．Ｆ．Ｎ．．　Ｇｒａｎｔ　Ｐ．
　Ｍ．　”Ａｄａｐｔｉｖｅ　Ｆｔｌｔｅｒｓ″．Ｐｒ
ｅｎｔｉｃｅ−ＨａｌＩ　Ｉｎｃ．．１９１）１５４）
　Ｒａｂｉｎｅｒ　Ｌ．Ｒ．，Ｇｏｌｄ　Ｂ．．”Ｔｈ
ｅｏｒｙ　Ａｎｄ　Ａｐｐｌｉｃａｔｉｏｎ　ｏｆ　Ｄ
ｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｔｎｇ”
．Ｐｒｅｎｔｉｃｅ−Ｈａｌｌ，１９７５ ５）　｝Ｉａｒｔｍａｎ　Ｐ．，Ｂｙｎａｍ　Ｂ．．”
Ａｄａｐｔｉｖｅ　Ｅｑｕａｌｌｚａｔｉｏｎ　Ｆｏｒ
　Ｄｉｇｉｔａｌ　Ｍｉｃｒｏｗａｖｅ　Ｒａｄｉｏ　
Ｓｙｓｔｅｍｓ″．ＩＥＥＥ　Ｉｎｔｅｒｎａｔｉｏｎ
ａｌ　Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　Ｃｏｍｍｕｎｉｃ
ａｔｉｏｎｓ．Ｐａｐｅｒ　８．５．１９ＪｌｌＯ６）
　Ｔａｙｌｏｒ　Ｎ．Ｇ．＋”Ａｄａｐｔ［ｖｅ　Ａｎ
ｔｅｎｎａｓ″，ＳｐｅｃｉａｌＩｓｓｕｅ，　Ｐｒｏ
ｃｅｅｄｉｎｇ　ｏｆ　ＩＥＥ　Ｖｏｌ　１３０　Ｎｏ
　１，ｐｐ　ｌ−５５．Ｊａｎ．１９８３ ７）　　Ｍａｋｈｏｕｌ　Ｊ．．Ｖｔｓｈｖａｎａｔｈ
ａｎ．Ｒ．．”Ａｄａｐｔｉｖｅ　Ｌａｔｔｉｃｅ　Ｍ
ｅｔｈｏｄｓ　Ｆｏｒ　Ｌｉｎｅａｒ　ＰｒｅｄＩｃｔ
Ｌｏｎ″．Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ＩＣＡＳＳ
Ｐ　１９８７，ｐｐ８３−８６８）　Ｂｏｌｔ　Ｌ．，
Ｓｔｕｅｆｌｏｔｔｅｎ　Ｓ−＋″Ａ　Ｎｅｖ　Ｄｉｇ
ｉｔａｌ　Ｅｃｈｏ　Ｃａｎｃｅｌｅｒ　Ｆｏｒ　Ｔｗ
ｏ　Ｗｉｒｅ　Ｓｕｂｓｃｒｉｂｅｒ　Ｌｉｎｅｓ　　
，［ＥＥＥ　Ｔｒａｎｓ．　ＣＯＭ−２９．Ｎｏ　１）
，ｐｐ　１５７３−１５８Ｌ　Ｎｏｖｅｍｂｅｒ　　１
９８１ ９）　　Ｈａｙｋｉｎ　Ｓ．，Ｃａｄｚｏｖ　Ｊ．Ａ．
，”Ｓｐｅｃｔｒａｌ　ＥｓｔｔｍａｔｉＯｎ″．Ｓｐ
ｅｃ［ａｌ　Ｉｓｓｕｅ．Ｐｒｏｃｅｅｄｔｎｇ　ｏｆ
　ＩＥＥ．Ｖｏｌ　７０，Ｎｏ　９，Ｓｅｐｔ　１９８
２ １０）　Ｕｎｇｅｒｂｏｅｃｋ　Ｇ．，”Ａｄａｐｔｉ
ｖｅ　Ｅｑｕａｌｉｚａｔｉｏｎ　Ｔｅｃｈｎｉｑｕｅ
ｓ　Ｉｎ　Ｖｏｉｃｅ−ｂａｎｄ　Ｄａｔａ　Ｔｒａｎ
ｓｍｉｓｓｉｏｎ″．Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　
Ｉｎｔｅｌ　Ｃｏｎｆ　ｏｎ　Ｃｏｍｍｕｎｉｃａｔｉ
ｏｎｓ，Ｊｕｎｅ　　１９８０釦ｐｐ　，８．４．１−
８．４．６Ｄ．実施例 第１図を参照するに、クリスタル制御オシレータ１はタ
イミング回路２と結合されて、適応等化処理に関するサ
ンプル・ローデイング・クロック４（”Ｌｏ　　ｃａｋ
”）を含む複数の固定速度クロック３−５を供給する。

アナログ形式のデータ信号８はＡ／Ｄ　（アナログデジ
タル変換）回路９中で、タイミング回路２の出力３から
Ａ／Ｄ回路９中のコントロール人力１０へ伝送される固
定速度の受信クロック（”Ｒｃｖ　　Ｃｌｋ”）信号に
よってサンプルされる。量子化録輻サンプルを表すＡ／
Ｄ回路９の出力１）はマイクロプログラム化デジタル・
データ・プロセッサによって実現可能な処理回路（ｐｒ
ｏｃ）１２に供給される（上記米国特許出願第２２７８
３２号参照）。回路１２は番号ｌ３で示すようにデータ
・サンプルについてさまざまな処理一一デジタル・フィ
ルタリング、等化、復調等一一を行ない、伝送キャラク
タあるいは他の記号を直接的に表すデジタル・データを
引き出す。このようなデータを表す信号はデータ処理の
ためにＵＳＡＲＴ　（Ｕｎｉｖｅｒｓａｌ　　Ｓｙｎｃ
ｈｒｏｎｏｕｓ−Ａｓｙｎｃｈｒｏｎｏｕｓ　　　Ｒｅ
ｃｅｉｖｅ　　　Ｔｒａｎｓｍｉｔ＝＝ユニバーサル・
同期一非同期受信伝送）回路１４を介してデジタル・コ
ンピュータ・システムに転送可能である。ここで特に重
要なのは等化処理である。

回路１２中における処理に必要となる機能要素は番号１
５において示すようにデータ遅延ネットワーク１６、計
算ネットワーク１７、および係数シフト／回転（ローテ
ート）ネットワーク１８を含む。ネットワーク１６中の
データ・サンプルはネットワーク１８中の対応位置の係
数によって乗算するために計算ネットワーク１７に供給
される。乗算結果（積）は出力サンプルＹｎを生戒する
よう加算される。スライサ素子（図示せず）理想的な記
号レベルからの偏差がＹｎの値にどの程度現れているか
を判断し、そしてこの偏差を是正するために必要な係数
値の更新が行なわれる。更新された係数値は従来技術（
前述の参照文献（１）．（２）参照）に従って理想的な
記号レベルに対する２乗平均誤差を最小にするよう計算
される。

各Ｙｎの計算後、ネットワーク１６中のデータは２つの
位置だけ右にシフトされ、そして新しいデータ・サンプ
ルがゲート回路１９を介してネットワーク１６の空のく
左端の２つの〉位置にシフトされる。ローデイングはタ
イマ・ポート４（Ｆｉｇ．１）からゲート・コントロー
ル人力２０へ転送されるＬｄ　　Ｃｌｋ信号により制御
される。

回路１８中の係数の値およびそれらの相対的なタップ位
置は、本発明の要部とは関係しない通常のトレーニング
手Ｍきによって最初に決定される。典型的には、トレー
ニング手続きによって決定される最も重要な係数値（ｍ
ｏｓｔｓｉｇｎｉｆｉｃａｎｔ　　ｃｏｅｆｆｉｃｉｅ
ｎｔ）はセンタ・タップでもよい基準タップ位置または
そこから１タップ間隔以内に存在する（米国特許第４，
３４３．７５９号参照）。以下に述べる処理においては
最重要係数はセンタ・タップに関し対称的に位置づけら
れ、また実際のデータは受信および前処理されてゲート
回路ｌ９にフィルタされたデジタル・データ・サンプル
を供給するものと仮定する。

積の和（Ｙｎ）の計算および係数の更新がそれぞれ行な
われた後、係数シフト／回転ネットワーク１８中の係数
は係数モニタ回路２１によってモニタされるが、これは
最重要係数の位置が基準／センタ・タップ位置に対しシ
フトしているか否かを検出するためである。転送される
記号およびＬｄ　　Ｃｌｋは両者ともクリスタル制御オ
シレー夕によってタイミングを調整されているのでこの
シフトはゆっくりと起こる。従ってセンタの右あるいは
左への１タップ・スペースのドリフト、そして更新動作
を要求するに十分な係数値の変更もＹｎ計算の多くのサ
イクルの後のみに起こることが理解される。最適係数位
置でのシフトは本発明に関連して是正される部分であり
、このため最重要係数を基準／センタ・タップと再整列
させるように補償的な右あるいは左シフトが実行される
み。

この再整列シフトは左シフト後に、最も左の係数を最も
右の位置に移動させるか、あるいは右シフト後に、最も
右の係数を最も左の位置に移動させるという意味で回転
の形態でもよい。

あるいは係数値が極＃に小さい場合はゼロ値が空の位置
にシフトされつる。従って、係数モニタ回路２１がセン
タ・タップの左側への係数の不整列を検出すると゜゜右
回転゛制御信号を信号路２２に供給し、係数シフト／回
転（ローテート）ネットワーク１８中の係数を１タップ
位置だけ右シフトさせる。一方、係数モニタ回路２１が
センタ・タップの右側への係数の不整列を検出したとき
は、”左回転′゜制御信号を信号路２３に供給し、係数
シフト／回転（ローテート）ネットワーク１８中の係数
を１タップ位置だけ左ヘシフトさせる。もし、係数か正
しく整列されていれば、゜′シブトなし゛制御信号が｛
３号路２４に供給される。

係数モニタ回路２ｌの出力は論理回路２５に送られ、こ
こで後述する手段で実行される等化計算処理のタイミン
グが決定される。゛゜右回転“および゛゜シフトなし′
゛出力のみがこの決定に１接的に使用される。ただし゛
右回転゛および゛゜シフトなし゜′出力が存在しないこ
とは暗に゛左回転゛゜信号が存在することを示すので、
この信号は間接的にこの決定に参加する。計算制御論理
２５の出力′＃Ｉ２６の゛′計算許容゛出力は計算回路
１７の入力２７に供給され、後の積の和を計算するサイ
クルを制御する。

第２図は係数モニタ回路２１内の係数のセンタからの不
整列の載別を行う論理機構を示すものであり、各係数値
ベアの値を比較しベアの大きい方を次回路への出力とし
て渡す回路ＰＬ．Ｐ２，．．，Ｐｍ．．．を有する。Ｐ
１は最も左の係数値Ｃ１およびＣ２を受取り、Ｐ２はＰ
１の出力（ＣＩ．Ｃ２の大きいはう）と０３を受取る。

Ｐ１からＰｍ−２はセンタ・タップの左側にある係数値
を受け取り、Ｐｍ−１，Ｐｍ，ｐ　ｍ　＋　１　ｓ等は
センタの右側にある係数値を受け取る。比較回路３０は
各々Ｐｍ−２，Ｃｍ，Ｐｍ−１の出力を示す係数値ａ　
＋　ｂ　＊　ｃの３状態を比較する。

係数が正しく位置づけられていてセンタずれを起こして
いないときはＣｍはすべての左および右の係数より大で
なければならない（例えば、ｂはａおよびＣより大であ
る）。このとき比較回路３０の出力３１は゛゜シフトな
し“となり係数タップの回転は不要であることを示す。

しかし、係数値が左側へセンタずれを起こしている場合
は、ａがｂ．ｃより大となって、比較回路３０の゛゜右
回転゜゜出力３２が生じ右方向への１タップ距離の回転
補正が必要であることを示す。

同様に不整列がセンタの右である場合は、Ｃがｂ．ａよ
り大であり、出力３３〔゜“左回転゛）が左方向への１
タップ距離回転補正が必要であることを示す。一旦正し
く位置づけられてセンタずれがなくなれば、これらの係
数は中央にある３つの係数Ｃ　ｍ　　ｌ　＊　Ｃ　ｍ　
＋　Ｃ　ｍ　＋　１をモニタするのみで維持される。こ
のように、通常状態のもとでの非トレーニング処理の間
は、係数モニタ回路２１の比較回路３０たけか動作する
にすぎない。

他の動作を伴わないこのようなタップ回転は、第４Ａ図
に示すタイミング図から理解されるように、積の和の計
算に対してひずみをもたらす。

第４Ａ図は、係数がセンタ・タップ位置に対して正しく
整列されている場合の、ネットワーク１６（第１図）に
新しいデータをロードする動作と、回路１７（第１図）
における積の和計算動作との相対的なタイミングを示す
。この状態においてネットワークへ２つの新しいデータ
がシフトされるたびに（２　　Ｌｄ　　Ｃｌｋ　　パル
ス〕　１つの計算が番号３５、３６で各々示す計算許容
信号お上び計算制御信号の制御のもとで実行される。こ
れはもちろん、Ｔ／２のタップ・スペースを前提とする
。ここでＴは連続的に転送される２つの記号のポー・ス
ペースである。他のスペースではロード／計算サイクル
の異なる比を必要とする。

次に、第４Ｂ図を参照して、右回転処理が実行されると
きの動作を述べる。右回転の決定は番号３７によって示
すように゛計算許容゜゜がアクティブあるいはハイの期
間の終縛部近傍で１テなわれる。次の゜゛計算許容゛の
アクティブ状態は、その通常の位相位置３８において発
生が許容されたものと仮定する。この状態のもとでは係
数が１タップ・スペースだけ右にシフトされ、データが
２スペースたけ右にシフトされた後に計算が実行される
筈であるから、この計算で使用されるデータはそれが先
の計算時の係数に対して持っていた位置に対し１位Ｍだ
け右に変位したものとなる筈である。この祐果、等化出
力は番号３７の先行する記号ピークと次の記号ピークと
の中間で発生する筈である（記号ピークはポー速度で発
生し、この例では係数に対するデータの２シフトごとに
１回発生する）。一般的には、両ピーク間で計算される
と等化出力は無効値、あるいは低い過渡レベルとなり、
誤った結果または予測不能な結果を与えることになる。

従って、番号３８．３９で示すようにこれは゜゜次の計
算許容゜゛をｌロード期間たけ遅延させることによって
避けることができる。すなわち、係数が１スペース右に
シフトした後にデータを３スペースだけ右にシフトを許
容することにより、次の計算における係数に対するデー
タの相ヌ］的変位は右に２シフトした通常のものとなる
。

同様に第４Ｃ図を参照してタップの左回転を是正しなか
った時の事象を説明する。番号４０で示すこの回転の後
、データが右へ１タップ進むのに対し係数は左へ１位置
たけ、シフトするから、データは係数に対し２位置だけ
右へ変位され、これによりデータと係数は、１計算あた
り２ロードの通常のオーダーにおいて次の計算のための
適正位置に置かれることになる筈である。このように、
番号４１に示すように次の゜゛計算許容゜゛を前進させ
ることによって、現計算が先の計算に即座に続くことと
なる。これによって現計算が前進されず且つ、現計算前
に追加データのロードか許容されたときに起こるデータ
・ロスを避けることができる。

もし必要なら、２タップ位置以上の係数シフトを前述の
技法を拡張することによって実行することも可能である
。このように、１タップ位置の右シフトごとに′゜計算
許容゜゛を１ロード期間遅らせ、１タップ位置の左シフ
トごとに゛計算許容゛を１ロード期間進めることが行な
われる。

右タップ団転の後の゛計算許容゜゛の遅延や左回転の後
の゜゜計算許容゛の前進を行う論理を第３図に示し、そ
の処理状態のシーケンスを示す状態図を第５図に示す。

ここでは理解を容易にするため個別的な論理素子（ＡＮ
Ｄ，ＯＲ，フリップフロップ）が示されているが、゛計
算許容゛゜を発生する機能やＹｎの計算、係数のモニタ
／更新／回転等を実行する機能はマイクロ・プログラム
命令の制御のもとで動作するマイクロ・プロセッサによ
って効率的に処理可能である。

第３図においてＬｄ　　ＣｌｋはＤタイプ・フリップ・
プロップ６０．６１の゛゜クロック゜゜（ＣＬＫ）入力
に供給され、これにより各フリップ・フロップにおいて
Ｄ入力状態がそれぞれの出力（６０のＱ０，６１のＱｌ
）に転送される。転送される状態（Ｓｔａｔｅｓ）はＡ
ＮＤ回路６２，６３、ＮＡＮＤ回路６４、ＡＮＤ回路６
５、およびＮＯＲ回路６７の状態によって決まる。ＱＯ
およびＱ１両者がアクティブであるときは、ＡＮＤ回路
６２の“゜計算許容゜゛はアクティブになる。゛゜計算
許容゛゜がアクティブのとき、ＮＡＮＤ回路６４、ＡＮ
Ｄ回路６５は回線６６を介して条件づけられる。ｆｌｌ
！在のＹｎの計算結果がでたときにタップ回転が要求さ
れていなければ、ＡＮＤ回路６５の゜゛シフトなし“入
力がアクティブとなり、当回路の有効化が完了し、ＮＯ
Ｒ回路６７を介してフリップ・プロップ６０に無効状態
が転送される。これにより次のＬｄ　　Ｃｌｋ時間にＱ
Ｏがドロツブする。これはＡＮＤ回ｇ８６２を無効とす
るので゜゜計算許容゜“は出力されず、次の計算の続行
を停止させる。これはまたＡＮＤ回路６５も無効とし、
ＮＯＲ回路６７の出力を上昇させ、さらにＮＡＮＤ回路
６４を部分的に条件づけて出力を上昇させる（このとき
゜゜右回転′゛信号も非アクティブだからである〉。こ
れは両フリップ・フロップ６０．６１のＤ人力を条件づ
けるので、次のＬｄ　　ＣｌｋのときにＱＯおよびＱ１
は再びアクティブとなる。かくて、゛計算許容゛゜信号
は通常のＹｎｔ＋算に必要とされるように２つのＬｄ　
　Ｃｌｋデータ・シフトの２番巨に生成されることにな
る。

゛゜計算許容゛の後に゛゜右回転゛がアクティブになる
と、ＮＡＮＤ回路６４の１人力が落ち、フリップ・フロ
ップ６１に無効状態を送り、Ｑ１が次のＬｄ　　Ｃｌｋ
の際にドロップするように作用する。ＱＯはハイ状態を
維持しており、エクストラ・非計算状態゛゜０１“を開
始する。

この状態においてＡＮＤ回路６３の出力はハイであり、
ＮＯＲ回路６７を介してフリツプ・フロップ６０に無効
入力を送る。同時にＮＡＮＤ回路６４は無効化され、こ
れによって次のＬｄＣｌｋの時間にはＱＯはドロップす
るがＱ１で再びハイとなって通常の非計算状態を開始さ
せる。このとき両フリップ・フロップ６０．６１に対す
るＤ入力はアクティブとなり、したがって次のＬｄ　　
Ｃｌｋ時にＱＯ．Ｑ１はハイとなり他のＹｎ計算を許容
する。この計算は追加的な１つのデータ・ロード・シフ
ト動作に続くものであるから、係数が１位置だけ右にシ
フトされるのに対し、データは３タップ位Ｍだけ右に効
率的にシフトされる。すなわち、データは係数に対して
通常の２位置たけ変位されるのである。

゛゜右回転゜゜でも゜゛シフトなし“でもない（すなわ
ち゜゜左回転゛゜）ものが′゜計算許容゜゛に続くので
あればフリップ・フロップ６０．６１のＤ入力は即座に
条件づけられ、次のＬｄ　　Ｃｌｋ時にＱＯ．Ｑ１両者
はハイ状態を保ち、計算許容はアクティブ状態を維持す
る。このように他のＹｎ計算は他のいかなるデータ・シ
フトよりも以前に実行される。すなわち、データが右に
１位置たけシフトし、係数が左に１タップたけシフトし
た後は、結果として必要な２位置の相対的シフトが１写
られることになる。

第５図は第３図の論理機構の状態シーケンスを論理的に
高いレベルで示した状態図である′゛ロード＆計算′゜
（状態１））のだ円はＬｄＣｌｋに“シフトなし゛が続
いたとき通常の″データ・ロード処理゛゜（状態１０）
にリンクする。状態１０は次のＬｄ　　Ｃｌｋ時に状態
ｌ１に戻るリンクを有し、これによって２つのデータ・
サンプルは（係数がシフトされない）通常のロードおよ
び計算動作ごとに計算ネットワーク中にシフトされる。

状態１）はＬｄ　　Ｃｌｋおよび゜゜右回転゛が生じた
とき、゛゜エクストラ・ロード処理゜゜（状態０１）に
リンクする。一方、状態０１は次のＬｄ　　Ｃｌｋ時に
状態１０にリンクする。さらに状ｆ＠１０は、次のＬｄ
　　Ｃｌｋ時に状態１）にリンクする。このように次の
Ｙｎ計算の前に、係数の各右タップ回転ごとに３データ
・サンプルが計算ネットワーク中にシフトされる。これ
で係数に対するデータの２位置シフトが達或される。

最後に状態１）はＹｎ計算に゛゜左回転′゜が続く時に
それ自身にリンクする。

本発明の説明に特定の実施例を使用してきたが、本発明
の概念の範囲で様々な態様が実現されることは明らかで
ある。例えば、複素数または実数形式の係数およびデー
タ・サンプルを有するパス・バンドあるいはベース・バ
ンド等化器に本発明を適用することができる。

さらに、計算ネットワーク中のタップ数、タップ間隔、
サンプリング速度は様々な変形が考えられる。

係数が正しくシフトされる目標となる基準タップは、対
称的なセンタ位置でも等化される対象である通信チャン
ネルの特性に応じてセンタ位置からずれた位置でもよい
。シフトが必要となる場合を決定する手段は上述したも
のと異なってもよい（参照文献１は等化器における記号
ピークの位置を決定する手段のいくつかをしめしている
）。さらに、潜在的なシフトのための係数モニタリング
は係数が更新される各時点において要求されるものでは
なく、また第４図の内容にかかわらずこれらの機能の或
るものを記号のサンプル／ロード時に実行する必要もな
い。

また、格子、帰納フィルタをタップ付の遅延ネットワー
ク中に備え、あるいはＦＩＲフィルタを適当に接続する
ことも可能である。本発明の概念は簡単な変換方式を使
用して適応格子、帰納フィルタにも適用できる（上述の
参照文献３の４０〜４３頁にはタップ付き遅延回線を使
用した帰納フィルタ装置が示され、参照文献４の９３〜
９８頁には格子および多重タップ付き遅延回線フィルタ
構造間の変換プロセスが示されている。） 実施例においては音声帯域のモデム受信における適応等
化器について示したが、必要に応じて様々な機器に適用
できる。例えば、参照文献１０には本発明の情報フロー
の相対シフトおよび計算動作を適用しつる適応フィルタ
の他の例が示されている。

Ｅ．発明の効果 上述のごとく本発明に従えば効率的な等化処理が達戒さ
れる。

【図面の簡単な説明】

第１図は本発明を具体化した変復調装置における適応等
化器を示す構成図、第２図は第１図中の係数モニタ論理
の詳細を示す構成図、第３図はタップ回転のひずみ効果
を補正する等化計算の相対タイミングを調整するための
論理構成図、第４八図ないし第４Ｃ図はそれぞれ回転な
し、右回転、左回転の係数タップ回転の場合における等
化計算処理のタイミングを示すタイミング図、第５図は
第４八図ないし第４ｃ図に示される状態を提供するため
の第３図における論理構成を状態図によって示した状態
図である。 １−　．オシレータ　２．一　タイミング回路　９人出
力回路　１６　・　遅延ネットワーク１７　一　計算ネ
ットワーク　１８　−．係数シフト／回転ネットワーク
　２１　−．・係数モニタ回路　２５　一　係数制御論
理

Claims (2)

【特許請求の範囲】
1. （１）量子化されるアナログ振幅を表し且つクロック・
   パルスに対して非同期性な信号をサンプルするための固
   定速度のクロック・パルスの源と； 上記クロック・パルスに対応して上記サンプルされた信
   号を処理する微小タップ間隔等化器であって、基準タッ
   プのまわりに配設された複数の計算タップにそれぞれ配
   置された１組の最適化された係数を有し、該基準タップ
   に関し最適化された整列状態を有し、上記サンプルされ
   た信号を含む計算に上記係数を使用するように構成され
   た微小タップ間隔等化器と； 上記等化器に接続され、上記サンプルされた信号を表す
   伝送データと固定速度クロック・パルスとの間の相対ド
   リフトに起因して生ずる上記基準タップに対する上記係
   数の不整列を補正する手段； とを有することを特徴とする変復調装置。
2. （２）変復調装置の微小タップ間隔等化器と伝送データ
   との間の同期を図る方法に関し；記号伝送のポー速度に
   対応する固定速度で、かつ該記号のタイミング位相とは
   非同期的に上記データ信号をサンプリングするステップ
   ；上記サンプルを先着順モードで第１シフト・ネットワ
   ーク中に記憶するステップ； 微小タップ間隔等化計算を実行するための係数を第２シ
   フト・ネットワーク中に記憶するステップであり、該ネ
   ットワーク中の基準タップ位置に最重要係数が位置する
   ように上記係数を記憶するステップ； 上記第１ネットワーク中に対する新しいデータのロード
   に応答して、上記第１及び第２シフト・ネットワーク中
   の対応するタップ位置に記憶されたデータ・サンプル及
   び係数から等化データ信号を計算し且つ等化データ信号
   に基づいて係数の値を更新するステップ； 上記サンプル速度と上記伝送ポー速度との間の非同期状
   態に起因する上記基準タップの左側または右側への最重
   要係数のドリフトを識別するために、所定数の計算ステ
   ップの後に上記係数をモニタするステップ； 上記最重要係数のドリフトの識別に応答して、検出され
   たドリフトの反対方向への上記係数のシフトにより、上
   記ドリフトを補正するステップ； とを含むことを特徴とする変復調装置における信号処理
   方法。