JPH0348530A - 変復調装置及び変復調装置における信号処理方法 - Google Patents
変復調装置及び変復調装置における信号処理方法Info
- Publication number
- JPH0348530A JPH0348530A JP1198099A JP19809989A JPH0348530A JP H0348530 A JPH0348530 A JP H0348530A JP 1198099 A JP1198099 A JP 1198099A JP 19809989 A JP19809989 A JP 19809989A JP H0348530 A JPH0348530 A JP H0348530A
- Authority
- JP
- Japan
- Prior art keywords
- coefficients
- tap
- calculation
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims 2
- 238000012545 processing Methods 0.000 claims abstract description 13
- 230000005540 biological transmission Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 14
- 238000005070 sampling Methods 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 2
- 238000001914 filtration Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000003044 adaptive effect Effects 0.000 description 8
- 238000012549 training Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 4
- 230000006854 communication Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001143 conditioned effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- XLJKHNWPARRRJB-UHFFFAOYSA-N cobalt(2+) Chemical compound [Co+2] XLJKHNWPARRRJB-UHFFFAOYSA-N 0.000 description 1
- 230000001447 compensatory effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0058—Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A.産業上の利用分野
本発明はタップ間隔を固定速度でサンプルされるデータ
信号の最高周波数の2倍の逆数以下に選ぶようにした微
小タップ間隔等化器(fractional tap−
spacing equalizer :FSE)に関
する。
信号の最高周波数の2倍の逆数以下に選ぶようにした微
小タップ間隔等化器(fractional tap−
spacing equalizer :FSE)に関
する。
さらに詳しくはサンプル・タイミングのローカル・ソー
スとトレーニングの後に受信する記号の間で連続した低
いドリフトを持つシステムに関する。
スとトレーニングの後に受信する記号の間で連続した低
いドリフトを持つシステムに関する。
B.従来技術およびその問題点
微小タップ間隔を持つ公知の適応等化器としては以下の
ものがある。: (1) G.l]ngerboeck
.Fractional Tap−Spacing E
qualizers And Consequence
s For Clock Reecoyery In
Date Modems ,IEEE Trans.
On CoIImunications. Vol.
Cow. 24No.8, August . 197
6, Pages 856−864; (2)米国特許
第4.343.759号:これは実際のデータ伝送に先
立つトレーニング処理により最適のタップ位置で最適の
タップ係数を確立するものである。トレーニング後、係
数のタップ位置は固定され、そして実際のデータ記号が
受信される。このモードにおいて係数値は理想的な記号
レベルに比較して等化器の出力中の2乗平均誤差を最小
限とするために各記号の受F直後にm整される。サンプ
ル・タイミングもまた、サンプリング・プロセスおよび
伝送源との同期を図り、受信プロセスにおけるエラーの
発生を最小のものとするためトレーニングの後の受信の
間に調整される。
ものがある。: (1) G.l]ngerboeck
.Fractional Tap−Spacing E
qualizers And Consequence
s For Clock Reecoyery In
Date Modems ,IEEE Trans.
On CoIImunications. Vol.
Cow. 24No.8, August . 197
6, Pages 856−864; (2)米国特許
第4.343.759号:これは実際のデータ伝送に先
立つトレーニング処理により最適のタップ位置で最適の
タップ係数を確立するものである。トレーニング後、係
数のタップ位置は固定され、そして実際のデータ記号が
受信される。このモードにおいて係数値は理想的な記号
レベルに比較して等化器の出力中の2乗平均誤差を最小
限とするために各記号の受F直後にm整される。サンプ
ル・タイミングもまた、サンプリング・プロセスおよび
伝送源との同期を図り、受信プロセスにおけるエラーの
発生を最小のものとするためトレーニングの後の受信の
間に調整される。
サンプル・タイミングの調整には比較的高価な多くのオ
シレー夕を必要とする。特にポー速度が高い伝送の際に
は多くのオシレー夕を必要とする。さらに、サンプル・
タイミングの4A整が非常に困難な通信状況もある。(
同時米国特許出願第227832号参照)以下にその詳
細を述べる。
シレー夕を必要とする。特にポー速度が高い伝送の際に
は多くのオシレー夕を必要とする。さらに、サンプル・
タイミングの4A整が非常に困難な通信状況もある。(
同時米国特許出願第227832号参照)以下にその詳
細を述べる。
C.発明の概要
本発明では前記したサンプル・タイミングのローカル・
ソースとトレーニングの後に受信する記号との間の連続
した低いドリフトを補償するため、等化係数は定期的に
モニタされ、認知された偏差を是正するために微小タッ
プ距w/iたけ回転(ローテート)される。
ソースとトレーニングの後に受信する記号との間の連続
した低いドリフトを補償するため、等化係数は定期的に
モニタされ、認知された偏差を是正するために微小タッ
プ距w/iたけ回転(ローテート)される。
この回転それ自体は、等化と関連する計算された積の和
の位相をシフトさせて、等化データに好ましくないエラ
ーを導くように作用する。
の位相をシフトさせて、等化データに好ましくないエラ
ーを導くように作用する。
これを避けるため、各回転に続く計算処理は計算ネット
ワークに入りこむ新しいデータ・サンプルの流れに合わ
せてタイミングを再調整される。これによって回転に伴
うひずみ効果を最小とできる。
ワークに入りこむ新しいデータ・サンプルの流れに合わ
せてタイミングを再調整される。これによって回転に伴
うひずみ効果を最小とできる。
右及び左タップ回転は各々異なるひずみ効果を発生させ
る。これは相対計算フェイズ中のいづれの調整が現在導
入されているかによる。右回転/シフトに続く計算は位
相を遅延させ、左回転/シフトに続く計算は位相を進ま
せる。
る。これは相対計算フェイズ中のいづれの調整が現在導
入されているかによる。右回転/シフトに続く計算は位
相を遅延させ、左回転/シフトに続く計算は位相を進ま
せる。
本発明に関係する他の参照文献を以下に列挙する。
3) Covan C.F.N.. Grant P.
M. ”Adaptive Ftlters″.Pr
entice−HalI Inc..191)154)
Rabiner L.R.,Gold B..”Th
eory And Application of D
igital Signal Processtng”
.Prentice−Hall,1975 5) }Iartman P.,Bynam B..”
Adaptive Equallzation For
Digital Microwave Radio
Systems″.IEEE Internation
al Conference on Communic
ations.Paper 8.5.19JllO6)
Taylor N.G.+”Adapt[ve An
tennas″,SpecialIssue, Pro
ceeding of IEE Vol 130 No
1,pp l−55.Jan.1983 7) Makhoul J..Vtshvanath
an.R..”Adaptive Lattice M
ethods For Linear PredIct
Lon″.Proceedings of ICASS
P 1987,pp83−868) Bolt L.,
Stueflotten S−+″A Nev Dig
ital Echo Canceler For Tw
o Wire Subscriber Lines
,[EEE Trans. COM−29.No 1)
,pp 1573−158L November 1
981 9) Haykin S.,Cadzov J.A.
,”Spectral EsttmatiOn″.Sp
ec[al Issue.Proceedtng of
IEE.Vol 70,No 9,Sept 198
2 10) Ungerboeck G.,”Adapti
ve Equalization Technique
s In Voice−band Data Tran
smission″.Proceedings of
Intel Conf on Communicati
ons,June 1980釦pp ,8.4.1−
8.4.6D.実施例 第1図を参照するに、クリスタル制御オシレータ1はタ
イミング回路2と結合されて、適応等化処理に関するサ
ンプル・ローデイング・クロック4(”Lo cak
”)を含む複数の固定速度クロック3−5を供給する。
M. ”Adaptive Ftlters″.Pr
entice−HalI Inc..191)154)
Rabiner L.R.,Gold B..”Th
eory And Application of D
igital Signal Processtng”
.Prentice−Hall,1975 5) }Iartman P.,Bynam B..”
Adaptive Equallzation For
Digital Microwave Radio
Systems″.IEEE Internation
al Conference on Communic
ations.Paper 8.5.19JllO6)
Taylor N.G.+”Adapt[ve An
tennas″,SpecialIssue, Pro
ceeding of IEE Vol 130 No
1,pp l−55.Jan.1983 7) Makhoul J..Vtshvanath
an.R..”Adaptive Lattice M
ethods For Linear PredIct
Lon″.Proceedings of ICASS
P 1987,pp83−868) Bolt L.,
Stueflotten S−+″A Nev Dig
ital Echo Canceler For Tw
o Wire Subscriber Lines
,[EEE Trans. COM−29.No 1)
,pp 1573−158L November 1
981 9) Haykin S.,Cadzov J.A.
,”Spectral EsttmatiOn″.Sp
ec[al Issue.Proceedtng of
IEE.Vol 70,No 9,Sept 198
2 10) Ungerboeck G.,”Adapti
ve Equalization Technique
s In Voice−band Data Tran
smission″.Proceedings of
Intel Conf on Communicati
ons,June 1980釦pp ,8.4.1−
8.4.6D.実施例 第1図を参照するに、クリスタル制御オシレータ1はタ
イミング回路2と結合されて、適応等化処理に関するサ
ンプル・ローデイング・クロック4(”Lo cak
”)を含む複数の固定速度クロック3−5を供給する。
アナログ形式のデータ信号8はA/D (アナログデジ
タル変換)回路9中で、タイミング回路2の出力3から
A/D回路9中のコントロール人力10へ伝送される固
定速度の受信クロック(”Rcv Clk”)信号に
よってサンプルされる。量子化録輻サンプルを表すA/
D回路9の出力1)はマイクロプログラム化デジタル・
データ・プロセッサによって実現可能な処理回路(pr
oc)12に供給される(上記米国特許出願第2278
32号参照)。回路12は番号l3で示すようにデータ
・サンプルについてさまざまな処理一一デジタル・フィ
ルタリング、等化、復調等一一を行ない、伝送キャラク
タあるいは他の記号を直接的に表すデジタル・データを
引き出す。このようなデータを表す信号はデータ処理の
ためにUSART (Universal Sync
hronous−Asynchronous Re
ceive Transmit==ユニバーサル・
同期一非同期受信伝送)回路14を介してデジタル・コ
ンピュータ・システムに転送可能である。ここで特に重
要なのは等化処理である。
タル変換)回路9中で、タイミング回路2の出力3から
A/D回路9中のコントロール人力10へ伝送される固
定速度の受信クロック(”Rcv Clk”)信号に
よってサンプルされる。量子化録輻サンプルを表すA/
D回路9の出力1)はマイクロプログラム化デジタル・
データ・プロセッサによって実現可能な処理回路(pr
oc)12に供給される(上記米国特許出願第2278
32号参照)。回路12は番号l3で示すようにデータ
・サンプルについてさまざまな処理一一デジタル・フィ
ルタリング、等化、復調等一一を行ない、伝送キャラク
タあるいは他の記号を直接的に表すデジタル・データを
引き出す。このようなデータを表す信号はデータ処理の
ためにUSART (Universal Sync
hronous−Asynchronous Re
ceive Transmit==ユニバーサル・
同期一非同期受信伝送)回路14を介してデジタル・コ
ンピュータ・システムに転送可能である。ここで特に重
要なのは等化処理である。
回路12中における処理に必要となる機能要素は番号1
5において示すようにデータ遅延ネットワーク16、計
算ネットワーク17、および係数シフト/回転(ローテ
ート)ネットワーク18を含む。ネットワーク16中の
データ・サンプルはネットワーク18中の対応位置の係
数によって乗算するために計算ネットワーク17に供給
される。乗算結果(積)は出力サンプルYnを生戒する
よう加算される。スライサ素子(図示せず)理想的な記
号レベルからの偏差がYnの値にどの程度現れているか
を判断し、そしてこの偏差を是正するために必要な係数
値の更新が行なわれる。更新された係数値は従来技術(
前述の参照文献(1).(2)参照)に従って理想的な
記号レベルに対する2乗平均誤差を最小にするよう計算
される。
5において示すようにデータ遅延ネットワーク16、計
算ネットワーク17、および係数シフト/回転(ローテ
ート)ネットワーク18を含む。ネットワーク16中の
データ・サンプルはネットワーク18中の対応位置の係
数によって乗算するために計算ネットワーク17に供給
される。乗算結果(積)は出力サンプルYnを生戒する
よう加算される。スライサ素子(図示せず)理想的な記
号レベルからの偏差がYnの値にどの程度現れているか
を判断し、そしてこの偏差を是正するために必要な係数
値の更新が行なわれる。更新された係数値は従来技術(
前述の参照文献(1).(2)参照)に従って理想的な
記号レベルに対する2乗平均誤差を最小にするよう計算
される。
各Ynの計算後、ネットワーク16中のデータは2つの
位置だけ右にシフトされ、そして新しいデータ・サンプ
ルがゲート回路19を介してネットワーク16の空のく
左端の2つの〉位置にシフトされる。ローデイングはタ
イマ・ポート4(Fig.1)からゲート・コントロー
ル人力20へ転送されるLd Clk信号により制御
される。
位置だけ右にシフトされ、そして新しいデータ・サンプ
ルがゲート回路19を介してネットワーク16の空のく
左端の2つの〉位置にシフトされる。ローデイングはタ
イマ・ポート4(Fig.1)からゲート・コントロー
ル人力20へ転送されるLd Clk信号により制御
される。
回路18中の係数の値およびそれらの相対的なタップ位
置は、本発明の要部とは関係しない通常のトレーニング
手Mきによって最初に決定される。典型的には、トレー
ニング手続きによって決定される最も重要な係数値(m
ostsignificant coefficie
nt)はセンタ・タップでもよい基準タップ位置または
そこから1タップ間隔以内に存在する(米国特許第4,
343.759号参照)。以下に述べる処理においては
最重要係数はセンタ・タップに関し対称的に位置づけら
れ、また実際のデータは受信および前処理されてゲート
回路l9にフィルタされたデジタル・データ・サンプル
を供給するものと仮定する。
置は、本発明の要部とは関係しない通常のトレーニング
手Mきによって最初に決定される。典型的には、トレー
ニング手続きによって決定される最も重要な係数値(m
ostsignificant coefficie
nt)はセンタ・タップでもよい基準タップ位置または
そこから1タップ間隔以内に存在する(米国特許第4,
343.759号参照)。以下に述べる処理においては
最重要係数はセンタ・タップに関し対称的に位置づけら
れ、また実際のデータは受信および前処理されてゲート
回路l9にフィルタされたデジタル・データ・サンプル
を供給するものと仮定する。
積の和(Yn)の計算および係数の更新がそれぞれ行な
われた後、係数シフト/回転ネットワーク18中の係数
は係数モニタ回路21によってモニタされるが、これは
最重要係数の位置が基準/センタ・タップ位置に対しシ
フトしているか否かを検出するためである。転送される
記号およびLd Clkは両者ともクリスタル制御オ
シレー夕によってタイミングを調整されているのでこの
シフトはゆっくりと起こる。従ってセンタの右あるいは
左への1タップ・スペースのドリフト、そして更新動作
を要求するに十分な係数値の変更もYn計算の多くのサ
イクルの後のみに起こることが理解される。最適係数位
置でのシフトは本発明に関連して是正される部分であり
、このため最重要係数を基準/センタ・タップと再整列
させるように補償的な右あるいは左シフトが実行される
み。
われた後、係数シフト/回転ネットワーク18中の係数
は係数モニタ回路21によってモニタされるが、これは
最重要係数の位置が基準/センタ・タップ位置に対しシ
フトしているか否かを検出するためである。転送される
記号およびLd Clkは両者ともクリスタル制御オ
シレー夕によってタイミングを調整されているのでこの
シフトはゆっくりと起こる。従ってセンタの右あるいは
左への1タップ・スペースのドリフト、そして更新動作
を要求するに十分な係数値の変更もYn計算の多くのサ
イクルの後のみに起こることが理解される。最適係数位
置でのシフトは本発明に関連して是正される部分であり
、このため最重要係数を基準/センタ・タップと再整列
させるように補償的な右あるいは左シフトが実行される
み。
この再整列シフトは左シフト後に、最も左の係数を最も
右の位置に移動させるか、あるいは右シフト後に、最も
右の係数を最も左の位置に移動させるという意味で回転
の形態でもよい。
右の位置に移動させるか、あるいは右シフト後に、最も
右の係数を最も左の位置に移動させるという意味で回転
の形態でもよい。
あるいは係数値が極#に小さい場合はゼロ値が空の位置
にシフトされつる。従って、係数モニタ回路21がセン
タ・タップの左側への係数の不整列を検出すると゜゜右
回転゛制御信号を信号路22に供給し、係数シフト/回
転(ローテート)ネットワーク18中の係数を1タップ
位置だけ右シフトさせる。一方、係数モニタ回路21が
センタ・タップの右側への係数の不整列を検出したとき
は、”左回転′゜制御信号を信号路23に供給し、係数
シフト/回転(ローテート)ネットワーク18中の係数
を1タップ位置だけ左ヘシフトさせる。もし、係数か正
しく整列されていれば、゜′シブトなし゛制御信号が{
3号路24に供給される。
にシフトされつる。従って、係数モニタ回路21がセン
タ・タップの左側への係数の不整列を検出すると゜゜右
回転゛制御信号を信号路22に供給し、係数シフト/回
転(ローテート)ネットワーク18中の係数を1タップ
位置だけ右シフトさせる。一方、係数モニタ回路21が
センタ・タップの右側への係数の不整列を検出したとき
は、”左回転′゜制御信号を信号路23に供給し、係数
シフト/回転(ローテート)ネットワーク18中の係数
を1タップ位置だけ左ヘシフトさせる。もし、係数か正
しく整列されていれば、゜′シブトなし゛制御信号が{
3号路24に供給される。
係数モニタ回路2lの出力は論理回路25に送られ、こ
こで後述する手段で実行される等化計算処理のタイミン
グが決定される。゛゜右回転“および゛゜シフトなし′
゛出力のみがこの決定に1接的に使用される。ただし゛
右回転゛および゛゜シフトなし゜′出力が存在しないこ
とは暗に゛左回転゛゜信号が存在することを示すので、
この信号は間接的にこの決定に参加する。計算制御論理
25の出力′#I26の゛′計算許容゛出力は計算回路
17の入力27に供給され、後の積の和を計算するサイ
クルを制御する。
こで後述する手段で実行される等化計算処理のタイミン
グが決定される。゛゜右回転“および゛゜シフトなし′
゛出力のみがこの決定に1接的に使用される。ただし゛
右回転゛および゛゜シフトなし゜′出力が存在しないこ
とは暗に゛左回転゛゜信号が存在することを示すので、
この信号は間接的にこの決定に参加する。計算制御論理
25の出力′#I26の゛′計算許容゛出力は計算回路
17の入力27に供給され、後の積の和を計算するサイ
クルを制御する。
第2図は係数モニタ回路21内の係数のセンタからの不
整列の載別を行う論理機構を示すものであり、各係数値
ベアの値を比較しベアの大きい方を次回路への出力とし
て渡す回路PL.P2,..,Pm...を有する。P
1は最も左の係数値C1およびC2を受取り、P2はP
1の出力(CI.C2の大きいはう)と03を受取る。
整列の載別を行う論理機構を示すものであり、各係数値
ベアの値を比較しベアの大きい方を次回路への出力とし
て渡す回路PL.P2,..,Pm...を有する。P
1は最も左の係数値C1およびC2を受取り、P2はP
1の出力(CI.C2の大きいはう)と03を受取る。
P1からPm−2はセンタ・タップの左側にある係数値
を受け取り、Pm−1,Pm,p m + 1 s等は
センタの右側にある係数値を受け取る。比較回路30は
各々Pm−2,Cm,Pm−1の出力を示す係数値a
+ b * cの3状態を比較する。
を受け取り、Pm−1,Pm,p m + 1 s等は
センタの右側にある係数値を受け取る。比較回路30は
各々Pm−2,Cm,Pm−1の出力を示す係数値a
+ b * cの3状態を比較する。
係数が正しく位置づけられていてセンタずれを起こして
いないときはCmはすべての左および右の係数より大で
なければならない(例えば、bはaおよびCより大であ
る)。このとき比較回路30の出力31は゛゜シフトな
し“となり係数タップの回転は不要であることを示す。
いないときはCmはすべての左および右の係数より大で
なければならない(例えば、bはaおよびCより大であ
る)。このとき比較回路30の出力31は゛゜シフトな
し“となり係数タップの回転は不要であることを示す。
しかし、係数値が左側へセンタずれを起こしている場合
は、aがb.cより大となって、比較回路30の゛゜右
回転゜゜出力32が生じ右方向への1タップ距離の回転
補正が必要であることを示す。
は、aがb.cより大となって、比較回路30の゛゜右
回転゜゜出力32が生じ右方向への1タップ距離の回転
補正が必要であることを示す。
同様に不整列がセンタの右である場合は、Cがb.aよ
り大であり、出力33〔゜“左回転゛)が左方向への1
タップ距離回転補正が必要であることを示す。一旦正し
く位置づけられてセンタずれがなくなれば、これらの係
数は中央にある3つの係数C m l * C m
+ C m + 1をモニタするのみで維持される。こ
のように、通常状態のもとでの非トレーニング処理の間
は、係数モニタ回路21の比較回路30たけか動作する
にすぎない。
り大であり、出力33〔゜“左回転゛)が左方向への1
タップ距離回転補正が必要であることを示す。一旦正し
く位置づけられてセンタずれがなくなれば、これらの係
数は中央にある3つの係数C m l * C m
+ C m + 1をモニタするのみで維持される。こ
のように、通常状態のもとでの非トレーニング処理の間
は、係数モニタ回路21の比較回路30たけか動作する
にすぎない。
他の動作を伴わないこのようなタップ回転は、第4A図
に示すタイミング図から理解されるように、積の和の計
算に対してひずみをもたらす。
に示すタイミング図から理解されるように、積の和の計
算に対してひずみをもたらす。
第4A図は、係数がセンタ・タップ位置に対して正しく
整列されている場合の、ネットワーク16(第1図)に
新しいデータをロードする動作と、回路17(第1図)
における積の和計算動作との相対的なタイミングを示す
。この状態においてネットワークへ2つの新しいデータ
がシフトされるたびに(2 Ld Clk パル
ス〕 1つの計算が番号35、36で各々示す計算許容
信号お上び計算制御信号の制御のもとで実行される。こ
れはもちろん、T/2のタップ・スペースを前提とする
。ここでTは連続的に転送される2つの記号のポー・ス
ペースである。他のスペースではロード/計算サイクル
の異なる比を必要とする。
整列されている場合の、ネットワーク16(第1図)に
新しいデータをロードする動作と、回路17(第1図)
における積の和計算動作との相対的なタイミングを示す
。この状態においてネットワークへ2つの新しいデータ
がシフトされるたびに(2 Ld Clk パル
ス〕 1つの計算が番号35、36で各々示す計算許容
信号お上び計算制御信号の制御のもとで実行される。こ
れはもちろん、T/2のタップ・スペースを前提とする
。ここでTは連続的に転送される2つの記号のポー・ス
ペースである。他のスペースではロード/計算サイクル
の異なる比を必要とする。
次に、第4B図を参照して、右回転処理が実行されると
きの動作を述べる。右回転の決定は番号37によって示
すように゛計算許容゜゜がアクティブあるいはハイの期
間の終縛部近傍で1テなわれる。次の゜゛計算許容゛の
アクティブ状態は、その通常の位相位置38において発
生が許容されたものと仮定する。この状態のもとでは係
数が1タップ・スペースだけ右にシフトされ、データが
2スペースたけ右にシフトされた後に計算が実行される
筈であるから、この計算で使用されるデータはそれが先
の計算時の係数に対して持っていた位置に対し1位Mだ
け右に変位したものとなる筈である。この祐果、等化出
力は番号37の先行する記号ピークと次の記号ピークと
の中間で発生する筈である(記号ピークはポー速度で発
生し、この例では係数に対するデータの2シフトごとに
1回発生する)。一般的には、両ピーク間で計算される
と等化出力は無効値、あるいは低い過渡レベルとなり、
誤った結果または予測不能な結果を与えることになる。
きの動作を述べる。右回転の決定は番号37によって示
すように゛計算許容゜゜がアクティブあるいはハイの期
間の終縛部近傍で1テなわれる。次の゜゛計算許容゛の
アクティブ状態は、その通常の位相位置38において発
生が許容されたものと仮定する。この状態のもとでは係
数が1タップ・スペースだけ右にシフトされ、データが
2スペースたけ右にシフトされた後に計算が実行される
筈であるから、この計算で使用されるデータはそれが先
の計算時の係数に対して持っていた位置に対し1位Mだ
け右に変位したものとなる筈である。この祐果、等化出
力は番号37の先行する記号ピークと次の記号ピークと
の中間で発生する筈である(記号ピークはポー速度で発
生し、この例では係数に対するデータの2シフトごとに
1回発生する)。一般的には、両ピーク間で計算される
と等化出力は無効値、あるいは低い過渡レベルとなり、
誤った結果または予測不能な結果を与えることになる。
従って、番号38.39で示すようにこれは゜゜次の計
算許容゜゛をlロード期間たけ遅延させることによって
避けることができる。すなわち、係数が1スペース右に
シフトした後にデータを3スペースだけ右にシフトを許
容することにより、次の計算における係数に対するデー
タの相ヌ]的変位は右に2シフトした通常のものとなる
。
算許容゜゛をlロード期間たけ遅延させることによって
避けることができる。すなわち、係数が1スペース右に
シフトした後にデータを3スペースだけ右にシフトを許
容することにより、次の計算における係数に対するデー
タの相ヌ]的変位は右に2シフトした通常のものとなる
。
同様に第4C図を参照してタップの左回転を是正しなか
った時の事象を説明する。番号40で示すこの回転の後
、データが右へ1タップ進むのに対し係数は左へ1位置
たけ、シフトするから、データは係数に対し2位置だけ
右へ変位され、これによりデータと係数は、1計算あた
り2ロードの通常のオーダーにおいて次の計算のための
適正位置に置かれることになる筈である。このように、
番号41に示すように次の゜゛計算許容゜゛を前進させ
ることによって、現計算が先の計算に即座に続くことと
なる。これによって現計算が前進されず且つ、現計算前
に追加データのロードか許容されたときに起こるデータ
・ロスを避けることができる。
った時の事象を説明する。番号40で示すこの回転の後
、データが右へ1タップ進むのに対し係数は左へ1位置
たけ、シフトするから、データは係数に対し2位置だけ
右へ変位され、これによりデータと係数は、1計算あた
り2ロードの通常のオーダーにおいて次の計算のための
適正位置に置かれることになる筈である。このように、
番号41に示すように次の゜゛計算許容゜゛を前進させ
ることによって、現計算が先の計算に即座に続くことと
なる。これによって現計算が前進されず且つ、現計算前
に追加データのロードか許容されたときに起こるデータ
・ロスを避けることができる。
もし必要なら、2タップ位置以上の係数シフトを前述の
技法を拡張することによって実行することも可能である
。このように、1タップ位置の右シフトごとに′゜計算
許容゜゛を1ロード期間遅らせ、1タップ位置の左シフ
トごとに゛計算許容゛を1ロード期間進めることが行な
われる。
技法を拡張することによって実行することも可能である
。このように、1タップ位置の右シフトごとに′゜計算
許容゜゛を1ロード期間遅らせ、1タップ位置の左シフ
トごとに゛計算許容゛を1ロード期間進めることが行な
われる。
右タップ団転の後の゛計算許容゜゛の遅延や左回転の後
の゜゜計算許容゛の前進を行う論理を第3図に示し、そ
の処理状態のシーケンスを示す状態図を第5図に示す。
の゜゜計算許容゛の前進を行う論理を第3図に示し、そ
の処理状態のシーケンスを示す状態図を第5図に示す。
ここでは理解を容易にするため個別的な論理素子(AN
D,OR,フリップフロップ)が示されているが、゛計
算許容゛゜を発生する機能やYnの計算、係数のモニタ
/更新/回転等を実行する機能はマイクロ・プログラム
命令の制御のもとで動作するマイクロ・プロセッサによ
って効率的に処理可能である。
D,OR,フリップフロップ)が示されているが、゛計
算許容゛゜を発生する機能やYnの計算、係数のモニタ
/更新/回転等を実行する機能はマイクロ・プログラム
命令の制御のもとで動作するマイクロ・プロセッサによ
って効率的に処理可能である。
第3図においてLd ClkはDタイプ・フリップ・
プロップ60.61の゛゜クロック゜゜(CLK)入力
に供給され、これにより各フリップ・フロップにおいて
D入力状態がそれぞれの出力(60のQ0,61のQl
)に転送される。転送される状態(States)はA
ND回路62,63、NAND回路64、AND回路6
5、およびNOR回路67の状態によって決まる。QO
およびQ1両者がアクティブであるときは、AND回路
62の“゜計算許容゜゛はアクティブになる。゛゜計算
許容゛゜がアクティブのとき、NAND回路64、AN
D回路65は回線66を介して条件づけられる。fll
!在のYnの計算結果がでたときにタップ回転が要求さ
れていなければ、AND回路65の゜゛シフトなし“入
力がアクティブとなり、当回路の有効化が完了し、NO
R回路67を介してフリップ・プロップ60に無効状態
が転送される。これにより次のLd Clk時間にQ
Oがドロツブする。これはAND回g862を無効とす
るので゜゜計算許容゜“は出力されず、次の計算の続行
を停止させる。これはまたAND回路65も無効とし、
NOR回路67の出力を上昇させ、さらにNAND回路
64を部分的に条件づけて出力を上昇させる(このとき
゜゜右回転′゛信号も非アクティブだからである〉。こ
れは両フリップ・フロップ60.61のD人力を条件づ
けるので、次のLd ClkのときにQOおよびQ1
は再びアクティブとなる。かくて、゛計算許容゛゜信号
は通常のYnt+算に必要とされるように2つのLd
Clkデータ・シフトの2番巨に生成されることにな
る。
プロップ60.61の゛゜クロック゜゜(CLK)入力
に供給され、これにより各フリップ・フロップにおいて
D入力状態がそれぞれの出力(60のQ0,61のQl
)に転送される。転送される状態(States)はA
ND回路62,63、NAND回路64、AND回路6
5、およびNOR回路67の状態によって決まる。QO
およびQ1両者がアクティブであるときは、AND回路
62の“゜計算許容゜゛はアクティブになる。゛゜計算
許容゛゜がアクティブのとき、NAND回路64、AN
D回路65は回線66を介して条件づけられる。fll
!在のYnの計算結果がでたときにタップ回転が要求さ
れていなければ、AND回路65の゜゛シフトなし“入
力がアクティブとなり、当回路の有効化が完了し、NO
R回路67を介してフリップ・プロップ60に無効状態
が転送される。これにより次のLd Clk時間にQ
Oがドロツブする。これはAND回g862を無効とす
るので゜゜計算許容゜“は出力されず、次の計算の続行
を停止させる。これはまたAND回路65も無効とし、
NOR回路67の出力を上昇させ、さらにNAND回路
64を部分的に条件づけて出力を上昇させる(このとき
゜゜右回転′゛信号も非アクティブだからである〉。こ
れは両フリップ・フロップ60.61のD人力を条件づ
けるので、次のLd ClkのときにQOおよびQ1
は再びアクティブとなる。かくて、゛計算許容゛゜信号
は通常のYnt+算に必要とされるように2つのLd
Clkデータ・シフトの2番巨に生成されることにな
る。
゛゜計算許容゛の後に゛゜右回転゛がアクティブになる
と、NAND回路64の1人力が落ち、フリップ・フロ
ップ61に無効状態を送り、Q1が次のLd Clk
の際にドロップするように作用する。QOはハイ状態を
維持しており、エクストラ・非計算状態゛゜01“を開
始する。
と、NAND回路64の1人力が落ち、フリップ・フロ
ップ61に無効状態を送り、Q1が次のLd Clk
の際にドロップするように作用する。QOはハイ状態を
維持しており、エクストラ・非計算状態゛゜01“を開
始する。
この状態においてAND回路63の出力はハイであり、
NOR回路67を介してフリツプ・フロップ60に無効
入力を送る。同時にNAND回路64は無効化され、こ
れによって次のLdClkの時間にはQOはドロップす
るがQ1で再びハイとなって通常の非計算状態を開始さ
せる。このとき両フリップ・フロップ60.61に対す
るD入力はアクティブとなり、したがって次のLd
Clk時にQO.Q1はハイとなり他のYn計算を許容
する。この計算は追加的な1つのデータ・ロード・シフ
ト動作に続くものであるから、係数が1位置だけ右にシ
フトされるのに対し、データは3タップ位Mだけ右に効
率的にシフトされる。すなわち、データは係数に対して
通常の2位置たけ変位されるのである。
NOR回路67を介してフリツプ・フロップ60に無効
入力を送る。同時にNAND回路64は無効化され、こ
れによって次のLdClkの時間にはQOはドロップす
るがQ1で再びハイとなって通常の非計算状態を開始さ
せる。このとき両フリップ・フロップ60.61に対す
るD入力はアクティブとなり、したがって次のLd
Clk時にQO.Q1はハイとなり他のYn計算を許容
する。この計算は追加的な1つのデータ・ロード・シフ
ト動作に続くものであるから、係数が1位置だけ右にシ
フトされるのに対し、データは3タップ位Mだけ右に効
率的にシフトされる。すなわち、データは係数に対して
通常の2位置たけ変位されるのである。
゛゜右回転゜゜でも゜゛シフトなし“でもない(すなわ
ち゜゜左回転゛゜)ものが′゜計算許容゜゛に続くので
あればフリップ・フロップ60.61のD入力は即座に
条件づけられ、次のLd Clk時にQO.Q1両者
はハイ状態を保ち、計算許容はアクティブ状態を維持す
る。このように他のYn計算は他のいかなるデータ・シ
フトよりも以前に実行される。すなわち、データが右に
1位置たけシフトし、係数が左に1タップたけシフトし
た後は、結果として必要な2位置の相対的シフトが1写
られることになる。
ち゜゜左回転゛゜)ものが′゜計算許容゜゛に続くので
あればフリップ・フロップ60.61のD入力は即座に
条件づけられ、次のLd Clk時にQO.Q1両者
はハイ状態を保ち、計算許容はアクティブ状態を維持す
る。このように他のYn計算は他のいかなるデータ・シ
フトよりも以前に実行される。すなわち、データが右に
1位置たけシフトし、係数が左に1タップたけシフトし
た後は、結果として必要な2位置の相対的シフトが1写
られることになる。
第5図は第3図の論理機構の状態シーケンスを論理的に
高いレベルで示した状態図である′゛ロード&計算′゜
(状態1))のだ円はLdClkに“シフトなし゛が続
いたとき通常の″データ・ロード処理゛゜(状態10)
にリンクする。状態10は次のLd Clk時に状態
l1に戻るリンクを有し、これによって2つのデータ・
サンプルは(係数がシフトされない)通常のロードおよ
び計算動作ごとに計算ネットワーク中にシフトされる。
高いレベルで示した状態図である′゛ロード&計算′゜
(状態1))のだ円はLdClkに“シフトなし゛が続
いたとき通常の″データ・ロード処理゛゜(状態10)
にリンクする。状態10は次のLd Clk時に状態
l1に戻るリンクを有し、これによって2つのデータ・
サンプルは(係数がシフトされない)通常のロードおよ
び計算動作ごとに計算ネットワーク中にシフトされる。
状態1)はLd Clkおよび゜゜右回転゛が生じた
とき、゛゜エクストラ・ロード処理゜゜(状態01)に
リンクする。一方、状態01は次のLd Clk時に
状態10にリンクする。さらに状f@10は、次のLd
Clk時に状態1)にリンクする。このように次の
Yn計算の前に、係数の各右タップ回転ごとに3データ
・サンプルが計算ネットワーク中にシフトされる。これ
で係数に対するデータの2位置シフトが達或される。
とき、゛゜エクストラ・ロード処理゜゜(状態01)に
リンクする。一方、状態01は次のLd Clk時に
状態10にリンクする。さらに状f@10は、次のLd
Clk時に状態1)にリンクする。このように次の
Yn計算の前に、係数の各右タップ回転ごとに3データ
・サンプルが計算ネットワーク中にシフトされる。これ
で係数に対するデータの2位置シフトが達或される。
最後に状態1)はYn計算に゛゜左回転′゜が続く時に
それ自身にリンクする。
それ自身にリンクする。
本発明の説明に特定の実施例を使用してきたが、本発明
の概念の範囲で様々な態様が実現されることは明らかで
ある。例えば、複素数または実数形式の係数およびデー
タ・サンプルを有するパス・バンドあるいはベース・バ
ンド等化器に本発明を適用することができる。
の概念の範囲で様々な態様が実現されることは明らかで
ある。例えば、複素数または実数形式の係数およびデー
タ・サンプルを有するパス・バンドあるいはベース・バ
ンド等化器に本発明を適用することができる。
さらに、計算ネットワーク中のタップ数、タップ間隔、
サンプリング速度は様々な変形が考えられる。
サンプリング速度は様々な変形が考えられる。
係数が正しくシフトされる目標となる基準タップは、対
称的なセンタ位置でも等化される対象である通信チャン
ネルの特性に応じてセンタ位置からずれた位置でもよい
。シフトが必要となる場合を決定する手段は上述したも
のと異なってもよい(参照文献1は等化器における記号
ピークの位置を決定する手段のいくつかをしめしている
)。さらに、潜在的なシフトのための係数モニタリング
は係数が更新される各時点において要求されるものでは
なく、また第4図の内容にかかわらずこれらの機能の或
るものを記号のサンプル/ロード時に実行する必要もな
い。
称的なセンタ位置でも等化される対象である通信チャン
ネルの特性に応じてセンタ位置からずれた位置でもよい
。シフトが必要となる場合を決定する手段は上述したも
のと異なってもよい(参照文献1は等化器における記号
ピークの位置を決定する手段のいくつかをしめしている
)。さらに、潜在的なシフトのための係数モニタリング
は係数が更新される各時点において要求されるものでは
なく、また第4図の内容にかかわらずこれらの機能の或
るものを記号のサンプル/ロード時に実行する必要もな
い。
また、格子、帰納フィルタをタップ付の遅延ネットワー
ク中に備え、あるいはFIRフィルタを適当に接続する
ことも可能である。本発明の概念は簡単な変換方式を使
用して適応格子、帰納フィルタにも適用できる(上述の
参照文献3の40〜43頁にはタップ付き遅延回線を使
用した帰納フィルタ装置が示され、参照文献4の93〜
98頁には格子および多重タップ付き遅延回線フィルタ
構造間の変換プロセスが示されている。) 実施例においては音声帯域のモデム受信における適応等
化器について示したが、必要に応じて様々な機器に適用
できる。例えば、参照文献10には本発明の情報フロー
の相対シフトおよび計算動作を適用しつる適応フィルタ
の他の例が示されている。
ク中に備え、あるいはFIRフィルタを適当に接続する
ことも可能である。本発明の概念は簡単な変換方式を使
用して適応格子、帰納フィルタにも適用できる(上述の
参照文献3の40〜43頁にはタップ付き遅延回線を使
用した帰納フィルタ装置が示され、参照文献4の93〜
98頁には格子および多重タップ付き遅延回線フィルタ
構造間の変換プロセスが示されている。) 実施例においては音声帯域のモデム受信における適応等
化器について示したが、必要に応じて様々な機器に適用
できる。例えば、参照文献10には本発明の情報フロー
の相対シフトおよび計算動作を適用しつる適応フィルタ
の他の例が示されている。
E.発明の効果
上述のごとく本発明に従えば効率的な等化処理が達戒さ
れる。
れる。
第1図は本発明を具体化した変復調装置における適応等
化器を示す構成図、第2図は第1図中の係数モニタ論理
の詳細を示す構成図、第3図はタップ回転のひずみ効果
を補正する等化計算の相対タイミングを調整するための
論理構成図、第4八図ないし第4C図はそれぞれ回転な
し、右回転、左回転の係数タップ回転の場合における等
化計算処理のタイミングを示すタイミング図、第5図は
第4八図ないし第4c図に示される状態を提供するため
の第3図における論理構成を状態図によって示した状態
図である。 1− .オシレータ 2.一 タイミング回路 9人出
力回路 16 ・ 遅延ネットワーク17 一 計算ネ
ットワーク 18 −.係数シフト/回転ネットワーク
21 −.・係数モニタ回路 25 一 係数制御論
理
化器を示す構成図、第2図は第1図中の係数モニタ論理
の詳細を示す構成図、第3図はタップ回転のひずみ効果
を補正する等化計算の相対タイミングを調整するための
論理構成図、第4八図ないし第4C図はそれぞれ回転な
し、右回転、左回転の係数タップ回転の場合における等
化計算処理のタイミングを示すタイミング図、第5図は
第4八図ないし第4c図に示される状態を提供するため
の第3図における論理構成を状態図によって示した状態
図である。 1− .オシレータ 2.一 タイミング回路 9人出
力回路 16 ・ 遅延ネットワーク17 一 計算ネ
ットワーク 18 −.係数シフト/回転ネットワーク
21 −.・係数モニタ回路 25 一 係数制御論
理
Claims (2)
- (1)量子化されるアナログ振幅を表し且つクロック・
パルスに対して非同期性な信号をサンプルするための固
定速度のクロック・パルスの源と; 上記クロック・パルスに対応して上記サンプルされた信
号を処理する微小タップ間隔等化器であって、基準タッ
プのまわりに配設された複数の計算タップにそれぞれ配
置された1組の最適化された係数を有し、該基準タップ
に関し最適化された整列状態を有し、上記サンプルされ
た信号を含む計算に上記係数を使用するように構成され
た微小タップ間隔等化器と; 上記等化器に接続され、上記サンプルされた信号を表す
伝送データと固定速度クロック・パルスとの間の相対ド
リフトに起因して生ずる上記基準タップに対する上記係
数の不整列を補正する手段; とを有することを特徴とする変復調装置。 - (2)変復調装置の微小タップ間隔等化器と伝送データ
との間の同期を図る方法に関し;記号伝送のポー速度に
対応する固定速度で、かつ該記号のタイミング位相とは
非同期的に上記データ信号をサンプリングするステップ
;上記サンプルを先着順モードで第1シフト・ネットワ
ーク中に記憶するステップ; 微小タップ間隔等化計算を実行するための係数を第2シ
フト・ネットワーク中に記憶するステップであり、該ネ
ットワーク中の基準タップ位置に最重要係数が位置する
ように上記係数を記憶するステップ; 上記第1ネットワーク中に対する新しいデータのロード
に応答して、上記第1及び第2シフト・ネットワーク中
の対応するタップ位置に記憶されたデータ・サンプル及
び係数から等化データ信号を計算し且つ等化データ信号
に基づいて係数の値を更新するステップ; 上記サンプル速度と上記伝送ポー速度との間の非同期状
態に起因する上記基準タップの左側または右側への最重
要係数のドリフトを識別するために、所定数の計算ステ
ップの後に上記係数をモニタするステップ; 上記最重要係数のドリフトの識別に応答して、検出され
たドリフトの反対方向への上記係数のシフトにより、上
記ドリフトを補正するステップ; とを含むことを特徴とする変復調装置における信号処理
方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/227,582 US4899366A (en) | 1988-08-02 | 1988-08-02 | Tap rotation n fractionally spaced equalizer to compensate for drift due to fixed sample rate |
US227582 | 1988-08-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0348530A true JPH0348530A (ja) | 1991-03-01 |
Family
ID=22853667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1198099A Pending JPH0348530A (ja) | 1988-08-02 | 1989-08-01 | 変復調装置及び変復調装置における信号処理方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4899366A (ja) |
EP (1) | EP0353891A3 (ja) |
JP (1) | JPH0348530A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012119923A (ja) * | 2010-11-30 | 2012-06-21 | Fujitsu Ltd | 適応等化器、光受信機、及び適応等化器のタップ係数補正方法、 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2050867A1 (en) * | 1990-09-10 | 1992-03-11 | Seiji Miyoshi | System for reproducing timing clock signal |
US5268930A (en) * | 1991-12-19 | 1993-12-07 | Novatel Communications Ltd. | Decision feedback equalizer |
FR2690586A1 (fr) * | 1992-04-28 | 1993-10-29 | Alcatel Telspace | Regénérateur de signaux numériques formés de trames, notamment pour installation de transmission numérique par voie hertzienne. |
US5268848A (en) * | 1992-09-30 | 1993-12-07 | International Business Machines Corporation | Equalizer adjustment for partial-response maximum-likelihood disk drive systems |
FR2698502B1 (fr) * | 1992-11-25 | 1994-12-23 | Cit Alcatel | Dispositif de récupération du rythme baud dans un récepteur pour modem. |
US5838744A (en) * | 1996-10-22 | 1998-11-17 | Talx Corporation | High speed modem and method having jitter-free timing recovery |
US5964846A (en) * | 1997-07-07 | 1999-10-12 | International Business Machines Corporation | System and method for mapping processor clock values in a multiprocessor system |
US6546063B1 (en) * | 1998-02-10 | 2003-04-08 | Agere Systems Inc. | Asynchronous clock for adaptive equalization |
DE19961121C2 (de) * | 1999-12-17 | 2002-02-07 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zur Offsetkompensation eines Signals |
US20030112861A1 (en) * | 2001-12-18 | 2003-06-19 | Erdogan Alper Tunga | Method and system for adaptively training time domain equalizers |
EP1935129B1 (en) | 2005-10-13 | 2012-02-22 | National ICT Australia Limited | Method and apparatus for automated identification of signal characteristics |
AU2006301872C1 (en) * | 2005-10-13 | 2009-10-22 | Nicta Ipr Pty Ltd | Method and apparatus for automated identification of signal characteristics |
US11153129B1 (en) * | 2020-06-01 | 2021-10-19 | International Business Machines Corporation | Feedforward equalizer with programmable roaming taps |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6087516A (ja) * | 1983-10-20 | 1985-05-17 | Sansui Electric Co | 等化器 |
JPS6343425A (ja) * | 1986-08-11 | 1988-02-24 | Toshiba Corp | ダブルサンプリング型自動等化器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3508153A (en) * | 1967-09-11 | 1970-04-21 | Bell Telephone Labor Inc | Automatic equalizer for partial-response data transmission systems |
US3697689A (en) * | 1970-12-23 | 1972-10-10 | North American Rockwell | Fine timing recovery system |
US3694752A (en) * | 1971-03-18 | 1972-09-26 | North American Rockwell | High speed transmission receiver utilizing fine receiver timing and carrier phase recovery |
NL171215C (nl) * | 1973-03-09 | 1983-02-16 | Trt Telecom Radio Electr | Automatische egalisatie-inrichting voor een datatransmissiekanaal. |
US4145747A (en) * | 1975-03-25 | 1979-03-20 | Kokusai Denshin Denwa Kabushiki Kaisha | Method for establishing a tap coefficient of an adaptive automatic equalizer |
US4146840A (en) * | 1978-01-31 | 1979-03-27 | Harris Corporation | Technique for obtaining symbol timing for equalizer weights |
US4285061A (en) * | 1979-09-14 | 1981-08-18 | Bell Telephone Laboratories, Incorporated | Equalizer sample loading in voiceband data sets |
US4384355A (en) * | 1979-10-15 | 1983-05-17 | Bell Telephone Laboratories, Incorporated | Control of coefficient drift for fractionally spaced equalizers |
US4343759A (en) * | 1980-10-10 | 1982-08-10 | Bell Telephone Laboratories, Incorporated | Equalizer section |
US4550415A (en) * | 1983-11-16 | 1985-10-29 | At&T Bell Laboratories | Fractionally spaced equalization using nyquist-rate coefficient updating |
US4773034A (en) * | 1985-05-09 | 1988-09-20 | American Telephone And Telegraph Company | Adaptive equalizer utilizing a plurality of multiplier-accumulator devices |
-
1988
- 1988-08-02 US US07/227,582 patent/US4899366A/en not_active Expired - Fee Related
-
1989
- 1989-07-14 EP EP19890307145 patent/EP0353891A3/en not_active Withdrawn
- 1989-08-01 JP JP1198099A patent/JPH0348530A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6087516A (ja) * | 1983-10-20 | 1985-05-17 | Sansui Electric Co | 等化器 |
JPS6343425A (ja) * | 1986-08-11 | 1988-02-24 | Toshiba Corp | ダブルサンプリング型自動等化器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012119923A (ja) * | 2010-11-30 | 2012-06-21 | Fujitsu Ltd | 適応等化器、光受信機、及び適応等化器のタップ係数補正方法、 |
Also Published As
Publication number | Publication date |
---|---|
EP0353891A3 (en) | 1992-01-29 |
US4899366A (en) | 1990-02-06 |
EP0353891A2 (en) | 1990-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0348530A (ja) | 変復調装置及び変復調装置における信号処理方法 | |
AU598120B2 (en) | High speed half duplex modem with fast turnaround protocol | |
US4841551A (en) | High speed data-clock synchronization processor | |
US5703905A (en) | Multi-channel timing recovery system | |
US4208724A (en) | System and method for clocking data between a remote unit and a local unit | |
US5309484A (en) | Method and apparatus for asynchronous timing recovery using interpolation filter | |
CN101895334B (zh) | 基于符号率自适应插值的定时同步装置及其同步方法 | |
EP2573975B1 (en) | Method and device for selecting sampling clock signal | |
US4146840A (en) | Technique for obtaining symbol timing for equalizer weights | |
US5384806A (en) | Modem with time-invariant echo path | |
US5001729A (en) | High speed half duplex modem with fast turnaround protocol | |
US4343759A (en) | Equalizer section | |
WO1988005236A1 (en) | High speed data-clock synchronization processor | |
US20020006177A1 (en) | Parallel data interface | |
JP2000101544A (ja) | 時間誤差補償装置およびその装置を含むマルチキャリアモデム | |
JP3132175B2 (ja) | モデム等化器の係数の適応法および適応回路 | |
US6275548B1 (en) | Timing recovery system | |
JPS584506B2 (ja) | クロック制御システム | |
US5278867A (en) | Receiver system for processing signals received on diversity channels | |
JPS5941624B2 (ja) | 位相妨害量測定方法 | |
JP2002368728A (ja) | 複数のチャネルを介して並列伝送された受信データを同期させる装置及び方法 | |
KR0155935B1 (ko) | 위상 지터 트래커를 갖는 캐리어 복구 방법 및 장치 | |
JP2592390B2 (ja) | 適応自動等化方式 | |
JPS6379434A (ja) | 受信デ−タ切替装置 | |
JPH0583165A (ja) | 自動等化器 |