JPH0347625B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、クロツクパルスを用いることなく画
素の走査を行ない、しかも並列信号読出しを可能
とする固体撮像装置に関するものである。

従来の固体撮像素子としては、大きく分けて
MOS型とCCD型の２種類が存在する。

代表的なMOS型固体撮像素子においては、拡
散、もしくはイオン注入等で製造されたフオトダ
イオードによつて集められた信号電荷が、フオト
ダイオードに接続するMOSFET（以下、垂直
MOSTと呼ぶ。）を通して垂直の信号伝送線（以
下、垂直伝送線と呼ぶ）に導びかれた後、垂直伝
線末端に隣接するMOSFET（以下、水平MOST
と呼ぶ。）を通して水平の信号伝送線（以下、水
平伝送線と呼ぶ。）に導びかれると同時に信号出
力部で電気信号として読み出される。ここで、垂
直MOSTは、垂直走査回路からのパルスで選択
された時にオンとなり、水平MOSTは、水平走
査回路からのパルスで選択された時にオンとな
る。

一方、代表的なCCD型固体撮像素子（ここで
はインターライン構成を例に採用する。）におい
ては、MOS型と同様に作られたフオトダイオー
ドによつて集められた信号電荷がフオトダイオー
ドに隣接するMOSゲートを介して垂直のCCDレ
ジスタ（以下、垂直CCDと呼ぶ）に導びかれた
後、転送動作により水平のCCDレジスタ（以下、
水平CCDと呼ぶ。）に導びかれ、更に転送動作に
より信号出力部まで運ばれて、電気信号として読
み出される。

この様な固体撮像素子の解像度は、画素となる
フオトダイオードの数で決まるのが、現状は、2/
３インチサイズの受光面積に、垂直約500個、水平
約400個というのが一般的である。ところが、こ
の固体撮像素子でカラーネガフイルム並みの解像
度を実現するためには、最低でも、垂直2500個水
平2000個、画素数として2/3インチサイズ受光面
積に500万画素は必要である。（実際には、フイル
ムのｒ，ｍ，ｓ粒状度を考慮しなければならず、
この値の更に20〜30倍になる。）水平の画素数が
2000個というと１つの画素を含むセルサイズは
（2/3インチ受光面積の場合）水平方向に約4.8μｍ
となる。（垂直の画素数は2500個であるから、垂
直方向のセルサイズは約2.8μｍとなる。） この様な高密度化された画素数を実現しようと
する場合、MOS型では、１走査回路の設計が極
めて困難になり２駆動パルスの周波数として水平
走査回路では約35MHgになる為、駆動そのもの
も極めて困難になる。CCD型でも、1CCDの転送
電極の設計が極めて困難になり２駆動パルスの周
波数として水平CCDでは35MHgになる為、MOS
型同様、駆動そのものが極めて困難となる。

この様に、従来の代表的な走査方法は、固体撮
像素子の高解像度化（すなわち高密度化）に対し
て不適当であることが分かる。

そこで、本発明は固体撮像素子の高解像度化
（すなわち高密度化）に適した走査方法を実現す
ることのできる固体撮像装置を提供することを目
的とするものである。

本発明では、上記目的を達成するために、半導
体基板の一方に形成されたフオトダイオードの信
号電荷が複数の抵抗性ゲート電極によつてオンさ
れるチヤネルを経由して基板の反対側に読み出さ
れるようにしたことに特徴がある。

抵抗性ゲート電極の基本構成を第１図ａに示
す。Ｐ基板１０１上に形成されたn^-領域１０２
の上に絶縁膜１０３を介して抵抗性ゲート電極１
０４が作られ、その両端に電圧Ｅが印加される
と、第１図ｂに示すようなn^-領域１０２のポテ
ンシヤル分布が得られる。この時、n^-領域１０
２の空乏化電位をψ＝ψ₀とすると、Ａで示され
た範囲が空乏化する領域に対応する。

この様な抵抗性ゲート電極を用いて走査機能を
実現するには、第２図に示すように、最低２本の
抵抗性ゲート電極があればよい。

第２図ａ，ｂは、それぞれその上面図、断面図
を表わし、第２図ｃはポテンシヤル分布を示す。
Ｐ基板２０１上に形成されたn^-領域２０２の上
に絶縁膜２０３を介して、抵抗性ゲート電極２０
４および２０５が作られている。

抵抗性ゲート電極２０４の両端の端子Ｂ−Ｃ間
に電圧E₁を印加し（対応するポテンシヤルを
ψ₁）、抵抗性ゲート電極２０５の両端の端子Ｄ−
Ｅ間に電圧E₂を印加している。（対応するポテン
シヤルをψ₂）この時、n^-領域２０２の空乏化電
位をψ＝ψ₀とすると抵抗性ゲート電極２０４に
対してはＦで示された範囲が空乏化領域となり、
抵抗性ゲート電極２０５に対しては、Ｇで示され
た範囲が空乏化領域となる。従つて、抵抗性ゲー
ト電極２０４，２０５に直角な方向でn^-領域２
０２を眺めると、Ｈで示される範囲にチヤネルが
形成されることになる。

このような、チヤネルを例えば右側に走査させ
るには、鋸歯状波R₁，R₂をそれぞれ、Ｂ−Ｃ端
子間、Ｄ−Ｅ端子間に容量を介して供給すればよ
い。

本発明は、この様な複数の抵抗性ゲート電極に
よつて得られる走査機能を、基板に埋めこまれた
複数の抵抗性ゲート電極に適用するもので、以
下、本発明の詳細を実施例を用いて説明する。

第３図は、本発明の一実施例を示すもので、１
個の画素に関して、ａは下面図、ｂはＸ−X′断
面図、ｃはＹ−Y′断面図、ｄは等価回路図を示
している。

第３図で、シリコンなどの半導体から成るn^-
基板３０１の一表面に絶縁物３０２で分離された
n⁺領域３０３が、透明な膜３０４で被われてい
る。一方、n^-基板３０１の反対表面には、n⁺領
域３０３に相対してn⁺領域３０５が形成され、
絶縁膜３０６の開口部で信号伝送線３０７と接続
されている。

n⁺領域３０３は、フオトダイオードの機能を
もち、このn⁺領域３０３とn⁺領域３０５との間
のn^-領域は、第１の抵抗性ゲート電極として働
くＰ領域３０８と第２の抵抗性ゲート電極として
働くＰ領域３０９とにn^-領域３０１が空乏化す
る電圧が印加された時、n⁺領域３０３の信号を
n⁺領域３０５に読出すためのチヤネルが形成さ
れる このことを分かり易く表現したものが、第３図
ｄの等価回路である。ここでn⁺領域３０３に対
応するのがフオトダイオード３１０、n⁺領域３
０５に対応するのが、ドレイン端子３１１、第１
の抵抗性ゲート電極としてＰ領域３０８に対応す
るのが、第１ゲート部３１２、第２の抵抗性ゲー
ト電極として働くＰ領域３０９に対応するのが第
２ゲート部３１３であり、第１ゲート部３１２お
よび第２ゲート部３１３の着色部が空乏化状態の
範囲を表わしている。従つて、第３図ｄの等価回
路のゲート部３１４と交又する第１ゲート３１２
および第２ゲート３１３が共に着色していれば、
ゲート部３１４の下にチヤネルが形成され、フオ
トダイオード３１０の信号電局はドレイン端子３
１１側に読み出される。

以上のような単位画素をアレイとすることによ
り一次元又は二次元の撮像素子が構成できる。

第４図は、第３図に示した単位画素を２次元に
配列した固体撮像装置の実施例を示す。（これは、
第３図ｄに示した等価回路を用いて、３次元構造
を２次元的に表示している。） 半導体基板の一表面にフオトダイオード４０１
が２次元配列されており、各行ごとに、電圧E₁
が印加された第１の抵抗性ゲート電極４０２およ
び電圧E₂が印加された第２の抵抗性ゲート電極
４０３によつて開かれるチヤネルを通して、フオ
トダイオード４０１の信号電荷が半導体基板の反
対表面の信号伝送線４０４に読み出される。この
実施例における水平走査は、鋸歯状波R₁および
R₂を、それぞれ端子Ｂ−Ｃ間および端子Ｄ−Ｅ
間に容量を介して印加することにより行なわれ
る。また、垂直走査は、本実施例では行なわず、
信号は各行同時出力としている。

以上の様に、本装置によれば、離散的に２次元
配列されたフオトダイオードを走査する場合に、
従来の様なクロツクパルスが不要になる。この結
果、従来の固体撮像装置で画素の高密度化に伴な
い走査を行なわせるために避けられなかつた、(1)
高速の走査回路の設計が困難である。(2)高速のク
ロツクパルスで駆動するため消費電力が極めて大
きくなる。その結果、(3)発熱が生じる。という問
題がなくなる。

第４図の実施例では、信号が各行同時出力とな
つているが、従来の固体撮像装置の様な信号の順
次出力も可能である。

第５図は、信号の順次出力が可能な固体撮像装
置の実施例である。（第５図も、第３図ｄに示し
た等価回路を用いて、３次元構造を２次元的に表
示している。） 半導体基板の一表面にフオトダイオード５０１
が２次元配列されており、各行ごとに、第１の抵
抗性ゲート電極５０２、および第２の抵抗性ゲー
ト電極５０３によつて開かれるチヤネルを通して
フオトダイオード５０１の信号電荷が半導体基板
の反対表面の信号伝送線５０４に読み出される。

この実施例では垂直走査にも抵抗性ゲート電極
を用いている。すなわち、各行の第１の抵抗性ゲ
ート電極５０２の両端は、第３の抵抗性ゲート電
極５０５、および第４の抵抗性ゲート電極５０６
によつて開かれるチヤネルを通してそれぞれ端子
ＢおよびＣに接続される。また、各行の第２の抵
抗性ゲート電極５０３の両端は、第３の抵抗性ゲ
ート電極５０５、および第４の抵抗性ゲート電極
５０６によつて開かれるチヤネルを通して、それ
ぞれ端子ＤおよびＥに接続される。

この実施例における垂直走査は、鋸歯状波R₃
を電圧E₃の印加された第３の抵抗性ゲート電極
５０５の両端Ｆ−Ｇ間に容量を介して印加し、鋸
歯状波R₄を電圧E₄の印加された第４の抵抗性ゲ
ート電極５０６の両端Ｈ−Ｉ間に容量を介して印
加することにより行なわれる。第５図では、抵抗
性ゲート電極の着色部が空乏化状態を示してお
り、Ｊの範囲にある行が走査されていることを表
わす。（すなわち同時２行読出しと一般に呼ばれ
ている走査方法である。） この実施例における水平走査は、第４図と基本
的に同一で鋸歯状波R₁およびR₂を電圧E₁が接続
された端子Ｂ−Ｃ間および電圧E₂が印加された
端子Ｄ−Ｅ間に容量を介して印加することにより
行なわれる。（もちろん、垂直走査された行に限
られる。） これまでの実施例は、２次元配列された離散的
なフオトダイオードを用いた為、水平走査信号は
離散的な信号として出力される。

しかるに、本発明は離散的なフオトダイオード
だけに限定されず、連続的な光導電膜に対しても
適用可能である。

第６図は、その様な実施例で１個の基本画素単
位に関して、ａは下面図、ｂはＸ−X′断面図、
ｃはＹ−Y′断面図、ｄは等価回路を示している。

第６図で、シリコンなどの半導体からなるn^-
基板６０１の一表面に、光導電材料（Pb，Cdな
どの硫化物又はセレン化物、InSb、GaAsなどの
−様などが利用でき、単結晶・蒸着膜・焼結
膜などの使用条件に応じて使い分ければよい。）
で形成された光導電体領域６０２が形成され、透
明な膜６０３で被われている。一方、n^-基板６
０１の反対表面にはn⁺領域６０４が形成され、
絶縁膜６０５の開口部で信号伝送線６０６と接続
されている。

光導電体領域６０２には、伝導電荷の主体が正
孔（Ｐ型）の場合と電子（ｎ型）の場合とがあり
n⁺領域３０３と組合わせるときに前者は電子空
乏動作、後者は電子著積動作として機能させるこ
とが必要となる。

この光導電体領域６０２とn⁺領域６０４との
間のn^-領域は、第１の抵抗性ゲート電極として
働くＰ領域６０７と第２の抵抗性ゲート電極とし
て働くＰ領域６０８とに、n^-領域６０１が完全
に空乏化する電圧が印加された時、光導電体領域
６０２の信号電荷をn⁺領域６０４に読出すため
のチヤネルが形成される。

以上のことを分かり易く表現したものが、第６
図ｄの等価回路である。第６図ｄにおいて、光導
電体領域６０２に対応するのが光導電体領域６０
９、n⁺領域６０４に対応するのがn⁺領域６１０、
第１の抵抗性ゲート電極として働くＰ領域６０７
に対応するのが第１ゲート部６１１、第２の抵抗
性ゲート電極として働くＰ領域６０８に対応する
のが第２ゲート部６１２であり、第１ゲート部６
１１および第２ゲート部６１２の着色部が空乏状
態の範囲を表わしている。従つて、第６図ｄにお
いては、Ｋで示す幅に対応するチヤネルが光導電
体領域６０９からn⁺領域６１０に向かつて開か
れ、光導電体領域６０９の信号電荷がn⁺領域６
１０側に読み出される。（Ｋで示す幅は自由に設
定できるので、この幅を狭くすれば、高解像度の
目的が達成される。） 以上の様な、基本画素単位を平面に配列するこ
とにより、一次元又は二次元の撮像素子が構成で
きる。

第７図は、第６図に示した基本画素単位を２次
元に配列した固体撮像装置の実施例を示す。（こ
れは、第６図ｄの等価回路を用いて、３次元構造
を２次元的に表示している。） 半導体基板の１表面に光導電体領域がすき間な
く形成され（これは光導電体の横方向の抵抗が十
分大きいためである。）、垂直方向に分離されてい
るn⁺領域７０４が各行を表わしている。この各
行ごとに電圧E₁が印加された第１の抵抗性ゲー
ト電極７０２および電圧E₂が印加された第２の
抵抗性ゲート電極７０３によつて開かれるチヤネ
ルを通して、光導電体領域７０１の信号電荷が半
導体基板の反対表面のn⁺領域７０４に読み出さ
れる。この実施例における水平走査は鋸歯状波
R₁およびR₂をそれぞれ端子Ｂ−Ｃ間および端子
Ｄ−Ｅ間に容量を介して印加することにより行な
われる。また、垂直走査は、本実施例では行なわ
ず、信号は各行同時出力としているが、第５図と
同様にして垂直走査することも可能である。

以上の様に、本装置によれば、連続的に２次元
形成された光導電体を走査する場合に、従来の撮
像管の場合と同様な手法が応用でき、走査方法の
簡略化、低消費電力化が容易に実現されるだけで
なく、高解像度化も極めて容易に実現できる。

第８図は、第６図の基本画素単位の一変形であ
り、ａは下面図、ｂはＸ−X′断面図を示してい
る。第６図のものと異なるところは、第６図ｂで
埋めこまれていた第１の抵抗性ゲート電極６０７
をn⁺領域６０４を取り囲む様に形成し、第２の
抵抗性ゲート電極６０８を絶縁物８０１で分離
し、かつ光導電体６０２に接して形成している点
で、プロセス的に第６図ｄより簡単になつてい
る。

以上の実施例ではn^-型半導体基板としたが、
本発明の原理や構造は、導電型が逆になつた場合
でも、また他の半導体であつても関係なく成立す
るものである。

以上、述べた様に、本発明によれば 画素の走査にクロツクパルスを用いないので
駆動方法の簡略化・低消費電力化が容易に実現
できる。

半導体基板の１表面全体を受光部として利用
できる為、感度の点で有利となる。

クロツクパルスを用いない、いわゆる撮像管
の場合に対応するアナログ的な走査方法である
から、受光素子として離散的なフオトダイオー
ドでも、連続的な光導電体でも利用できる。

２本の抵抗性ゲート電極で制御されると空乏
化範囲を制御することにより、走査時の幅が設
定できる為、光導電体を用いた時は高解像度読
出しが容易に実現できる。

抵抗性ゲート電極を用いることにより、信号
の並列出力が容易に実現できる。

という特徴を有することにより、電子ステイルカ
メラ、放送用固体カメラ、ホログラフイ情報検出
カメラなどの分野に対して応用が可能になり、撮
像管を充分に凌駕する固体撮像装置を実現し得る
ものである。

【図面の簡単な説明】

第１図ａ，ｂは基本的な抵抗性ゲート電極の断
面図とポテンシヤル分布図、第２図ａ，ｂ，ｃは
２本の抵抗性ゲート電極を用いた走査回路の上面
図、断面図およびポテンシヤル分布図、第３図
ａ，ｂ，ｃ，ｄは本発明の一実施例における固体
撮像装置の単位画素を示す下面図、Ｘ−X′断面
図、Ｙ−Y′断面図および等価回路図、第４図は
第３図のものの単位画素を２次元配列した固体撮
像装置の構成を表わす回路図、第５図は第４図の
固体撮像装置に垂直走査機能を具備させた構成例
を示す回路図、第６図ａ，ｂ，ｃ，ｄは本発明の
別の実施例における固体撮像装置の基本画素単位
を示す下面図、Ｘ−X′断面図、Ｙ−Y′断面図お
よび等価回路図、第７図は第６図の実施例の基本
画素単位を２次元形成した固体撮像装置の構成を
示す回路図、第８図ａ，ｂは第６図の実施例の基
本画素単位の一変形例の下面図およびＸ−X′断
面図である。 １０１，２０１……Ｐ基板、１０２，２０２…
…n^-領域、１０３，２０３……絶縁膜、１０４，
２０４，２０５……抵抗性ゲート膜、３０１……
n^-領域、３０２，３０６……絶縁膜、３０３…
…n⁺領域、３０５……n⁺領域、３０７，４０５，
５０４……信号伝送線、３０８，３０９……Ｐ領
域、３１０，４０１，５０１……フオトダイオー
ド、３１１……ドレイン端子、３１２，４０２，
５０２……第１ゲート部、３１３，４０３，５０
３……第２ゲート部、５０５……第３の抵抗性電
極、５０６……第４の抵抗性ゲート電極、６０１
……n^-基板、６０２……光導電体領域、６０３
……透明膜、６０４……n⁺領域、６０５……絶
縁膜、６０６……信号伝送線、６０７，６０８…
…Ｐ領域。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板の一表面に形成された光電変換領
   域と、前記基板の反対表面に形成された信号伝送
   領域との間の前記基板内部に形成されるチヤネル
   に沿つて分離して埋めこまれ、しかも前記光電変
   換領域を走査する方向に連続する複数の抵抗性ゲ
   ート電極を有することを特徴とする固体撮像装
   置。 ２ 光電変換領域として、離散的な光電変換素子
   を行列状に配置したことを特徴とする特許請求の
   範囲第１項記載の固体撮像装置。 ３ 光電変換領域として、連続的な光導電体を平
   面的に形成したことを特徴とする特許請求の範囲
   第１項記載の固体撮像装置。 ４ 信号伝送領域として、光電変換領域を走査す
   る方向に接続され、走査方向と直角な方向で分離
   されており、かつ、各々の信号伝送領域から読み
   出される信号が並列に、同時に出力されるものと
   したことを特徴とする特許請求の範囲第１項記載
   の固体撮像装置。 ５ 複数の抵抗性ゲート電極として、第１ゲート
   と第２ゲートより成り、前記第１ゲートの両端と
   第２ゲートの両端とに逆向きの電位勾配が形成さ
   れるように電圧を印加し、かつ増減が逆の鋸歯状
   波を交流的に印加することで走査を行なうものと
   したことを特徴とする特許請求の範囲第１項記載
   の固体撮像装置。