JPH0346344A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH0346344A JPH0346344A JP18200489A JP18200489A JPH0346344A JP H0346344 A JPH0346344 A JP H0346344A JP 18200489 A JP18200489 A JP 18200489A JP 18200489 A JP18200489 A JP 18200489A JP H0346344 A JPH0346344 A JP H0346344A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- substrate
- silicon single
- recess
- crystal substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 68
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 68
- 239000010703 silicon Substances 0.000 claims abstract description 68
- 239000013078 crystal Substances 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000001301 oxygen Substances 0.000 claims abstract description 22
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 22
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000005498 polishing Methods 0.000 claims abstract description 16
- 230000002093 peripheral effect Effects 0.000 claims abstract description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 37
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 37
- 230000007547 defect Effects 0.000 abstract description 14
- 238000010438 heat treatment Methods 0.000 abstract description 7
- 238000005468 ion implantation Methods 0.000 abstract description 7
- -1 oxygen ions Chemical class 0.000 abstract description 7
- 239000012212 insulator Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 13
- GLUUGHFHXGJENI-UHFFFAOYSA-N Piperazine Chemical compound C1CNCCN1 GLUUGHFHXGJENI-UHFFFAOYSA-N 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000006061 abrasive grain Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 241001168730 Simo Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000008029 eradication Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体基板の製造方法に関し、特に絶縁膜物上
にシリコン（Ｓｉ）単結晶層が形成されてなるＳ ＯＩ
（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ）基板
の製造方法に関する。
にシリコン（Ｓｉ）単結晶層が形成されてなるＳ ＯＩ
（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ）基板
の製造方法に関する。
今日の大規模集積回路（Ｌ Ｓ Ｔ ： Ｌａｒｇｅ
ＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ ）では、動作速度
の高速化の要請から種々の改善がなされているが、更に
高速化を図るには寄生容量を大幅に引き下げる技術が重
要とされる。このような寄生容量の低減には、絶縁物上
にシリコン単結晶薄膜層を形成したＳ○■基板の使用が
有望と考えられており、これまでに種々のＳＯＩ基板の
製造方法に関する提案がなされている。
ＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ ）では、動作速度
の高速化の要請から種々の改善がなされているが、更に
高速化を図るには寄生容量を大幅に引き下げる技術が重
要とされる。このような寄生容量の低減には、絶縁物上
にシリコン単結晶薄膜層を形成したＳ○■基板の使用が
有望と考えられており、これまでに種々のＳＯＩ基板の
製造方法に関する提案がなされている。
その１つとして、Ｓ Ｉ Ｍ ＯＸ （Ｓｅｐａｒａｔ
ｉｏｎ ｂｙＩｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）法が
ある。これは、シリコン単結晶基板の表面から高加速で
所定量の酸素（０）をイオン注入し、高温熱処理によっ
て注入された酸素とシリコンとを化学結合させて埋込み
シリコン酸化層とし、かつこのシリコン埋込み酸化層の
上側に残された層を薄いシリコン単結晶層として素子形
成領域に供するというものである（例えばに、 Ｉｚｕ
ａ＋ｉ ｅｔａｌ、 ｔ！１ｅｃｔｉｏｎ、Ｌｅｔｔ、
、 Ｖｏｌ Ｉ４゜ｐ ５９３ （１９７８） ）参照
。
ｉｏｎ ｂｙＩｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）法が
ある。これは、シリコン単結晶基板の表面から高加速で
所定量の酸素（０）をイオン注入し、高温熱処理によっ
て注入された酸素とシリコンとを化学結合させて埋込み
シリコン酸化層とし、かつこのシリコン埋込み酸化層の
上側に残された層を薄いシリコン単結晶層として素子形
成領域に供するというものである（例えばに、 Ｉｚｕ
ａ＋ｉ ｅｔａｌ、 ｔ！１ｅｃｔｉｏｎ、Ｌｅｔｔ、
、 Ｖｏｌ Ｉ４゜ｐ ５９３ （１９７８） ）参照
。
このようなＳ ＩＭＸＯ法は、他のＳｏｌ基板の製造方
法、例えば絶縁膜上に多結晶シリコン（或いは非晶質シ
リコン）を堆積し、これを固相エピタキシャル成長して
大径結晶粒に育成する方法や、シリコン選択エピタキシ
ャル成長を応用して絶縁膜上にシリコン単結晶を成長す
る方法と比較して、絶縁膜上に良質で大面積のシリコン
単結晶を容易に形成できることから、最も有望なＳＯＩ
基板の製造方法と考えられている。
法、例えば絶縁膜上に多結晶シリコン（或いは非晶質シ
リコン）を堆積し、これを固相エピタキシャル成長して
大径結晶粒に育成する方法や、シリコン選択エピタキシ
ャル成長を応用して絶縁膜上にシリコン単結晶を成長す
る方法と比較して、絶縁膜上に良質で大面積のシリコン
単結晶を容易に形成できることから、最も有望なＳＯＩ
基板の製造方法と考えられている。
しかし、従来のＳＩＭＯＸ法は後に素子形成領域となる
シリコン単結晶基板の表面を通して高加速で大用量の酸
素をイオン注入するため、イオン注入後の熱処理を経て
も、この素子形成領域におけるシリコン単結晶の結晶性
回復が不充分であり、埋込みシリコン酸化層の表面側及
び基板側の界面に多数の結晶欠陥が誘起される。この問
題は、イオン注入後の熱処理を１２００″Ｃ程度以上に
高温化することで改善され、素子形成領域の結晶性回復
と埋込みシリコン酸化層の基板側界面の結晶欠陥消去は
、充分に達成される。しかしながら、素子形成領域側の
界面に生じた結晶欠陥を完全に消去するには困難が多く
、この問題は解消されていない。
シリコン単結晶基板の表面を通して高加速で大用量の酸
素をイオン注入するため、イオン注入後の熱処理を経て
も、この素子形成領域におけるシリコン単結晶の結晶性
回復が不充分であり、埋込みシリコン酸化層の表面側及
び基板側の界面に多数の結晶欠陥が誘起される。この問
題は、イオン注入後の熱処理を１２００″Ｃ程度以上に
高温化することで改善され、素子形成領域の結晶性回復
と埋込みシリコン酸化層の基板側界面の結晶欠陥消去は
、充分に達成される。しかしながら、素子形成領域側の
界面に生じた結晶欠陥を完全に消去するには困難が多く
、この問題は解消されていない。
（例えば吉野明他 電子情報通信学会 技術研究報告、
Ｓ ＤＭ８７−３９． ｐ ７３．１９８７年）。
Ｓ ＤＭ８７−３９． ｐ ７３．１９８７年）。
このような素子形成領域側の界面に生じた結晶欠陥は、
後に形成される素子のリーク特性劣化の原因となり、上
述したＳＴＭＯＸ法の最大の問題点である。
後に形成される素子のリーク特性劣化の原因となり、上
述したＳＴＭＯＸ法の最大の問題点である。
本発明はＳＩＭＯＸ法における上述した問題を解消した
半導体基板の製造方法を提供することを目的とする。
半導体基板の製造方法を提供することを目的とする。
本発明の半導体基板の製造方法は、シリコン単結晶基板
の素子形ｔｃ ９１域に表面側から凹部を形成する工程
と、この凹部の底面に酸素や窒素等をイオン注入して凹
部底面の下側に埋込みシリコン絶縁層を形成する工程と
、前記凹部底面の周辺部に酸素や窒素等を選択的にイオ
ン注入して厚い埋込みシリコン絶縁層を該周辺部に選択
的に形成する工程と、前記シリコン単結晶基板の裏面側
を前記厚い埋込みシリコン絶縁層が露呈されるまで研磨
し、前記各埋込みシリコン絶縁層で絶縁された島状のシ
リコン単結晶領域を形成する工程とを含んでいる。
の素子形ｔｃ ９１域に表面側から凹部を形成する工程
と、この凹部の底面に酸素や窒素等をイオン注入して凹
部底面の下側に埋込みシリコン絶縁層を形成する工程と
、前記凹部底面の周辺部に酸素や窒素等を選択的にイオ
ン注入して厚い埋込みシリコン絶縁層を該周辺部に選択
的に形成する工程と、前記シリコン単結晶基板の裏面側
を前記厚い埋込みシリコン絶縁層が露呈されるまで研磨
し、前記各埋込みシリコン絶縁層で絶縁された島状のシ
リコン単結晶領域を形成する工程とを含んでいる。
また、厚い埋込みシリコン絶縁層を形成する代わりに、
シリコン単結晶基板の裏面側から凹部の周辺部に相当す
る箇所に埋込みシリコン絶縁層に達する溝を形成する工
程と、この溝内にシリコン絶縁膜を埋設する工程を用い
てもよい。
シリコン単結晶基板の裏面側から凹部の周辺部に相当す
る箇所に埋込みシリコン絶縁層に達する溝を形成する工
程と、この溝内にシリコン絶縁膜を埋設する工程を用い
てもよい。
更に、溝内へのシリコン絶縁膜の埋設に際しては、シリ
コン単結晶基板の裏面に形威した溝を含む全面にシリコ
ン絶縁膜を形威し、かつこれをエツチングバックする方
法が採用できる。
コン単結晶基板の裏面に形威した溝を含む全面にシリコ
ン絶縁膜を形威し、かつこれをエツチングバックする方
法が採用できる。
この製造方法により製造される半導体基板は、酸素のイ
オン入力によっても結晶欠陥が生じ難いシリコン単結晶
基板の裏面側を、素子形成用の主面としたＳＯＩ構戒構
成板として構成される。
オン入力によっても結晶欠陥が生じ難いシリコン単結晶
基板の裏面側を、素子形成用の主面としたＳＯＩ構戒構
成板として構成される。
次に、本発明を図面を参照して説明する。
第１図（ａ）及び（ｂ）は本発明の第１実施例の初期工
程の状態を示す平面図及び縦断面図である。
程の状態を示す平面図及び縦断面図である。
先ず、両面を鏡面研磨した直径１００ｍｍ、厚さ４００
μｍのシリコン単結晶基！７ｉｊｌ（伝導型：Ｐ型比抵
抗：約１０００Ω’ｃｍ、面方位： （１００））に１
１５ｍｍ、横１５ｍｍ、深さ３３０μｍの凹部２を形戒
する。このとき、隣接する凹部２の間隔は１０ｍｍとし
た。これら凹部２の形成に際しては、集積回路の製造工
程で広く用いられている光りソグラフィ技術を応用し、
感光樹脂もしくはシリコン酸化膜をマスクとしたドライ
エツチングを適用した。
μｍのシリコン単結晶基！７ｉｊｌ（伝導型：Ｐ型比抵
抗：約１０００Ω’ｃｍ、面方位： （１００））に１
１５ｍｍ、横１５ｍｍ、深さ３３０μｍの凹部２を形戒
する。このとき、隣接する凹部２の間隔は１０ｍｍとし
た。これら凹部２の形成に際しては、集積回路の製造工
程で広く用いられている光りソグラフィ技術を応用し、
感光樹脂もしくはシリコン酸化膜をマスクとしたドライ
エツチングを適用した。
但し、凹部２の底部の平坦性が損なわれないエツチング
法であればいかなる手法も適用可能である。
法であればいかなる手法も適用可能である。
以後の工程については、１つの凹部２について説明する
。
。
第１図のようにシリコン単結晶基板ｌの一生面上に凹部
２を形成した後、第２図（ａ）のように凹部２を設けた
基板１の主面の全面に加速エネルギー２００ＫｅＶ、用
量１．５Ｘ１０”／ ｃ ｍ” テ第１の酸素イオン３
の注入を行う。
２を形成した後、第２図（ａ）のように凹部２を設けた
基板１の主面の全面に加速エネルギー２００ＫｅＶ、用
量１．５Ｘ１０”／ ｃ ｍ” テ第１の酸素イオン３
の注入を行う。
次に、第２図（ｂ）のように、凹部２の底面の周辺部の
みに加速エネルギー４００Ｋ ｅ Ｖ、用量ｌＸｌ０”
７ｃｍ”で直径３０μｍ程度に細く絞り込んだ酸素イオ
ンビームで選択的に第２の酸素イオン４の注入を行う。
みに加速エネルギー４００Ｋ ｅ Ｖ、用量ｌＸｌ０”
７ｃｍ”で直径３０μｍ程度に細く絞り込んだ酸素イオ
ンビームで選択的に第２の酸素イオン４の注入を行う。
これら第１及び第２の酸素イオン注入を行った後に、１
２８０°Ｃ３時間の熱処理を施すと、第２図（ｃ）のよ
うに、凹部２の底面の下側領域に深さ約０．５μｍ、厚
さ約０．１５μｍの埋込みシリコン酸化層５が形成され
、かつ底面の周辺部に厚いシリコン酸化層からなるシリ
コン酸化微小突起６が形成される。
２８０°Ｃ３時間の熱処理を施すと、第２図（ｃ）のよ
うに、凹部２の底面の下側領域に深さ約０．５μｍ、厚
さ約０．１５μｍの埋込みシリコン酸化層５が形成され
、かつ底面の周辺部に厚いシリコン酸化層からなるシリ
コン酸化微小突起６が形成される。
なお、この状態においては、透過電子顕微鏡の観察によ
れば、埋込みシリコン酸化層５と表面側のシリコン層と
の界面には、積層欠陥と双晶を中心とする結晶欠陥７が
多数残存することが確認された。しかし、埋込みシリコ
ン酸化層５の反対側の界面には結晶欠陥は皆無であった
。
れば、埋込みシリコン酸化層５と表面側のシリコン層と
の界面には、積層欠陥と双晶を中心とする結晶欠陥７が
多数残存することが確認された。しかし、埋込みシリコ
ン酸化層５の反対側の界面には結晶欠陥は皆無であった
。
また、シリコン酸化微小突起６は埋込みシリコン酸化層
５の下面から約０．５μｍ程度突き出して形成される。
５の下面から約０．５μｍ程度突き出して形成される。
これは、酸素のイオン注入における投影飛程が２００Ｋ
ｅＶで約０．５ａ ｍ、 ４００Ｋ ｅ Ｖで約１．
０ａｍであることに起因しており、シリコン酸化微小突
起６が、埋込みシリコン酸化層５よりも、投影飛程の差
分に相当する約０．５μｍだけ突き出た形で形成される
。
ｅＶで約０．５ａ ｍ、 ４００Ｋ ｅ Ｖで約１．
０ａｍであることに起因しており、シリコン酸化微小突
起６が、埋込みシリコン酸化層５よりも、投影飛程の差
分に相当する約０．５μｍだけ突き出た形で形成される
。
次いで、第２図（ｄ）のように、シリコン単結晶基板１
を上下逆向きにした上で、基板ｌの裏面側をアルミナ製
の微細砥粒で約６０μｍ程度研磨する。続いて、ピペラ
ジン（Ｎ Ｈ（ＣＨｚ）ａ Ｎ Ｈ）によるシリコンの
選択研磨技術（浜ロ他、電子情報通信学会 技術研究報
告、 ５ＳＤ８６−６３ 、 ｐ３７゜１９８６年
）により仕上げ研磨を行った。ピペラジンによる選択研
磨では、シリコン酸化物は研磨されないことから、第２
図（ｅ）のようにシリコン酸化微小突起６がストッパー
となり、シリコン酸化微小突起６の突き出し分０．５μ
ｍに等しい厚さのシリコン単結晶層が埋込みシリコン酸
化層５の上層（基板１の下層）に形成され、これが素子
形成領域８となる。
を上下逆向きにした上で、基板ｌの裏面側をアルミナ製
の微細砥粒で約６０μｍ程度研磨する。続いて、ピペラ
ジン（Ｎ Ｈ（ＣＨｚ）ａ Ｎ Ｈ）によるシリコンの
選択研磨技術（浜ロ他、電子情報通信学会 技術研究報
告、 ５ＳＤ８６−６３ 、 ｐ３７゜１９８６年
）により仕上げ研磨を行った。ピペラジンによる選択研
磨では、シリコン酸化物は研磨されないことから、第２
図（ｅ）のようにシリコン酸化微小突起６がストッパー
となり、シリコン酸化微小突起６の突き出し分０．５μ
ｍに等しい厚さのシリコン単結晶層が埋込みシリコン酸
化層５の上層（基板１の下層）に形成され、これが素子
形成領域８となる。
このように形成された素子形成領域を、同一規格のシリ
コン単結晶基板に５１Ｍ０Ｘ法で形成した素子形成領域
とをそれぞれ透過電子顕微鏡で観察した結果、ＳＩＭＯ
Ｘ法のものでは界面から素子形ｔｃ ｆｉＪｌ域に向か
って１１１面に沿った積層欠陥と双晶が多数観察された
が、本実施例のものでは結晶欠陥の存在は確認されなか
った。
コン単結晶基板に５１Ｍ０Ｘ法で形成した素子形成領域
とをそれぞれ透過電子顕微鏡で観察した結果、ＳＩＭＯ
Ｘ法のものでは界面から素子形ｔｃ ｆｉＪｌ域に向か
って１１１面に沿った積層欠陥と双晶が多数観察された
が、本実施例のものでは結晶欠陥の存在は確認されなか
った。
なお、ＳＩＭＯＸ法では、シリコン単結晶基板に２００
Ｋ ｅ Ｖ、 １．５Ｘ１０”７ｃｍ”で酸素のイオ
ン注入を行い、１２８０°Ｃ，３時間の熱処理を施して
、埋込みシリコン酸化層及び素子形成領域を形成してい
る。
Ｋ ｅ Ｖ、 １．５Ｘ１０”７ｃｍ”で酸素のイオ
ン注入を行い、１２８０°Ｃ，３時間の熱処理を施して
、埋込みシリコン酸化層及び素子形成領域を形成してい
る。
第３図は本発明の第２実施例を工程順に示す縦断面図で
ある。
ある。
第３図（ａ）はシリコン単結晶基板ｌの一生面に縦１５
ｍｍ、横１５ｍｍ、深さ３３０μｍの凹部２を形成した
ものを示している。なお、ここまでの工程については第
１実施例の第１図で説明したものと同様である。その上
で、凹部２が設けられた基板１の主面の全面に加速エネ
ルギー２００ＫｅＶ。
ｍｍ、横１５ｍｍ、深さ３３０μｍの凹部２を形成した
ものを示している。なお、ここまでの工程については第
１実施例の第１図で説明したものと同様である。その上
で、凹部２が設けられた基板１の主面の全面に加速エネ
ルギー２００ＫｅＶ。
用量１．５ Ｘ １０” ／ ａｍ”で酸素イオン３の
注入を行う。
注入を行う。
この後、１２８０°Ｃ３時間の熱処理を施すと、第３図
（ｂ）のように、凹部２の底面の下側領域に深さ約０．
５μｍ、厚さ０．１５μｍの埋込みシリコン酸化層５が
形成される。この時点では、埋込みシリコン酸化層５の
表面側の界面には多数の結晶欠陥７が残存し、反対側の
裏面側の界面には結晶欠陥のないことが透過電子顕微鏡
で確認されている。
（ｂ）のように、凹部２の底面の下側領域に深さ約０．
５μｍ、厚さ０．１５μｍの埋込みシリコン酸化層５が
形成される。この時点では、埋込みシリコン酸化層５の
表面側の界面には多数の結晶欠陥７が残存し、反対側の
裏面側の界面には結晶欠陥のないことが透過電子顕微鏡
で確認されている。
続いて、第３図（Ｃ）のように、基板を上下逆に向けた
上で、基板１の裏面をアルミナ製の微細砥粒で約６０μ
ｍだけ研磨する。更に、第３図（ｄ）のように、凹部２
の底面周辺部に対応する位置の埋込みシリコン酸化層５
上の基板裏面に溝状の開口部９を開設する。
上で、基板１の裏面をアルミナ製の微細砥粒で約６０μ
ｍだけ研磨する。更に、第３図（ｄ）のように、凹部２
の底面周辺部に対応する位置の埋込みシリコン酸化層５
上の基板裏面に溝状の開口部９を開設する。
次いで、第３図（ｅ）のように、基板１の裏面に化学的
気相成長法によりシリコン酸化膜１０を堆積する。そし
て、第３図（ｆ）のように、このシリコン酸化膜１０を
エツチングバックし、開口部９の底部にのみ厚さ０．６
μｍ程度にシリコン酸化膜１０を残す。
気相成長法によりシリコン酸化膜１０を堆積する。そし
て、第３図（ｆ）のように、このシリコン酸化膜１０を
エツチングバックし、開口部９の底部にのみ厚さ０．６
μｍ程度にシリコン酸化膜１０を残す。
しかる後、第１実施例と同様にピペラジンによるシリコ
ン選択研磨により仕上げ研磨を行う。このとき、シリコ
ン選択研磨のストッパーは第３図（ｆ）で示した開口部
９の底部に残されたシリコン酸化膜１０であり、したが
って第３図（ｇ）で埋込みシリコン酸化層５上に形成さ
れるシリコン単結晶の素子形成領域８の厚さは０．６μ
ｍとなる。
ン選択研磨により仕上げ研磨を行う。このとき、シリコ
ン選択研磨のストッパーは第３図（ｆ）で示した開口部
９の底部に残されたシリコン酸化膜１０であり、したが
って第３図（ｇ）で埋込みシリコン酸化層５上に形成さ
れるシリコン単結晶の素子形成領域８の厚さは０．６μ
ｍとなる。
以上のように、第１及び第２実施例で製造したＳｏｌ基
板の素子形成領域にＭＯＳダイオードを作製し、ＭＯ３
ｃ−を法により少数キャリアの生成寿命を測定したとこ
ろ、いづれの場合も１ ｍ５ｅｃ前後と良好な結果が得
られた。これに対し、従来のＳＩＭＯＸ法で作製したＳ
Ｏ■基板では少数キャリア生成寿命は１〜３０ ｐ ｓ
ｅｃと非常に短く、埋込みシリコン酸化層界面から素子
形成領域に延びている結晶欠陥の影響が認められた。
板の素子形成領域にＭＯＳダイオードを作製し、ＭＯ３
ｃ−を法により少数キャリアの生成寿命を測定したとこ
ろ、いづれの場合も１ ｍ５ｅｃ前後と良好な結果が得
られた。これに対し、従来のＳＩＭＯＸ法で作製したＳ
Ｏ■基板では少数キャリア生成寿命は１〜３０ ｐ ｓ
ｅｃと非常に短く、埋込みシリコン酸化層界面から素子
形成領域に延びている結晶欠陥の影響が認められた。
なお、第１及び第２実施例では、共にシリコン単結晶基
板に形成する凹部の寸法を、縦１５ｍｍ。
板に形成する凹部の寸法を、縦１５ｍｍ。
横１５ｍｍ、深さ３３０μｍ、隣接凹部との距離を１０
ｍｍとしたが、これはシリコン単結晶基板の直径。
ｍｍとしたが、これはシリコン単結晶基板の直径。
厚さに依存するものであり、後の熱処理工程或いは素子
製造工程で機械的強度を維持できるものであれば、前記
値に限定されるものではない。
製造工程で機械的強度を維持できるものであれば、前記
値に限定されるものではない。
また、最終の仕上げ研磨にはピペラジンによるシリコン
選択研磨を用いたが、充分な研磨精度が得られ、研磨が
シリコン酸、化層領域に達したことを感度よく検知でき
る研磨法であれば、この選択研磨に限定されるものでは
ない。
選択研磨を用いたが、充分な研磨精度が得られ、研磨が
シリコン酸、化層領域に達したことを感度よく検知でき
る研磨法であれば、この選択研磨に限定されるものでは
ない。
また、前記各実施例はシリコン単結晶基板に酸素をイオ
ン注入して埋込みシリコン酸化層を形成しているが、窒
素をイオン注入して埋込みシリコン窒化層を形成する場
合にも適用可能である。
ン注入して埋込みシリコン酸化層を形成しているが、窒
素をイオン注入して埋込みシリコン窒化層を形成する場
合にも適用可能である。
〔発明の効果］
以上説明したように本発明は、シリコン単結晶基板に凹
部を形成した上で、この凹部の底面下側に埋込みシリコ
ン酸化層を形成し、この埋込みシリコン酸化層の下側の
シリコン単結晶基板を他と絶縁してこの領域を素子形成
領域として槽底しているので、埋込みシリコン絶縁層を
形成する際に生じる結晶欠陥が素子形成領域に存在する
ことはなく、結晶性の良好な大面積のＳｏｌ基板を容易
に製造することができる。
部を形成した上で、この凹部の底面下側に埋込みシリコ
ン酸化層を形成し、この埋込みシリコン酸化層の下側の
シリコン単結晶基板を他と絶縁してこの領域を素子形成
領域として槽底しているので、埋込みシリコン絶縁層を
形成する際に生じる結晶欠陥が素子形成領域に存在する
ことはなく、結晶性の良好な大面積のＳｏｌ基板を容易
に製造することができる。
第１図（ａ）及び（ｂ）は本発明方法の初期工程を示す
基板全体の平面図及び縦断面図、第２図（ａ）乃至（ｅ
）は本発明の第１実施例の製造方法を工程順に示す基板
の一部の縦断面図、第３図（ａ）乃至（ｇ）は本発明の
第２実施例の製造方法を工程順に示す基板の一部の縦断
面図である。 １・・・シリコン単結晶基板、２・・・凹部、３・・・
第１酸素イオン注入、４・・・第２酸素イオン注入、５
・・・埋込みシリコン酸化層、６・・・シリコン酸化微
小突起（厚い埋込みシリコン酸化層）、７・・・結晶欠
陥、８・・・素子形成領域、９・・・溝（開口部）、１
０・・・シリコン酸化膜。 第 １ 図 （ｂ） 第２ 図 第 ３ 図 第３ 図
基板全体の平面図及び縦断面図、第２図（ａ）乃至（ｅ
）は本発明の第１実施例の製造方法を工程順に示す基板
の一部の縦断面図、第３図（ａ）乃至（ｇ）は本発明の
第２実施例の製造方法を工程順に示す基板の一部の縦断
面図である。 １・・・シリコン単結晶基板、２・・・凹部、３・・・
第１酸素イオン注入、４・・・第２酸素イオン注入、５
・・・埋込みシリコン酸化層、６・・・シリコン酸化微
小突起（厚い埋込みシリコン酸化層）、７・・・結晶欠
陥、８・・・素子形成領域、９・・・溝（開口部）、１
０・・・シリコン酸化膜。 第 １ 図 （ｂ） 第２ 図 第 ３ 図 第３ 図
Claims (1)
- 【特許請求の範囲】 １、シリコン単結晶基板の素子形成領域に表面側から凹
部を形成する工程と、この凹部の底面に酸素や窒素等を
イオン注入して凹部底面の下側に埋込みシリコン絶縁層
を形成する工程と、前記凹部底面の周辺部に酸素や窒素
層を選択的にイオン注入して厚い埋込みシリコン絶縁層
を該周辺部に選択的に形成する工程と、前記シリコン単
結晶基板の裏面側を前記厚い埋込みシリコン絶縁層が露
呈されるまで研磨し、前記各埋込みシリコン絶縁層で絶
縁された島状のシリコン単結晶領域を形成する工程とを
含むことを特徴とする半導体基板の製造方法。 ２、シリコン単結晶基板の素子形成領域に表面側から凹
部を形成する工程と、この凹部の底面に酸素や窒素等を
イオン注入して凹部底面の下側に埋込みシリコン絶縁層
を形成する工程と、前記シリコン単結晶基板の裏面側か
ら前記凹部の周辺部に相当する箇所に前記埋込みシリコ
ン絶縁層に達する溝を形成する工程と、この溝内にシリ
コン絶縁膜を埋設する工程と、前記シリコン単結晶基板
の裏面側を研磨して前記各埋込みシリコン絶縁層及びシ
リコン絶縁膜で絶縁された島状のシリコン単結晶領域を
形成する工程とを含むことを特徴とする半導体基板の製
造方法。 ３、シリコン単結晶基板の裏面に形成した溝を含む全面
にシリコン絶縁膜を形成し、かつこれをエッチングバッ
クして溝内にのみ該シリコン絶縁膜を埋設させてなる特
許請求の範囲第２項記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01182004A JP3079532B2 (ja) | 1989-07-14 | 1989-07-14 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01182004A JP3079532B2 (ja) | 1989-07-14 | 1989-07-14 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0346344A true JPH0346344A (ja) | 1991-02-27 |
| JP3079532B2 JP3079532B2 (ja) | 2000-08-21 |
Family
ID=16110639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01182004A Expired - Fee Related JP3079532B2 (ja) | 1989-07-14 | 1989-07-14 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3079532B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508215A (en) * | 1993-07-15 | 1996-04-16 | Micron Technology, Inc. | Current leakage reduction at the storage node diffusion region of a stacked-trench dram cell by selectively oxidizing the floor of the trench |
| EP1852908A1 (en) * | 2000-05-03 | 2007-11-07 | Ibis Technology, Inc. | Implantation process using sub-stoichiometric, oxygen doses at diferent energies |
-
1989
- 1989-07-14 JP JP01182004A patent/JP3079532B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508215A (en) * | 1993-07-15 | 1996-04-16 | Micron Technology, Inc. | Current leakage reduction at the storage node diffusion region of a stacked-trench dram cell by selectively oxidizing the floor of the trench |
| EP1852908A1 (en) * | 2000-05-03 | 2007-11-07 | Ibis Technology, Inc. | Implantation process using sub-stoichiometric, oxygen doses at diferent energies |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3079532B2 (ja) | 2000-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0207272B1 (en) | A method of producing a thin semiconductor layer | |
| US6180486B1 (en) | Process of fabricating planar and densely patterned silicon-on-insulator structure | |
| US6864534B2 (en) | Semiconductor wafer | |
| JP2980497B2 (ja) | 誘電体分離型バイポーラトランジスタの製造方法 | |
| US7494897B2 (en) | Method of producing mixed substrates and structure thus obtained | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPS62105445A (ja) | 半導体デバイス構造の形成方法 | |
| KR20040014719A (ko) | 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼 | |
| JPH01179342A (ja) | 複合半導体結晶体 | |
| KR20120112533A (ko) | 접합 웨이퍼의 제조 방법 | |
| JPH0346344A (ja) | 半導体基板の製造方法 | |
| US20110193201A1 (en) | Method to fabricate and treat a structure of semiconductor-on-insulator type, enabling displacement of dislocations, and corresponding structure | |
| JPH02267950A (ja) | 半導体基板 | |
| KR100738460B1 (ko) | 나노 에스오아이 웨이퍼의 제조방법 | |
| JP3160966B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2004096044A (ja) | 基板及びその製造方法 | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JPH0555357A (ja) | 半導体装置の製造方法 | |
| US20040187769A1 (en) | Method of producing SOI wafer | |
| US20210305097A1 (en) | Low-temperature method for transfer and healing of a semiconductor layer | |
| JP3141378B2 (ja) | 半導体基板の製造方法 | |
| KR20210056831A (ko) | Soi 기판 제조 방법 | |
| JPH11288895A (ja) | Ｓｏｉ基板の製造方法 | |
| KR20210108073A (ko) | Soi 기판 제조 방법 | |
| JPH08279605A (ja) | 張り合わせ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |