JPH034621A - Method and device for sampling - Google Patents
Method and device for samplingInfo
- Publication number
- JPH034621A JPH034621A JP13752889A JP13752889A JPH034621A JP H034621 A JPH034621 A JP H034621A JP 13752889 A JP13752889 A JP 13752889A JP 13752889 A JP13752889 A JP 13752889A JP H034621 A JPH034621 A JP H034621A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- signal
- time interval
- controller
- repetitive signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 176
- 238000000034 method Methods 0.000 title claims description 38
- 230000003252 repetitive effect Effects 0.000 claims abstract description 55
- 238000006243 chemical reaction Methods 0.000 claims abstract description 32
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 101000739046 Homo sapiens RNA-binding protein PNO1 Proteins 0.000 description 1
- 102100037294 RNA-binding protein PNO1 Human genes 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は、繰返信号のサンプリング方法およびその装置
に関し、特に繰返信号の１周期を整数等分した各々の位
相でのすべてのデータを得ることができるサンプリング
方法とその装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method and apparatus for sampling a repetitive signal, and particularly to a sampling method and apparatus for sampling a repetitive signal. The present invention relates to a sampling method and apparatus that can be obtained.
「従来の技術」
アナログ・デジタル変換装置は１周知のようにアナログ
信号をデジタル化して以後のデジタル処理を可能にする
装置として提供されている。このアナログ・デジタル変
換装置は、所定のサンプリング周波数でアナログ信号を
サンプリングし、そのサンプリングした値をデジタル信
号に変換する装置であることも周知である。また、上記
アナログ・デジタル変換装置において、アナログ信号か
らデジタル信号に変換するに際しては、サンプリング定
理により、アナログ信号の周波数の二倍以上のサンプリ
ング周波数でアナログ信号をサンプリングする必要があ
る。"Prior Art" As is well known, an analog-to-digital converter is provided as a device that digitizes an analog signal to enable subsequent digital processing. It is also well known that this analog-to-digital converter is a device that samples an analog signal at a predetermined sampling frequency and converts the sampled value into a digital signal. Furthermore, when converting an analog signal into a digital signal in the analog-to-digital converter, according to the sampling theorem, it is necessary to sample the analog signal at a sampling frequency that is twice or more the frequency of the analog signal.
ところで、上記アナログ・デジタル変換装置において、
そのサンプリング周波数がアナログ信号の周波数に対し
て能力不足で、サンプリング定理を満たさない場合には
、アナログ信号をデジタル信号に変換しても両信号の間
に忠実性がないことになる。By the way, in the above analog-to-digital converter,
If the sampling frequency is insufficient compared to the frequency of the analog signal and does not satisfy the sampling theorem, there will be no fidelity between the two signals even if the analog signal is converted to a digital signal.
しかしながら、上述のようにサンプリング定理が成立し
ないような場合であっても、アナログ信号が繰返信号で
あるときには、実時間サンプリングに代えて等優待間サ
ンプリングを使用することにより、アナログ・デジタル
変換をすることができる。これにより、アナログ信号と
デジタル信号との間で忠実度が保たれることになる。However, even in cases where the sampling theorem does not hold as described above, when the analog signal is a repetitive signal, analog-to-digital conversion can be performed by using equal interval sampling instead of real-time sampling. can do. This maintains fidelity between analog and digital signals.
このような等優待間サンプリングとしては。As a sampling between such preferential treatment.
（ａ）ランダムサンプリング法と、（ｂ）シーケンシャ
ルサンプリング法との二つがよく知られている。Two methods are well known: (a) random sampling method and (b) sequential sampling method.
前記（ａ）のランダムサンプリング法は、ランダムにサ
ンプリングしたデータを統計的に処理する方法である。The random sampling method (a) is a method of statistically processing randomly sampled data.
前記（ｂ）のシーケンシャルサンプリング法は、最初の
トリガー点を基準にして繰返信号の一周期内のサンプリ
ング点を一定時間づつ遅延してゆく方法である。The sequential sampling method (b) is a method in which the sampling point within one period of the repetitive signal is delayed by a certain period of time based on the first trigger point.
「発明が解決しようとする課題」
しかしながら、上記（ａ）のランダムサンプリング法で
は、−旦アナログ信号からデジタル信号に変換した後も
デジタル信号の統計処理が必要であり、時系列のデータ
が得られないという欠点がある。"Problem to be Solved by the Invention" However, in the above random sampling method (a), statistical processing of the digital signal is required even after converting the analog signal to a digital signal, and time-series data cannot be obtained. There is a drawback that there is no
一方、上記（ｂ）のシーケンシャルサンプリング法では
、最初のトリガー点を基準にして繰返信号の一周期内の
サンプリング点を一定時間づつ遅延してゆくための移相
機能を必要とし、またサンプリングが信号の１サイクル
に１回しか行なわないので効率的でないという欠点があ
った。On the other hand, the sequential sampling method described in (b) above requires a phase shift function to delay the sampling point within one cycle of the repetitive signal by a fixed amount of time based on the first trigger point, and the sampling This has the disadvantage of being inefficient since it is performed only once per signal cycle.
本発明は、上記欠点を解消するためになされたもので、
その目的とするところは、繰返信号の各位相での一連の
データを得ることのできるサンプリング方法およびその
装置を提供することにある。The present invention has been made to solve the above-mentioned drawbacks.
The object thereof is to provide a sampling method and apparatus capable of obtaining a series of data at each phase of a repetitive signal.
「課題を解決するための手段」
上記目的を達成するために、本発明にかかるサンプリン
グ方法は、サンプリングすべき繰返信号の一周期をＮ（
正の整数）等分して第一の時間間隔を求め、当該第一の
時間間隔をＰ（正の整数）倍した第二の時間間隔で前記
繰返信号をサンプリングし、当該サンプリングを繰返信
号のＰ周期分行ない、かつ当該サンプリングは前記Ｎと
Ｐとが共通素因数を含まない条件で行なうことを特徴と
する。"Means for Solving the Problem" In order to achieve the above object, the sampling method according to the present invention divides one period of the repetitive signal to be sampled into N(
(positive integer) to obtain a first time interval, sample the repetitive signal at a second time interval that is the first time interval multiplied by P (positive integer), and repeat the sampling. The sampling is performed for P periods of the number, and the sampling is performed under the condition that N and P do not include a common prime factor.
そして、前記゛サンプリングは、前記ＮがＰの倍数でな
く、かつＰが素数である条件で行なうことを特徴とする
。The sampling is characterized in that the sampling is performed under the condition that N is not a multiple of P and P is a prime number.
また、前記サンプリングは、前記Ｎが２”（ｍは正の整
数）で、Ｐが奇数である条件で行なうことを特徴とする
。Further, the sampling is performed under the conditions that N is 2'' (m is a positive integer) and P is an odd number.
同様に上記目的を達成するため１本発明に係るサンプリ
ング装置は、サンプリングすべき繰返信号をサンプリン
グしてデジタルデータとする変換手段と、サンプリング
すべき繰返信号の一周期をＮ（正の整数）等分して第一
の時間間隔を求め。Similarly, in order to achieve the above object, a sampling device according to the present invention includes a conversion means for sampling a repetitive signal to be sampled into digital data, and a conversion means for converting one period of the repetitive signal to be sampled to N (a positive integer). ) to find the first time interval.
当該第一の時間間隔をＰ（正の整数）倍した第二の時間
間隔をもって前記変換手段をサンプリング動作させると
共に、当該サンプリング動作を繰返信号のＰ周期あるい
はその整数倍分析なわせ、かつ当該サンプリング動作を
前記ＮとＰとが共通素因数の含まない条件で行なわせる
制御手段とから構成した。The conversion means is caused to perform a sampling operation at a second time interval that is P (a positive integer) times the first time interval, and the sampling operation is caused to analyze the P period of the repetitive signal or an integer multiple thereof; A control means for performing the sampling operation under the condition that N and P do not include a common prime factor.
そして、前記制御手段は、前記変換手段のサンプリング
動作を、前記ＮがＰの倍数でなく、かつＰが素数である
条件で行なわせる構成としてもよい。The control means may be configured to cause the conversion means to perform the sampling operation under the condition that N is not a multiple of P and P is a prime number.
さらに、前記制御手段は、前記変換手段のサンプリング
動作を２、前記Ｎが２ｍ（ｍは正の整数）で、Ｐが奇数
である条件で行なわせる構成としてもよい。Furthermore, the control means may be configured to cause the conversion means to perform the sampling operation under the conditions that 2, the N is 2m (m is a positive integer), and P is an odd number.
「作 用」
本発明は、繰返信号の一周期をＮ（正の整数）等分する
ことにより得た第一の時間間隔を、さらにＰ（正の整数
）倍して得た第二の時間間隔でサンプリングしてゆくも
のとすると、
Ｎ＝ＡＰ＋Ｒ・・・・・・ （１）
（ただし、Ａは正の整数の商であり、
Ｒは≠Ｏで余りである。）
が成立するようにサンプリングを行ない、かつ当該サン
プリングを繰返信号のＰ周期分だけ行なうものである。"Function" The present invention provides a first time interval obtained by dividing one cycle of a repetitive signal into N (positive integer) equal parts, and a second time interval obtained by further multiplying by P (positive integer). Assuming that sampling is performed at time intervals, N=AP+R... (1) (However, A is a quotient of a positive integer, and R is ≠O, which is the remainder.) The sampling is performed for P periods of the repetitive signal.
また、上記発明では、前記サンプリングを、前記ＮがＰ
の倍数でなく、かつＰが素数である条件で行なってもよ
い、さらに、上記発明では、前記サンプリングを、前記
Ｎが２ｍ（ｍは正の整数）で、Ｐが奇数である条件で行
なってもよい。Further, in the above invention, the sampling is performed so that the N is P
Furthermore, in the above invention, the sampling may be performed under the conditions that N is 2m (m is a positive integer) and P is an odd number. Good too.
上述のようにサンプリング動作をさせることにより、サ
ンプリングが繰返信号に同期し、しかも繰返信号の一周
期の範囲で同じ位相でのデータが繰返しサンプリングさ
れることなく異なった位相におけるＮ個のデータをサン
プリングすることができる。By performing the sampling operation as described above, the sampling is synchronized with the repetitive signal, and data at the same phase is not repeatedly sampled within one cycle of the repetitive signal, but N pieces of data at different phases can be sampled. can be sampled.
上記動作を実行するサンプリング装置では、変換手段に
よりアナログ信号がサンプリングされて、デジタル信号
化される。この変換手段は、制御手段により動作が制御
される。制御手段は、サンプリングすべき繰返信号の一
周期をＮ（正の整数）等分して得た第一の時間間隔を、
Ｐ（正の整数）倍して得た第二の時間間隔をもって前記
変換手段をサンプリング動作させると共に、当該サンプ
リング動作を繰返信号のＰ周期あるいはその整数倍分析
なわせ、かつ当該サンプリング動作を前記ＮとＰとに共
通素因数の含まれない条件で行なわせる。In a sampling device that performs the above operation, an analog signal is sampled by a converting means and converted into a digital signal. The operation of this conversion means is controlled by the control means. The control means divides one period of the repetitive signal to be sampled into N (positive integer) equal parts, and divides the first time interval into
The converting means is caused to perform a sampling operation at a second time interval obtained by multiplying P (a positive integer), and the sampling operation is caused to analyze the P period of the repetitive signal or an integer multiple thereof, and the sampling operation is performed using the second time interval obtained by multiplying P (a positive integer). The test is performed under the condition that N and P do not include a common prime factor.
そして、前記変換手段のサンプリング動作は、前記Ｎが
Ｐの倍数でなく、かつＰが素数である条件で行なわせ゛
〔もよい。The sampling operation of the converting means may be performed under the condition that N is not a multiple of P and P is a prime number.
また、前記変換手段のサンプリング動作は、前記Ｎが２
ｍ（ｍは正の整数）で、Ｐが奇数である条件で行なわせ
てもよい。Further, in the sampling operation of the converting means, the N is 2.
m (m is a positive integer) and P may be an odd number.
「実施例」 以下、本発明の実施例を図面に基づいて説明する。"Example" Embodiments of the present invention will be described below based on the drawings.
第１図乃至第９図は本発明の第一の実施例を説明するた
めのものである。1 to 9 are for explaining a first embodiment of the present invention.
第１図は、本発明に係るサンプリング方法の第一実施例
を実現するサンプリング装置の構成例を示すブロック図
である。FIG. 1 is a block diagram showing an example of the configuration of a sampling device that implements a first embodiment of the sampling method according to the present invention.
第１図に示すサンプリング装置１は、変換手段２と、制
御手段３と、メモリ４とから構成されている。The sampling device 1 shown in FIG. 1 is composed of a conversion means 2, a control means 3, and a memory 4.
前記変換手段２は、入力される繰返信号Ｖｉを前置増幅
回路２１で増幅し、その増幅された信号をサンプルホー
ルド回路２２でサンプリングし、アナログ・デジタル（
ＡＤ）変換器２３でデジタル信号Ｄａに変換できるよう
になっている。The conversion means 2 amplifies the input repetitive signal Vi with a preamplifier circuit 21, samples the amplified signal with a sample hold circuit 22, and converts it into an analog/digital (
The AD) converter 23 can convert the signal into a digital signal Da.
制御手段３は、繰返信号Ｖｉの一周期をＮ（正の整数）
等分して第一の時間間隔Δｔを求め、当該第一の時間間
隔ΔｔをＰ（正の整数）倍した第二の時間間隔ΔＴをも
って前記変換手段２をサンプリング動作させると共に、
当該サンプリング動作を繰返信号ＶｉのＰ周期あるいは
その整数倍分析なわせ、かつ当該サンプリング動作を前
記ＮとＰとに共通素因数の含まれない条件で行なわせる
ようになっている。The control means 3 sets one period of the repetitive signal Vi to N (positive integer)
A first time interval Δt is obtained by dividing the first time interval Δt into equal parts, and the converting means 2 is operated for sampling at a second time interval ΔT which is P (positive integer) times the first time interval Δt.
The sampling operation is performed by analyzing the P period of the repetitive signal Vi or an integer multiple thereof, and the sampling operation is performed under the condition that N and P do not include a common prime factor.
この制御手段３は、前記変換手段２の動作を制御し、か
つメモリ４を書き込み制御するコン１〜ローラ３１と、
このコントローラ３１を繰返信号Ｖｉに同期させるため
の信号を与えるトリガー回路３２と、サンプリング条件
設定器３３とから構成されている。This control means 3 includes a controller 1 to a roller 31 that controls the operation of the conversion means 2 and controls writing in the memory 4;
It is comprised of a trigger circuit 32 that provides a signal for synchronizing the controller 31 with the repetitive signal Vi, and a sampling condition setter 33.
ここで、上記コントローラ３１は、−チップマイクロコ
ンピュータ等で構成すればよく、マイクロコンピュータ
内のＲＯＭ等に記憶させであるプログラムを実行するこ
とにより一定の制御動作が実現されるようになっている
。すなわち、コントローラ３１は、サンプリング条件設
定器３３から与えられる条件（繰返信号Ｖｉの周波数、
Ｎ等）から、繰返信号Ｖｉの一周期をＮ（正の整数）等
分することにより得た第一の時間間隔ΔしＬさらにＰ（
正の整数）倍して得た第二の時間間隔ΔＴでサンプリン
グしてゆくものとすると。Here, the controller 31 may be constituted by a chip microcomputer or the like, and certain control operations are realized by executing a program stored in a ROM or the like within the microcomputer. That is, the controller 31 sets the conditions given from the sampling condition setter 33 (the frequency of the repetitive signal Vi,
N, etc.), the first time interval Δ is obtained by dividing one period of the repetitive signal Vi into N (positive integers), and then P(
Suppose that sampling is performed at a second time interval ΔT obtained by multiplying the time interval ΔT (a positive integer).
Ｎ＝ＡＰ＋Ｒ・・・・・ （１） （ただし、Ａは正の整数の商であり。N=AP+R・・・(1) (However, A is a quotient of positive integers.
Ｒは≠０で余りである。）
が成立するように変換手段２にサンプリングを行なわせ
、かつ変換手段２のサンプリングを繰返信号ＶｉのＰ周
期あるいはその整数倍分だけ行なわせるようになってい
る。そして、このコントローラ３１は、外部同期信号に
同期して上記第（１）式が成立するように、サンプルホ
ールド回路２２のサンプルホールド動作を制御するとと
もに、ＡＤ変換器２３のＡＤ変換動作を制御し、かつＡ
Ｄ変換器２３からのデジタル信号Ｄａをメモリ４に書き
込む際のアドレスの制御を行なうようになっている。R is ≠0 and is a remainder. ) is made to hold, and the conversion means 2 is made to perform sampling for P periods of the repetitive signal Vi or an integer multiple thereof. The controller 31 controls the sample and hold operation of the sample and hold circuit 22 and the AD conversion operation of the AD converter 23 so that the above equation (1) is satisfied in synchronization with an external synchronization signal. , and A
Address control is performed when writing the digital signal Da from the D converter 23 into the memory 4.
トリガー回路３２には、前置増幅回路２１からの出力信
号を取り込み、所定の信号を形成してコントローラ３１
に供給できるようになっている。The trigger circuit 32 receives the output signal from the preamplifier circuit 21, forms a predetermined signal, and sends the signal to the controller 31.
It is now possible to supply
また、メモリ４は、制御手段３により書き込み制御され
て、変換手段２からのデジタル信号Ｄａを記憶できるよ
うになっている。メモリ４への書き込み制御は、制御手
段３のコントローラ３１によりサンプリング位相番号に
応７じて書き込みアドレスを制御することにより行なわ
れる。Further, the memory 4 is write-controlled by the control means 3 so as to be able to store the digital signal Da from the conversion means 2. Writing to the memory 4 is controlled by the controller 31 of the control means 3 controlling the write address in accordance with the sampling phase number.
このように構成された装置の動作を以下に説明する。The operation of the device configured in this way will be explained below.
まず１本発明の採用する原理について以下に説明する。First, the principle adopted by the present invention will be explained below.
上記第（１）式が成立するようにサンプリングし、かつ
Ｐ個毎にサンプリングしたデータの中に同じ位相におけ
るデータがサンプリングされないためには、繰返信号Ｖ
ｉのＰサイクル間で同じ時間間隔の異なった位相におけ
るＮ個のデータがサンプリングされなければならない。In order to sample so that the above formula (1) holds true, and to prevent data at the same phase from being sampled every P pieces of data, the repetitive signal V
N data at different phases of the same time interval must be sampled during i P cycles.
これらの様子を第２図に示す。These conditions are shown in FIG.
第２図では、繰返信号Ｖｉの第Ｏサイクルから第Ｐサイ
クルまでのサイクル番号・ＣＮｏと、そのサイクル番号
内でサンプリングされる位相の番号ＰＮｏとが示されて
いる。また、サンプリングされる位相の番号ＰＮｏは、
ＰＮｏ≦Ｎ （＝ＡＰ＋Ｒ）のものを使用するものとす
る。In FIG. 2, cycle numbers/CNo from the Oth cycle to the Pth cycle of the repetitive signal Vi and the number PNo of the phase sampled within the cycle number are shown. Also, the sampled phase number PNo is
It is assumed that PNo≦N (=AP+R) is used.
第２図の中で開始位相の番号ＳＮｏは、二通り与えられ
ているが、上側の式で求めた値が値≧Ｐの関係なら下側
の式を使用する。そして、開始位相の番号ＳＮｏの式中
のＮに、Ｎ＝ＡＰ＋Ｒを代入して整理すると、次の（２
）式になる。In FIG. 2, the starting phase number SNo is given in two ways, but if the value determined by the upper equation is ≧P, then the lower equation is used. Then, by substituting N=AP+R for N in the formula for the starting phase number SNo, we get the following (2
) becomes the formula.
また、Ｎが、Ｎ＝ＡＰ＋Ｒであって、Ｒ≠０である条件
を満たす任意の正の整数であるとすれば、一般に、Ｒは
１〜（Ｐ−１）であり、（Ｐ−Ｒ）はＲの値に応じて各
々（Ｐ−１）〜１となる。Furthermore, if N is any positive integer that satisfies the conditions that N=AP+R and R≠0, then generally R is 1 to (P-1), and (P-R) are (P-1) to 1, respectively, depending on the value of R.
これらを考慮して上記５ｏｘＳｐを求めると、第３図に
示すようになる。When the above-mentioned 5oxSp is determined taking these into consideration, it becomes as shown in FIG. 3.
第３図において、（Ｐ −Ｒ）の値における列と、サイ
クル番号ＣＮ ｏにおける行との交わる点の値は、行と
列の積であって、各々のＮと該当するサイクル番号ＣＮ
ｏのサンプリング開始位相番号ＳＮｏを与える。そして
、積の値には、次のような条件を満たす必要がある。す
なわち、積の値が、Ｐを越えたときにＰの適当な倍数を
引いてＰ未満の正の整数とする。さらに、積がＰの倍数
であるときにはＯとする。In FIG. 3, the value at the intersection of the column at the value of (P - R) and the row at the cycle number CN o is the product of the row and column, and the value of each N and the corresponding cycle number CN
The sampling start phase number SNo of o is given. The product value must satisfy the following conditions. That is, when the product value exceeds P, an appropriate multiple of P is subtracted to make it a positive integer less than P. Furthermore, when the product is a multiple of P, it is set to O.
ここで、サンプリングしたデータの中に同じ位相でのデ
ータが繰返されないためには、各サイクルのサンプリン
グ開始位相番号ＳＮｏが、Ｏｌｌ、２、・・・・ （Ｐ
−１）のどれかに各々が対応することが要求される。こ
れは、Ｓｏを除いたサンプリング位相番号ＰＮｏにＯの
ものがないことが必要である。仮に、０のサンプリング
位相番号ＰＮｏが生ずると、そこからまた、それまでと
同じデータがサンプリングされることになり、サンプリ
ングされないデータが残って不都合となるからである。Here, in order to prevent data at the same phase from being repeated in the sampled data, the sampling start phase number SNo of each cycle must be Oll, 2,... (P
-1) Each is required to correspond to one of the following. This requires that there is no O among the sampling phase numbers PNo other than So. This is because, if a sampling phase number PNo of 0 occurs, the same data as before will be sampled again, and unsampled data will remain, which will be inconvenient.
この要求を満足するためには、Ｐが合成数であったとき
に、その成分数を素因数として含む（Ｐ−Ｒ）を除外し
なければならない。In order to satisfy this requirement, when P is a composite number, it is necessary to exclude (PR) that includes the number of components as prime factors.
それでは、上述のことが成立するか否かを、Ｐ＝２Ｘ３
＝６としたときの例で考えてみる。Now, let's check whether the above holds true or not: P=2X3
Let's consider an example when = 6.
第４図は、上述のようにＰ＝６としたときのサイクル番
号ＣＮｏと各サイクルでのサンプリング開始位相番号Ｓ
Ｎｏの関係を示す説明図である。Figure 4 shows the cycle number CNo and the sampling start phase number S in each cycle when P=6 as described above.
It is an explanatory diagram showing the relationship of No.
第４図からも理解できるように、（Ｐ−Ｒ）が２．３．
４のときに、Ｓｏ以外でＯが生じて、その点から繰返し
が発生することになる。As can be understood from FIG. 4, (PR) is 2.3.
4, O occurs at a location other than So, and repetition occurs from that point.
上述の条件は、Ｐと（Ｐ −Ｒ）とが共通の素因数を含
まないことを示しており、このことがらＰとＲが共通の
素因数を含まないこと、さらにＰとＮとが共通の素因数
を含まないようにすることであることが結論できる。The above condition indicates that P and (P - R) do not contain a common prime factor, which means that P and R do not contain a common prime factor, and furthermore, P and N do not contain a common prime factor. It can be concluded that the goal is to avoid including
次に、例えばＮ＝１６、Ｐ＝３、Ａ＝５、Ｒ＝１とした
条件での動作を第１図、第５図〜第７図を用いて説明す
る。Next, the operation under the conditions of, for example, N=16, P=3, A=5, and R=1 will be explained using FIGS. 1 and 5 to 7.
ここで、第５図は、本実施例のサンプリング装置の動作
を示すフローチャートである。Here, FIG. 5 is a flowchart showing the operation of the sampling device of this embodiment.
第６図は、同フローチャートに基づきサンプリング装置
が動作した際に求まるサンプリング位相番号ＰＮｏ等を
示す説明図である。FIG. 6 is an explanatory diagram showing the sampling phase number PNo etc. found when the sampling device operates based on the same flowchart.
第７図は、同フローチャートに基づきサンプリング装置
が動作した際に繰返信号Ｖｉをサンプリングする状態を
示す波形図である。FIG. 7 is a waveform diagram showing a state in which the repetitive signal Vi is sampled when the sampling device operates based on the same flowchart.
これらの図において、制御手段３のコントローラ３１は
、まず所定のレジスタａ（＝１）、Ｘ（＝Ｏ）等を初期
化する（ａ＝Ｌ、Ｘ＝Ｏ，ステップ１００）。続いて、
コントローラ３１は、サンプリング条件設定器３３から
の繰返信号Ｖｉの周波数と、Ｎ等の設定されている値を
取り込む（ステップ１０１）。次に、コントローラ３１
は。In these figures, the controller 31 of the control means 3 first initializes predetermined registers a (=1), X (=O), etc. (a=L, X=O, step 100). continue,
The controller 31 takes in the frequency of the repetition signal Vi from the sampling condition setter 33 and the set values such as N (step 101). Next, the controller 31
teeth.
サンプリングすべき繰返信号Ｖｉの一周期をＮ（＝１６
）等分して第一の時間間隔Δしを得ると共に、最適なサ
ンプリング時間が得られるようにＰを求め、かつ上記第
（１）式が満足されるように計算する（ステップ１０２
〜１０３）。One period of the repetitive signal Vi to be sampled is N (=16
) is divided equally to obtain the first time interval Δ, P is determined so as to obtain the optimum sampling time, and calculation is made so that the above equation (1) is satisfied (step 102
~103).
次に、コントローラ３１は、上記計算等して得たＮ、Ｐ
、Ａ、Ｒをメモリに記憶する（ステップ１０４）。続い
て、コントローラ３１は、Ｘ＝Ｏであるので、５ｘ＝ｏ
をＸ （＝Ｏ）に対応させてメモ゛す４に記憶させる（
ステップ１０６）。Next, the controller 31 calculates N and P obtained by the above calculation etc.
, A, and R are stored in memory (step 104). Subsequently, since X=O, the controller 31 calculates 5x=o.
Correspond to X (=O) and store it in memory 4 (
Step 106).
さらに、コントローラ３１は、Ｘ＝（Ｐ−］、）かを判
定する（ステップ１０７）。このステップ１０７ではＸ
＝Ｏであって（Ｐ−１）＝２であるので、コントローラ
３１は、Ｘ＝Ｘ＋１の計算をする。（ステップ１０８）
。すなわち、コントローラ３１では、Ｘ＝Ｏに１を加え
て、レジスタＸを１とする。Furthermore, the controller 31 determines whether X=(P-], ) (step 107). In this step 107,
=O and (P-1)=2, so the controller 31 calculates X=X+1. (Step 108)
. That is, in the controller 31, 1 is added to X=O, and the register X is set to 1.
次に、コントローラ３１は、５ｘ＝Ｓｘ−＋ ＋ （Ａ
＋１）Ｐ−Ｈの計算をする（ステップ１０９）。Next, the controller 31 calculates 5x=Sx-+ + (A
+1) Calculate P−H (step 109).
ここでは、Ｓ ｘ−＋はＳｏであって５ｏ＝Ｏであり、
Ａが５、Ｐが３、Ｎが１６であるので、５ｘ＝Ｓよ＝２
となる。Here, S x−+ is So and 5o=O,
Since A is 5, P is 3, and N is 16, 5x=S=2
becomes.
続イテ、コントローラ３１では、Ｓｘ （＝Ｓ、＝２）
をＰ （＝３）と比較する（ステップ１１０）。Continuing, in the controller 31, Sx (=S, =2)
is compared with P (=3) (step 110).
ここでは、ＳｘがＰより小さいので、コントローラ３１
は、そのまま５ｘ＝２をＸ（＝１）に対応させてメモリ
４に記憶させる（ステップ１０６）。Here, since Sx is smaller than P, the controller 31
Then, 5x=2 is directly stored in the memory 4 in correspondence with X (=1) (step 106).
そして、コントローラ３１は、Ｘ＝（Ｐ−１）かを判定
する（ステップ１０７）、このステップ１０７ではＸ＝
１であり、また（Ｐ−１）、＝２であるので、コントロ
ーラ３１は、Ｘ＝Ｘ＋１の計算をする（ステップ１０８
）、すなわち、コントローラ３１では、Ｘ＝１に１を加
えて、レジスタＸを２とする。続いて、コントローラ３
１は、５ｘ＝ｓｘ−ｓ ＋ （Ａ＋１）Ｐ−Ｎの計算を
する（ステップ１０９）、ここでは、５ｘ−ｒはＳ８で
あってＳ□＝２であり、Ａが５．Ｐが３、Ｎが１６であ
るので、５ｘ＝Ｓ、＝４となる。続いて、コントローラ
３１では、５ｘ（＝Ｓ、＝４）をｐ （＝３）と−比較
する（ステップ１１０）、ここでは、ＳｘがＰより大き
いので、コントローラ３１は、Ｓ ｘ＝ｓｘ−ｓ ＋Ａ
Ｐ−Ｎの計算をする。（ステップ１ｌｌ）。Then, the controller 31 determines whether X=(P-1) (step 107), and in this step 107, X=
1 and (P-1), = 2, the controller 31 calculates X=X+1 (step 108
), that is, the controller 31 adds 1 to X=1 and sets the register X to 2. Next, controller 3
1 calculates 5x=sx-s + (A+1)P-N (step 109), where 5x-r is S8 and S□=2, and A is 5. Since P is 3 and N is 16, 5x=S,=4. Next, the controller 31 compares 5x (=S,=4) with p (=3) (step 110). Here, since Sx is larger than P, the controller 31 calculates that S x = sx - s +A
Calculate P-N. (Step 1ll).
このステップ１１１では、５ｘ−ｓ ＝Ｓ、＝２であり
、Ａが５、Ｐが３．Ｎが１６であるので、５ｘ＝Ｓ、＝
１となる。そして、この５ｘ＝Ｓ、＝１をＸ （＝２）
に対応させてメモリ４に記憶させる（ステップ１０６）
。In this step 111, 5x-s=S,=2, A is 5, P is 3. Since N is 16, 5x=S,=
It becomes 1. Then, this 5x=S,=1 becomes X (=2)
(Step 106)
.
そして、コントローラ３１は、Ｘ＝（Ｐ−１）かを判定
する（ステップ１０７）、このステップ１０７ではＸ＝
２であり、また（Ｐ−１）＝２であるので、レジスタＸ
にＯを設定する（ステップ１１２）。Then, the controller 31 determines whether X=(P-1) (step 107), and in this step 107, X=
2, and (P-1)=2, so register X
is set to O (step 112).
これにより各サイクルでのサンプリング開始位相番号Ｓ
Ｎｏが決定された。As a result, the sampling start phase number S in each cycle
No was decided.
ここで、トリガー回路３２を介してトリガーがかかるの
をコントローラ３１が待ち状態となる（ステップ１１３
）。At this point, the controller 31 waits for a trigger to be applied via the trigger circuit 32 (step 113).
).
コントローラ３１は、トリガー回路３２を介してトリガ
ーがかかると、直ちに変換手段２にサンプリング動作を
させると同時に、コントローラ３１内のタイマーに起動
をかけることになる（ステップ１１４）。When the controller 31 is triggered via the trigger circuit 32, it immediately causes the converting means 2 to perform a sampling operation and at the same time starts a timer within the controller 31 (step 114).
続いて、コントローラ３１は、Ｘ （＝Ｏ）を基にメモ
リからＳｘを読み出す（ステップ１１５）。Subsequently, the controller 31 reads Sx from the memory based on X (=O) (step 115).
これは、Ｘ （＝Ｏ）であるから、５ｘ＝Ｓｏ＝０で・
ある６次に、コントローラ３１は、Δｔ（Ｓｘ＋ａＰ）
＝Ｔの計算をする（ステップ１１６）。Since this is X (=O), 5x=So=0.
In a certain 6th order, the controller 31 calculates Δt(Sx+aP)
=T is calculated (step 116).
ココｔ”、 ａ ＝ １で、Ｐ＝３であるので、コント
ローラ３１は、Δｔ （Ｓｘ＋ａＰ）＝Ｔの計算をする
と、Ｔ＝ＰΔｔ＝３Δｔが得られる０次に、コントロー
ラ３１は、タイマーの値が前記Ｔに一致するかを判定す
る（ステップ１１７）、ここで。t", a = 1, and P = 3, so the controller 31 calculates Δt (Sx+aP) = T and obtains T = P Δt = 3Δt. Next, the controller 31 calculates the value of the timer. Here, it is determined whether T matches the T (step 117).
タイマーの値が前記Ｔに一致すると、コントローラ３１
から変換手段２にサンプリング動作の指令がだされる。When the value of the timer matches the T, the controller 31
A command for sampling operation is issued to the converting means 2 from the converting means 2.
（ステップ１１８）、また、変換手段２のＡＤ変換器２
３からのデジタル信号Ｄａは。(Step 118), and the AD converter 2 of the conversion means 2
The digital signal Da from 3 is.
制御手段３のコントローラ３１で書き込み制御されてメ
モリ４に書き込まれる（ステップ１１９）。The data is written into the memory 4 under write control by the controller 31 of the control means 3 (step 119).
続いて、コントローラ３１は、ａ＝ａ＋１の計算をしく
ステップ１２０）、続いて、（Ｓｘ＋ａＰ）くＮの判定
をする（ステップ１２１）、ここでは。Next, the controller 31 calculates a=a+1 (step 120), and then determines (Sx+aP)−N (step 121), here.
ａ＝１であるので、ステップ１２０でａ＝２が求まり、
また５ｘ＝Ｓｏ＝Ｏであるので、（Ｓｘ＋ａ Ｐ） ＜
Ｎ （−１８）が成立してステップ１１５に戻る。Since a=1, a=2 is found in step 120,
Also, since 5x=So=O, (Sx+a P) <
N (-18) is established and the process returns to step 115.
このようにステップ１１５〜ステツプ１２１を繰り返す
ことにより、第６図に示すように第０サイクルでは、Ｏ
１３，６，９，１２，１５のサンプリング位相番号ＰＮ
ｏが求まり、サンプリング位相番号ＰＮｏにΔｔをかけ
た時間にタイマーの値が達すると変換手段２をサンプリ
ング動作させることになる。また、変換手段２で変換さ
れたデジタル信号Ｄａは、メモリ４に書き込まれる。こ
の際にコントローラ３１により書き込み制御がなされる
。そして、ステップ１２０で求めたａが６になると、（
Ｓｘ＋ａＰ）＝１８になり、（Ｓｘ＋ａＰ）＜Ｎ （”
１６）が成立しなくなるので。By repeating steps 115 to 121 in this way, as shown in FIG.
Sampling phase number PN of 13, 6, 9, 12, 15
o is determined, and when the timer value reaches the time obtained by multiplying the sampling phase number PNo by Δt, the converting means 2 is operated for sampling. Further, the digital signal Da converted by the converting means 2 is written into the memory 4. At this time, the controller 31 performs write control. Then, when a obtained in step 120 becomes 6, (
Sx+aP)=18, and (Sx+aP)<N (”
16) will no longer hold true.
ステップ１２２に移る。The process moves to step 122.
コントローラ３１は、ステップ１２２でａ ＝０とし、
ついでステップ１２３でタイマーの値がΔｔＮに達する
のを待ち状態になる。コントローラ３１は、ステップ１
２３でタイマーの値がΔｔＮに達すると、タイマーの値
をゼロにすると同時にタイマーに起動をかける（ステッ
プ１２４）。The controller 31 sets a=0 in step 122,
Then, in step 123, the process waits until the timer value reaches ΔtN. The controller 31 performs step 1
When the timer value reaches ΔtN in step 23, the timer value is set to zero and the timer is activated at the same time (step 124).
続いて、ＸがＰ−１（＝２）に達しているかの判定をす
る（ステップ１２５）、そして、Ｘ＝０であるから（ス
テップ１２５）、コントローラ３１は、Ｘ＝Ｘ＋１の計
算をする（ステップ１２６）すなわち、コントローラ３
１は、Ｘ＝Ｏであるので、Ｘ＝Ｘ＋１＝１となる。続い
て、ステップ１１５に戻る。Next, it is determined whether X has reached P-1 (=2) (step 125), and since X=0 (step 125), the controller 31 calculates X=X+1 ( Step 126) i.e. controller 3
1 is X=O, so X=X+1=1. Then, the process returns to step 115.
次に、第１サイクルのサンプリング動作に移ることにな
る。Next, the first cycle of sampling operation will be started.
続いて、コントローラ３１は、 Ｘ （＝、１）を基に
メモリ４からＳｘを読み出す（ステップ１１５）。これ
は、Ｘ（＝１）であるから、５ｘ＝Ｓ□＝２である０次
に、コントローラ３１は、Δｔ（Ｓｘ＋ａＰ）＝Ｔの計
算をする（ステップ１１６）。ここで、ａ ＝Ｏで、Ｐ
＝３であるので、コントローラ３１は、Δｔ （Ｓｘ＋
ａＰ）＝Ｔの計算をすると、Ｔ＝ＳｘΔｔ＝２Δｔが得
られる。Subsequently, the controller 31 reads Sx from the memory 4 based on X (=, 1) (step 115). Since this is X (=1), the controller 31 calculates Δt(Sx+aP)=T at the 0th order where 5x=S□=2 (step 116). Here, a = O and P
= 3, the controller 31 calculates Δt (Sx+
When aP)=T is calculated, T=SxΔt=2Δt is obtained.
続いて、コントローラ３１は、タイマーの値が前記Ｔに
一致するかを判定する（ステップ１１７）。Subsequently, the controller 31 determines whether the timer value matches the T (step 117).
ここで、タイマーの値が前記Ｔに一致すると、コントロ
ーラ３１から変換手段２にサンプリング動作の指令がだ
される（ステップ１１８）。また、変換手段２のＡＤ変
換器２３からのデジタル信号ｆ号Ｄａは、制御手段３の
コントローラ３１で書き込み制御されてメモリ４に書き
込まれる。（ステップ１１９）続いて、コントローラ３
１は、ａｚａ＋１の計算をしくステップ１２０）、続い
て（Ｓｘ＋ａＰ）＜Ｎの判定をする（ステップ１２１）
。Here, when the value of the timer matches the above-mentioned T, a command for sampling operation is issued from the controller 31 to the converting means 2 (step 118). Further, the digital signal f number Da from the AD converter 23 of the conversion means 2 is written into the memory 4 under write control by the controller 31 of the control means 3. (Step 119) Next, controller 3
1 calculates aza+1 (step 120), and then determines whether (Sx+aP)<N (step 121)
.
ここでは、ａ ＝ Ｏであるので、ステップ１２０でａ
＝＝１が求まり、また５ｘ＝Ｓｉ＝２であるので。Here, a = O, so in step 120 a
Since ==1 is found, and 5x=Si=2.
（Ｓｘ＋ａＰ）（＝２）＜Ｎ （＝１６）が成立してス
テップ１１５に戻る。(Sx+aP)(=2)<N (=16) is established, and the process returns to step 115.
このようにステップ１１５〜ステツプ１２１を繰返すこ
とにより、第６図に示すように第１サイクルでは、２．
５．８．１１．１４のサンプリング位相番号ＰＮｏが求
まり、サンプリング位相番号にΔｔをかけた時間にタイ
マーの値が達すると変換手段２をサンプリング動作させ
ることになる８また、変換手段２で変換されたデジタル
信号Ｄａは、メモリ４に書き込まれる。この際にコント
ローラ３１により書き込み制御がなされる。そして。By repeating steps 115 to 121 in this way, as shown in FIG. 6, in the first cycle, 2.
5.8.11.14 The sampling phase number PNo is determined, and when the value of the timer reaches the time obtained by multiplying the sampling phase number by Δt, the conversion means 2 is operated for sampling. The digital signal Da is written into the memory 4. At this time, the controller 31 performs write control. and.
ステップ１２０で求めたａが５になると、（Ｓｘ＋ａＰ
）＝＝１７になり、（Ｓｘ＋ａＰ）＜Ｎ （＝１６）が
成立しなくなるので、ステップ１２２に移る。When a obtained in step 120 becomes 5, (Sx+aP
)==17, and (Sx+aP)<N (=16) no longer holds true, so the process moves to step 122.
コントローラ３１は、ステップ１２２でａ ＝Ｑとし、
ついでステップ１２３でタイマーの値がΔｔＮに達する
のを待ち状態になる。コントローラ３１は、ステップ１
２３でタイマーの値がΔｔＮに達すると、タイマーの値
をゼロにすると同時にタイマーに起動をかける（ステッ
プ１２４）。The controller 31 sets a=Q in step 122,
Then, in step 123, the process waits until the timer value reaches ΔtN. The controller 31 performs step 1
When the timer value reaches ΔtN in step 23, the timer value is set to zero and the timer is activated at the same time (step 124).
続いて、ＸがＰ〜１ （＝２）に達しているかの判定を
する（ステップ１２５）、そして、Ｘ；１であるから（
ステップ１２５）、コントローラ３１は、Ｘ＝Ｘ＋１の
計算をする（ステップ１２６）すなわち、コントローラ
３１は、Ｘ＝１であるので、Ｘ＝Ｘ＋１＝２となる。続
いて、ステップ１１５に戻る。Next, it is determined whether X has reached P~1 (=2) (step 125), and since X; 1 (
Step 125), the controller 31 calculates X=X+1 (step 126), that is, since X=1, the controller 31 calculates X=X+1=2. Then, the process returns to step 115.
次に、第２サイクルのサンプリング動作に移ることにな
る。Next, the process moves to the second cycle of sampling operation.
コントローラ３１は、Ｘ （＝２）を基にメモリ４から
Ｓｘを読み出す（ステップ１１５）。これは、ｘ＝２で
あるから、５ｘ＝ｓ、＝ｉである。The controller 31 reads Sx from the memory 4 based on X (=2) (step 115). Since x=2, 5x=s,=i.
次に、コントローラ３１は、Δｔ、（Ｓｘ＋ａＰ）＝Ｔ
の計算をする（ステップ１１６）。ここで。Next, the controller 31 controls Δt, (Sx+aP)=T
is calculated (step 116). here.
ａ＝Ｏで、Ｐ＝３であるので、コントローラ３１は、Δ
しくＳｘ＋ａＰ）＝Ｔの計算をすると、Ｔ＝ＳｘΔｔ＝
Δｔが得られる。ついで、コントローラ３１は、タイマ
ーの値が前記Ｔに一致するかを判定する（ステップ１１
７）。ここで、タイマーの値が前記Ｔに一致すると、コ
ントローラ３１から変換手段２にサンプリング動作の指
令がだされる（ステップ１１８）。また、変換手段２の
ＡＤ変換器２３からのデジタル信号Ｄａは、制御手段３
のコントローラ３１で書き込み制御されてメモリ４に書
き込まれる（ステップ１１９）。Since a=O and P=3, the controller 31
If we calculate Sx+aP)=T, we get T=SxΔt=
Δt is obtained. Next, the controller 31 determines whether the value of the timer matches the T (step 11).
7). Here, when the value of the timer matches the above-mentioned T, a command for sampling operation is issued from the controller 31 to the converting means 2 (step 118). Further, the digital signal Da from the AD converter 23 of the conversion means 2 is transmitted to the control means 3.
The data is written into the memory 4 under write control by the controller 31 (step 119).
続いて、コントローラ３１は、ａ＝ａ＋１の計算をしく
ステップ１２０）、続いて（Ｓｘ＋ａＰ）くＮの判定を
する（ステップ１２１）、ここでは、ａ＝Ｏであるので
、ステップ１２０でａ＝１が求まり、また５ｘ＝８２＝
１であるので、（Ｓｘ＋ａＰ）＜Ｎ（＝１６）が成立し
てステップ１１５に戻る。Next, the controller 31 calculates a=a+1 (step 120), and then determines (Sx+aP) (step 121). Here, since a=O, a=1 in step 120. is found, and 5x=82=
1, so (Sx+aP)<N (=16) holds true and the process returns to step 115.
このようにステップ１１５〜ステツプ１２１を繰り返す
ことにより、第６図に示すように第２サイクルでは、１
．４．７．１０．１３のサンプリング位相番号Ｐ Ｎ
ｏが求まり、サンプリング位相番号にΔｔをかけた時間
にタイマーの値が達すると変換手段２をサンプリング動
作させることになる。また、変換手段２で変換されたデ
ジタル信号Ｄａは、メモリ４に書き込まれる。この際に
コントローラ３１により書き込み制御がなされる（ステ
ップ１１９）、そして、ステップ１２０で求めたａが５
になると、（Ｓｘ＋ａＰ）＝１６になり、（Ｓｘ＋ａＰ
）＜Ｎ （＝１６）が成立しなくなるので、ステップ１
２２に移る。By repeating steps 115 to 121 in this way, as shown in FIG.
．． 4.7.10.13 sampling phase number P N
o is determined, and when the timer value reaches the time obtained by multiplying the sampling phase number by Δt, the converting means 2 is operated for sampling. Further, the digital signal Da converted by the converting means 2 is written into the memory 4. At this time, the controller 31 performs write control (step 119), and a obtained in step 120 is 5.
Then, (Sx+aP)=16, and (Sx+aP
)<N (=16) no longer holds, so step 1
Move on to 22.
コントローラ３１は、ステップ１２２でａ ＝０とし、
ついでステップ１２３でタイマーの値がΔｔＮに達する
のを待ち状態になる。コントローラ３１は、ステップ１
２３でタイマーの値がΔｔＮに達すると、タイマーの値
をゼロにすると同時にタイマーに起動をかける（ステッ
プ１２４）。The controller 31 sets a=0 in step 122,
Then, in step 123, the process waits until the timer value reaches ΔtN. The controller 31 performs step 1
When the timer value reaches ΔtN in step 23, the timer value is set to zero and the timer is activated at the same time (step 124).
続いて、ＸがＰ−１（＝２）に達しているかの判定をす
る（ステップ１２５）、そして、ｘ＝２であるので、コ
ントローラ３１は、タイマーを停止して動作を終了する
（ステップ１２７）。Next, it is determined whether X has reached P-1 (=2) (step 125), and since x=2, the controller 31 stops the timer and ends the operation (step 127). ).
このように動作して繰返信号Ｖｉの各位相での振幅デー
タをサンプリングすることができる。By operating in this manner, amplitude data at each phase of the repetitive signal Vi can be sampled.
次に、上記サンプリング装置１において、Ｎ＝３”Ｘ７
＝６３、Ｐ＝２Ｘ５＝ｌＯとした場合に、サイクル番号
ＣＮｏ、サンプリング位相番号ＰＮＯ１各サイクルのサ
ンプリング開始番号ＳＮｏ等がどうなるかを考察してみ
る。Next, in the sampling device 1, N=3”×7
Let us consider what happens to the cycle number CNo, sampling phase number PNO1, sampling start number SNo, etc. of each cycle when P=63 and P=2X5=lO.
第８図は、Ｎ＝３”Ｘ７＝６３、Ｐ＝２Ｘ５＝１０の場
合のサイクル番号ＣＮｏ、サンプリング位相番号ＰＮｏ
、各サイクルのサンプリング開始番号ＳＮｏ等の関係を
示す説明図である。Figure 8 shows the cycle number CNo and sampling phase number PNo when N=3''X7=63 and P=2X5=10.
, is an explanatory diagram showing the relationship between sampling start numbers SNo, etc. of each cycle.
第８図からも分かるように、制御手段３は、Ｐ毎に変換
手段２をサンプリングさせる。また、制御手段３は、繰
返信号ＶｉのＰサイクル分だけ、変換手段２にサンプリ
ング動作を行なわせると、メモリ４には繰返信号Ｖｉの
一周期内のＮ個のすべてのデータが記憶されたことにな
る。そして、５ｏ−３Ｐ−１も各々Ｏ１１，２−−−Ｐ
−１のどれか一つになっており、Ｓｐは０となっている
。As can be seen from FIG. 8, the control means 3 causes the conversion means 2 to sample every P. Further, when the control means 3 causes the conversion means 2 to perform a sampling operation for P cycles of the repetitive signal Vi, all N pieces of data within one cycle of the repetitive signal Vi are stored in the memory 4. That means that. And 5o-3P-1 are also O11,2---P
-1, and Sp is 0.
また、このようにサンプリングすると、第６図と同様に
デジタル信号Ｄａは時系列になっていないため、このま
までは波形のＷＡ測等に適さない。Further, when sampling is performed in this manner, the digital signal Da is not in time series as in FIG. 6, and therefore is not suitable for waveform WA measurement, etc. as it is.
そこで、サンプリングの順序が、一定の法則にしたがっ
ていることを利用して、デジタル信号Ｄａをメモリ４に
格納する際にアドレスを指定してアドレス順序が時系列
になるようにしている。Therefore, by taking advantage of the fact that the sampling order follows a certain rule, addresses are specified when storing the digital signal Da in the memory 4 so that the address order becomes chronological.
すなわち、０、Ｐ、２Ｐ、・・・、ＡＰ、Ｓ、、ｓ、＋
ｐ、・・・・、のようにアドレス番号を指定することに
より、メモリ４にはアドレスにしたがって時系列にデジ
タル信号Ｄａが記憶されることになる。このような書き
込み制御は、第５図のステップ１１９で実現されている
。That is, 0, P, 2P, ..., AP, S,, s, +
By specifying address numbers such as p, . . . , the digital signal Da is stored in the memory 4 in chronological order according to the address. Such write control is realized in step 119 in FIG.
なお、Ｓユ〜Ｓ ｐ−＋は、上に述べたような剰余系の
代数計算で容易に求めることができる。Incidentally, S u ~S p-+ can be easily obtained by algebraic calculation of the coset system as described above.
さて、上述したようなサンプリング装置１を具体化する
際に発生するであろう問題点と、それの解決策について
以下に説明する。Now, problems that may occur when implementing the sampling device 1 as described above and solutions to the problems will be described below.
繰返信号Ｖｉの周波数をｆ （Ｈｚ）の−周期を、。The frequency of the repetitive signal Vi is f (Hz) - the period.
Ｎ−等分して得た第一の時間間隔へも（実時間サンプリ
ング周期）は、次式で与えられることは上記説明からも
当然である。It is obvious from the above description that the first time interval obtained by dividing N-equally (real-time sampling period) is given by the following equation.
Δｔ＝ （１／ｆ）÷Ｎ＝１／ｆＮ （秒）・・・・・
・（３）また、繰返信号ＶｉをＰ個毎にサンプリングす
る第二の時間間隔ΔＴ（等優待間サンプリング周期）は
、次の式で与えられる。Δt= (1/f)÷N=1/fN (seconds)...
-(3) Also, the second time interval ΔT (sampling period between equal benefits) for sampling the repetitive signal Vi every P times is given by the following equation.
ΔＴ＝Ｐｘ （１／ｆＮ）＝ＰΔｔ（秒）・・・・・・
（４）したがって、ΔＴ毎にサンプリングさせるために
は、上記第（３）式、第（４）式から原理的に繰返信号
Ｖｉの周波数ｆをＮ倍周したのちＰ分周すればよいこと
が分かる。しかしながら、実際には、ＡＤ変換器２３を
含む変換手段２の性能からサンプリング周期には限界が
存在する。加えて。ΔT=Px (1/fN)=PΔt (seconds)...
(4) Therefore, in order to sample every ΔT, in principle, from the above equations (3) and (4), the frequency f of the repetitive signal Vi should be multiplied by N and then divided by P. I understand. However, in reality, there is a limit to the sampling period due to the performance of the converting means 2 including the AD converter 23. In addition.
繰返信号Ｖｉの周波数ｆが高かったり、或いはＮが大き
かったりしたときには、ｆＮが倍周器の性能以上になる
ことから、上限を設ける必要がある。When the frequency f of the repetitive signal Vi is high or when N is large, fN exceeds the performance of the frequency multiplier, so it is necessary to set an upper limit.
ΔＴ＝１／ ［（ｆ／α）Ｘ （Ｎ／Ｑ））×（Ｐ／α
Ｑ） （秒）・・・・・・（５）これは、まずｆ
をαだけ分周し、ついでＮ／Ｑ倍周をおこなうことを意
味している。もちろん、αとＱとは整数である。ΔT=1/[(f/α)X (N/Q))×(P/α
Q) (Seconds)...(5) First of all, f
This means that the frequency is divided by α, and then the frequency is multiplied by N/Q. Of course, α and Q are integers.
ところで、Ｎは普通２ｍ（ｍは正の整数）にとるのが、
後の処理に有効であるので、αとＱも２の整数べき乗に
とるのが便利である。しかしながら、Ｐ／αＱは、Ｐが
奇数であるため整数にならず、ＰとαＱとを分けて処理
する必要がある。そして、Ｐ分周にも融通をもたせて１
次式のようにすることが考えられる。By the way, N is usually set to 2m (m is a positive integer).
Since it is effective for later processing, it is convenient to set α and Q to integer powers of 2 as well. However, P/αQ is not an integer because P is an odd number, and it is necessary to process P and αQ separately. Then, with flexibility in P division, 1
It is conceivable to use the following formula.
ΔＴ＝１／（（ｆ／α）Ｘ （Ｎ／Ｑ））×（βＰ／α
βＱ） （秒）・・・・・ （６）ここで、（αβ
Ｑ）がある一定の値になるように、α、β、Ｑを調整す
ると、回路構成が簡単になる。すなわち、βＰ倍周した
後、（αβＱ）分周を行なえばよい。そして、βは２の
へき乗にとると都合がよい。ΔT=1/((f/α)X (N/Q))×(βP/α
βQ) (seconds) (6) Here, (αβ
By adjusting α, β, and Q so that Q) becomes a certain constant value, the circuit configuration becomes simple. That is, after multiplying the frequency by βP, it is sufficient to perform frequency division by (αβQ). It is convenient to take β to the power of 2.
以上のことを具体的に数値を代入して求めた例を第９図
に示す。FIG. 9 shows an example in which the above results are obtained by specifically substituting numerical values.
第９図において、八Ｔを約２５（マイクロ秒）に、（α
βｆｆ）〜１６に設定しようとしたときに、繰返信号Ｖ
ｉの周波数ｆ （５０〜５００００ Ｈｚ ）に対して
、Ｎの値と、Ｐの値と、α、０、βの値と、当該条件下
の第二の時間間隔へＴ（マイクロ秒）とが与えられてい
る。In Figure 9, 8T is approximately 25 (microseconds) and (α
βff) ~ 16, the repeated signal V
For the frequency f (50 to 50000 Hz) of i, the value of N, the value of P, the values of α, 0, β, and T (microseconds) to the second time interval under the condition are It is given.
次に、本発明の第二の実施例を説明する。Next, a second embodiment of the present invention will be described.
第二の実施例が第一の実施例と異なるところは。What is the difference between the second embodiment and the first embodiment?
変換手段２のサンプリング動作が、前記ＮがＰの倍数で
なく、かつＰが素数である条件で行なわせる構成の制御
手段３ａとした点にある。The control means 3a is configured to perform the sampling operation of the conversion means 2 under the condition that N is not a multiple of P and P is a prime number.
このように構成した第二の実施例においても第一の実施
例と同様な作用効果を奏する。The second embodiment configured in this manner also has the same effects as the first embodiment.
さらに、本発明の第三の実施例を第１０図を参照して説
明する。Furthermore, a third embodiment of the present invention will be described with reference to FIG.
第三の実施例が第一の実施例と異なるところは、変換手
段２のサンプリング動作が、前記Ｎが２ｍ（ｍは正の整
数）で、Ｐが奇数である条件で行なわせる制御手段３ｂ
の構成とした点にある。The third embodiment differs from the first embodiment in that a control means 3b causes the sampling operation of the conversion means 2 to be performed under the conditions that N is 2m (m is a positive integer) and P is an odd number.
The point is that it is structured as follows.
このような第三の実施例においても第一の実施例と同様
な作用効果を奏する。The third embodiment also provides the same effects as the first embodiment.
この点を第１０図を用いて考察してみる。第１０図は、
第三の実施例の作用を具体的な事例に当てはめたもので
ある。Let's consider this point using Figure 10. Figure 10 shows
The operation of the third embodiment is applied to a specific example.
ここで、Ｎ＝２’＝６４、Ｐ＝５．７ ９１１．１５
としたときの、サイクル番号ＣＮｏ、Ｐ−Ｒにおけるサ
ンプリング位相番号ＰＮｏ、各サイクルでのサンプリン
グ開始番号ＳＮｏを第１０図に示す。Here, N=2'=64, P=5.7 911.15
FIG. 10 shows the cycle number CNo, the sampling phase number PNo in PR, and the sampling start number SNo in each cycle.
このようにＮが２ｍ（ｍは正の整数）でＰの奇数である
条件でサンプリングを実行しても、第一の実施例と同様
の作用が得られることになる。Even if sampling is performed under the conditions that N is 2m (m is a positive integer) and P is an odd number, the same effect as in the first embodiment can be obtained.
上記実施例では、Ｐ＜Ｎ、すなわちサンプリング周期が
繰返信号Ｖｉの周期より小さい場合であったが、ＰＡＮ
の場合、すなわち、サンプリング周期が繰返信号Ｖｉよ
り大きく、繰返信号Ｖｉの一サイクル以上を飛び越して
サンプリングがおこなわれる場合についても同様に動作
することを次に説明する。In the above embodiment, P<N, that is, the sampling period is smaller than the period of the repetitive signal Vi, but PAN
The same operation will be described below in the case where the sampling period is longer than the repetitive signal Vi and sampling is performed by skipping over one or more cycles of the repetitive signal Vi.
この場合、ＮとＰとは、次式のように与えられる。In this case, N and P are given as follows.
Ｐ＝Ａ’ Ｎ＋Ｒ’ ・ ・ ・ ・ ・ ・
（７）（ただし、Ａ′は正の整数、
Ｒ′≠０である）
Ｐ＞Ｎの場合のサンプリング動作がＰ＜Ｈのときと異な
る点は、繰返信号Ｖｉの一サイクル以上の飛び越しが起
り、サンプリングが行なわれる回数が一周期内で一回で
あることである。飛び越しサイクルではサンプリングが
行なわれないので除外するＰ毎にサンプリングすること
はＲ′毎にサンプリングすることと等価となる。P=A'N+R' ・ ・ ・ ・ ・ ・
(7) (However, A' is a positive integer and R'≠0.) The sampling operation when P>N is different from when P<H is that the repeated signal Vi skips one or more cycles. The number of times sampling is performed is once within one period. Since sampling is not performed in the interlaced cycle, sampling every P to be excluded is equivalent to sampling every R'.
このとき、０、Ｒ’ 、２Ｒ’ 、３Ｒ’ 、 ・・
・・（Ｎ−４）Ｒ’ と−周期内のサンプリング点が移
動し、Ｎを越したところでサイクル数が一つ増加したと
みなし、Ｎ個のサンプリングにはＲ′サイクル必要にな
る。At this time, 0, R', 2R', 3R',...
(N-4) The sampling point within the period R' and - moves, and when it exceeds N, it is assumed that the number of cycles has increased by one, and R' cycles are required for N samplings.
したがって、Ｎ個のサンプリングに要するサイクルの総
数は、飛び越しサイクルＡ’ＸＮとＲ′との和Ｐとなる
わけである。そして、サンプリングは、−周期内でただ
一回しか起らないので、ＰくＮの場合の各サイクルのサ
ンプリング開始位相そのものとなる。Therefore, the total number of cycles required for N samplings is the sum P of interlaced cycles A'XN and R'. Since sampling occurs only once within a period of -, this is the sampling start phase of each cycle in the case of P<N.
以上説明したことから、ＰＡＮの場合は、１〜（Ｎ−１
）の整数で、これとサンプリング番号との積から、その
サンプリング順位におけるサンプリング位相位置を求め
ることができる。From the above explanation, in the case of PAN, 1 to (N-1
), and from the product of this and the sampling number, the sampling phase position in that sampling order can be determined.
この場合、サンプリングしたデータの中に同じ位相での
データが繰返しサンプリングされないためには、最初の
サンプリングを除いたサンプリング番号で位相がＯとな
らないことが必要である。In this case, in order to prevent data at the same phase from being repeatedly sampled in the sampled data, it is necessary that the phase does not become O in sampling numbers other than the first sampling.
この要求を満足する条件は、ＮとＲ′とに共通素因数が
含まれないことであり、このことはＮとＰに共通素因数
が含まれないことになる。結局、Ｐ〉Ｎの場合は、Ｐ＜
Ｎの場合と同様の条件となる。The condition for satisfying this requirement is that N and R' do not include a common prime factor, which means that N and P do not include a common prime factor. After all, if P>N, then P<
The conditions are the same as in the case of N.
したがって、Ｐに素数を採用すれば基本条件は満足され
ることになる。また、Ｎが２ｍになる°ように選び、Ｐ
を奇数とすれば基本条件を満足することになる。このよ
うに上記サンプリング装［１は、ＰＡＮの場合でもＰＡ
Ｎの場合と同様に動作することになる。Therefore, if P is a prime number, the basic condition will be satisfied. Also, choose so that N is 2m, and P
If is an odd number, the basic condition will be satisfied. In this way, the above sampling device [1 is a PA even in the case of a PAN.
It will operate in the same way as in the case of N.
第１１図は、Ｎ＝２’＝８、Ｒ′＝１．２．３゜４．５
．６．７としたときのサンプリング番号ＳＮｏ、サンプ
リング位相番号ＰＮｏ等の関係を示す説明図である。In Figure 11, N=2'=8, R'=1.2.3°4.5
．． 6.7 is an explanatory diagram showing the relationship between sampling number SNo, sampling phase number PNo, etc.; FIG.
第１１図からも理解できるように、Ｒ′が偶数のときに
Ｓｏを除くサンプリング位相番号ＰＮ。As can be understood from FIG. 11, when R' is an even number, the sampling phase number PN excludes So.
にＯが生じて、Ｎ回のサンプリング中に繰り返し位相番
号が発生しているが、Ｒ′が奇数のときにはそのような
ことが起っていない。また、Ｒ′が奇数であるなら、Ｐ
も奇−数である。0 occurs, and a repeated phase number occurs during N samplings, but this does not occur when R' is an odd number. Also, if R' is an odd number, then P
is also an odd number.
なお、この場合もサンプリングした後のデジタル信号Ｄ
ａは５時系列になっていないため、デジタル信号Ｄａを
メモリ４に格納する際に、アドレスをサンプリング位相
番号ＰＮｏにしたがって制御すればよい。In addition, in this case as well, the digital signal D after sampling
Since a is not in 5 time series, when storing the digital signal Da in the memory 4, the address may be controlled according to the sampling phase number PNo.
また、デジタル信号Ｄａを時系列化する方法としては、
上述のようにメモリ４へのデジタル信号Ｄａの書き込み
時に時系列化する方法の他に、書き込み時にはそのまま
メモリ４への書き込みを行ない、読み出すときに当該サ
ンプリング位相番号ＰＮｏ等の記憶データに基づいて読
み出すことにより時系列化する方法を採用してもよい。In addition, as a method to time-series the digital signal Da,
In addition to the method of chronologically writing the digital signal Da to the memory 4 as described above, when writing, the digital signal Da is written to the memory 4 as it is, and when reading, it is read based on the stored data such as the sampling phase number PNo. Therefore, a method of chronologically arranging the information may be adopted.
「発明の効果」
以上述べたように本発明のサンプリング方法によれば、
繰返信号の一周期をＮ等分することにより得た第一の時
間間隔を、２倍して得た第二の時間間隔でサンプリング
し、かつ当該サンプリングを繰返信号のＰ周期分行ない
、サンプリングを前記ＮとＰとが共通素因数の含まない
条件で行なわせるので、繰返信号の一周期の整数等分し
た一連のデジタル信号を得ることができると言う効果が
ある。"Effects of the Invention" As described above, according to the sampling method of the present invention,
sampling a first time interval obtained by dividing one cycle of the repetitive signal into N equal parts, at a second time interval obtained by doubling it, and performing the sampling for P periods of the repetitive signal, Since sampling is performed under the condition that N and P do not include a common prime factor, it is possible to obtain a series of digital signals obtained by equally dividing one period of the repetitive signal by an integer.
また、本発明のサンプリング方法によれば、前記サンプ
リングを、前記ＮがＰの倍数でなく、かつＰが素数であ
る条件で行なってもよいので、サンプリングするための
計算が容易になる。さらに。Further, according to the sampling method of the present invention, the sampling may be performed under the condition that N is not a multiple of P and P is a prime number, so calculation for sampling becomes easy. moreover.
本発明のサンプリング方法によれば、前記サンプリング
を、前記Ｎが２ｍ（ｍは正の整数）でＰの奇数である条
件で行なうので、サンプリングするための計算が容易に
なる。According to the sampling method of the present invention, the sampling is performed under the condition that N is 2m (m is a positive integer) and P is an odd number, so calculation for sampling becomes easy.
上述のようにサンプリング動作をさせることにより・サ
ンプリングが繰返信号に同期し、しかも繰返信号の一周
期の同じ位相でのデータが繰返しサンプリングされるこ
となく同時間間隔の異なった位相におけるＮ個のデータ
をサンプリングできることになる。By performing the sampling operation as described above, the sampling is synchronized with the repetitive signal, and data at the same phase in one cycle of the repetitive signal is not sampled repeatedly, but N data at different phases at the same time interval are sampled. data can be sampled.
また１本発明のサンプリング装置によれば、変換手段に
よりアナログ信号がサンプリングされて、デジタル信号
化され、この変換手段が制御手段により所定の制御動作
がなされるので、サンプリングが繰返信号に同期し、し
かも繰返信号の一周期の同じ位相でのデータが繰返しサ
ンプリングされることなく、かつ同じ時間間隔の異なっ
た位相におけるＮ個のデータをサンプリングで−きると
いう効果がある。Furthermore, according to the sampling device of the present invention, the analog signal is sampled by the conversion means and converted into a digital signal, and the conversion means is subjected to a predetermined control operation by the control means, so that the sampling is synchronized with the repetitive signal. Moreover, there is an effect that data at the same phase in one period of the repetitive signal is not repeatedly sampled, and N pieces of data at different phases at the same time interval can be sampled.
また、本発明のサンプリング装置によれば、前記変換手
段のサンプリング動作を、前記ＮがＰの倍数でなく、か
つＰが素数である条件で行なわせているので、Ｎ、Ｐの
設定、計算等が簡単になる。Further, according to the sampling device of the present invention, the sampling operation of the converting means is performed under the condition that N is not a multiple of P and P is a prime number, so that the setting, calculation, etc. of N and P are performed. becomes easier.
さらに、本発明のサンプリング装置によれば、前記変換
手段のサンプリング動作を、前記Ｎが２ｍ（ｍは正の整
数）でＰの奇数である条件で行なわせているので、Ｎ、
Ｐの設定、計算等が簡単になる。Furthermore, according to the sampling device of the present invention, the sampling operation of the conversion means is performed under the condition that N is 2m (m is a positive integer) and P is an odd number.
Setting, calculation, etc. of P becomes easy.
第１図は本発明のサンプリング装置の第一の実施例を示
すブロック図、第２図乃至第４図は本発明の詳細な説明
するために示す説明図、第５図は前記第一の実施例の動
作を説明するために示すフローチャート、第６図は前記
第一の実施例の動作を説明するために示す説明図、第７
図は前記第一の実施例の動作、を説明するために示すタ
イムチャート、第８図は前記第一の実施例においてサン
プリング条件等を変更した場合の例を示す説明図、第９
図は前記第一の実施例を具体化する際の問題点等を説明
するために示す説明図、第１０図は第三の実施例を説明
するために示す説明図、第１１図はＰがＮより大きい場
合でも本発明の原理が成立することを説明するために示
す説明図である。
１・・・サンプリング装置
２・・・変換手段
３・・・制御手段
４・・・メモリ
２１・・・前置増幅回路
２２・・・サンプルホールド回路
２３・・・ＡＤ変換器
３１・・・コントローラ
３２・・・トリガー回路
３３・・・サンプリング条件設定器FIG. 1 is a block diagram showing a first embodiment of the sampling device of the present invention, FIGS. 2 to 4 are explanatory diagrams for explaining the present invention in detail, and FIG. 5 is a block diagram showing the first embodiment of the sampling device of the present invention. FIG. 6 is a flowchart shown to explain the operation of the example, FIG. 6 is an explanatory diagram shown to explain the operation of the first embodiment, and FIG.
The figures are time charts shown to explain the operation of the first embodiment, FIG. 8 is an explanatory diagram showing an example when sampling conditions etc. are changed in the first embodiment, and FIG.
The figure is an explanatory diagram shown to explain problems etc. when embodying the first embodiment, FIG. 10 is an explanatory diagram shown to explain the third embodiment, and FIG. FIG. 7 is an explanatory diagram shown to explain that the principle of the present invention holds true even when the number is larger than N. 1... Sampling device 2... Conversion means 3... Control means 4... Memory 21... Preamplifier circuit 22... Sample hold circuit 23... AD converter 31... Controller 32...Trigger circuit 33...Sampling condition setter
Claims (6)
整数）等分して第一の時間間隔を求め、当該第一の時間
間隔をＰ（正の整数）倍した第二の時間間隔で前記繰返
信号をサンプリングし、当該サンプリングを繰返信号の
Ｐ周期分行ない、かつ当該サンプリングは前記ＮとＰと
が共通素因数を含まない条件で行なうことを特徴とする
サンプリング方法。(1) Divide one period of the repetitive signal to be sampled into N (positive integer) equal parts to find the first time interval, and calculate the second time by multiplying the first time interval by P (positive integer). A sampling method characterized in that the repetitive signal is sampled at intervals, the sampling is performed for P cycles of the repetitive signal, and the sampling is performed under the condition that the N and P do not include a common prime factor.
かつＰが素数である条件で行なうことを特徴とする請求
項（１）記載のサンプリング方法。(2) In the sampling, the N is not a multiple of P;
2. The sampling method according to claim 1, wherein the sampling method is performed under the condition that P is a prime number.
数）で、Ｐが奇数である条件で行なうことを特徴とする
請求項（１）記載のサンプリング方法。(3) The sampling method according to claim 1, wherein the sampling is performed under the condition that N is 2m (m is a positive integer) and P is an odd number.
デジタルデータとする変換手段と、サンプリングすべき
繰返信号の一周期をＮ（正の整数）等分して第一の時間
間隔を求め、当該第一の時間間隔をＰ（正の整数）倍し
た第二の時間間隔をもって前記変換手段をサンプリング
動作させると共に、当該サンプリング動作を繰返信号の
Ｐ周期あるいはその整数倍分行なわせ、かつ当該サンプ
リング動作を前記ＮとＰとが共通素因数の含まない条件
で行なわせる制御手段とから構成したことを特徴とする
サンプリング装置。(4) A conversion means that samples the repetitive signal to be sampled and converts it into digital data, and divides one cycle of the repetitive signal to be sampled into N (positive integer) equal parts to obtain the first time interval, and The conversion means is caused to perform a sampling operation at a second time interval that is P (a positive integer) times the first time interval, and the sampling operation is performed for P periods of the repetitive signal or an integer multiple thereof, and the sampling A sampling device comprising a control means for causing the operation to be performed under conditions where the N and P do not include a common prime factor.
作を、前記ＮがＰの倍数でなく、かつＰが素数である条
件で行なわせる構成としたことを特徴とする請求項（４
）記載のサンプリング装置。(5) The control means is configured to cause the sampling operation of the conversion means to be performed under the condition that the N is not a multiple of P and P is a prime number.
) Sampling device as described.
作を、前記Ｎが２ｍ（ｍは正の整数）で、Ｐが奇数であ
る条件で行なわせる構成としたことを特徴とする請求項
（４）記載のサンプリング装置。(6) The control means is configured to cause the sampling operation of the conversion means to be performed under the conditions that the N is 2m (m is a positive integer) and P is an odd number. ) Sampling device as described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13752889A JPH034621A (en) | 1989-06-01 | 1989-06-01 | Method and device for sampling |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13752889A JPH034621A (en) | 1989-06-01 | 1989-06-01 | Method and device for sampling |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH034621A true JPH034621A (en) | 1991-01-10 |
Family
ID=15200785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13752889A Pending JPH034621A (en) | 1989-06-01 | 1989-06-01 | Method and device for sampling |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH034621A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218877A (en) * | 1991-06-21 | 1993-08-27 | Motorola Inc | Frequency conversion type coherent ad conversion system for modulated signal |
| JP2009270895A (en) * | 2008-05-02 | 2009-11-19 | Advantest Corp | Sampling device and testing device |
| JP2010068024A (en) * | 2008-09-08 | 2010-03-25 | Yokogawa Electric Corp | Thermoregulator |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58174861A (en) * | 1982-04-07 | 1983-10-13 | Sony Tektronix Corp | Property measuring apparatus for analog/digital converter |
| JPS6171499A (en) * | 1984-09-14 | 1986-04-12 | Hitachi Ltd | Data sampling method |
| JPS61253934A (en) * | 1985-05-02 | 1986-11-11 | Hitachi Ltd | Testing device for a/d converter |
| JPS62133820A (en) * | 1985-12-06 | 1987-06-17 | Hitachi Ltd | Test equipment for digital-analog converter |
-
1989
- 1989-06-01 JP JP13752889A patent/JPH034621A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58174861A (en) * | 1982-04-07 | 1983-10-13 | Sony Tektronix Corp | Property measuring apparatus for analog/digital converter |
| JPS6171499A (en) * | 1984-09-14 | 1986-04-12 | Hitachi Ltd | Data sampling method |
| JPS61253934A (en) * | 1985-05-02 | 1986-11-11 | Hitachi Ltd | Testing device for a/d converter |
| JPS62133820A (en) * | 1985-12-06 | 1987-06-17 | Hitachi Ltd | Test equipment for digital-analog converter |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218877A (en) * | 1991-06-21 | 1993-08-27 | Motorola Inc | Frequency conversion type coherent ad conversion system for modulated signal |
| JP2009270895A (en) * | 2008-05-02 | 2009-11-19 | Advantest Corp | Sampling device and testing device |
| JP2010068024A (en) * | 2008-09-08 | 2010-03-25 | Yokogawa Electric Corp | Thermoregulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0601201A1 (en) | Waveform a/d converter and d/a converter | |
| KR100576226B1 (en) | An interleaved digital peak detector | |
| US5714954A (en) | Waveform-generating apparatus | |
| JPH034621A (en) | Method and device for sampling | |
| JPH0548648B2 (en) | ||
| JPS6233599B2 (en) | ||
| KR19980025383A (en) | Frequency inverter | |
| JPH03263924A (en) | Digital measuring method and device for periodical signal | |
| EP0316958B1 (en) | Apparatus and method for measuring frequency response function | |
| JP2576585B2 (en) | Pulse generator | |
| JPH11168325A (en) | Signal generation circuit | |
| JP2971307B2 (en) | Waveform recording device | |
| SU1589403A1 (en) | Interference suppression device | |
| SU923015A2 (en) | Pulse repetition frequency multiplier | |
| JP2000241459A (en) | Waveform recording device | |
| SU1718218A1 (en) | Random number sequence generator | |
| SU1068936A1 (en) | Random process generator | |
| JPH0735791A (en) | Time measuring instrument | |
| JPH01258020A (en) | Data reader | |
| SU1764052A1 (en) | Random number generator | |
| SU1228029A1 (en) | Method of measuring frequency | |
| SU463979A1 (en) | Digital Random Process Analyzer | |
| SU1173554A2 (en) | Controllable frequency divider | |
| SU408300A1 (en) | DEVICE FOR OBTAINING RANDOM NUMBERS | |
| JP3256356B2 (en) | Time difference measurement method |