JPH0344967A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0344967A JPH0344967A JP18098689A JP18098689A JPH0344967A JP H0344967 A JPH0344967 A JP H0344967A JP 18098689 A JP18098689 A JP 18098689A JP 18098689 A JP18098689 A JP 18098689A JP H0344967 A JPH0344967 A JP H0344967A
- Authority
- JP
- Japan
- Prior art keywords
- inp
- layer
- atomic layer
- gaas
- schottky junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 23
- 239000013078 crystal Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000003877 atomic layer epitaxy Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 12
- 238000000151 deposition Methods 0.000 abstract description 2
- 229910052737 gold Inorganic materials 0.000 abstract description 2
- 229910052718 tin Inorganic materials 0.000 abstract description 2
- 238000005275 alloying Methods 0.000 abstract 1
- 238000007740 vapor deposition Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000002484 cyclic voltammetry Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法に係り、特に、 InPのショッ
トキー接合を含む半導体装置の製造方法に関し。
トキー接合を含む半導体装置の製造方法に関し。
InPのショットキー接合を実効的に実現する方法を目
的とし。
的とし。
一導電型のInP結晶上に一導電型のGaAsエピタキ
シャル原子層を原子層エピタキシーにより形成した後、
該GaAsエピタキシャル原子層に接して金属電極を形
成することにより、実効的にInPのショットキー接合
を形成する工程を含む半導体装置の製造方法により構成
する。
シャル原子層を原子層エピタキシーにより形成した後、
該GaAsエピタキシャル原子層に接して金属電極を形
成することにより、実効的にInPのショットキー接合
を形成する工程を含む半導体装置の製造方法により構成
する。
〔産業上の利用分野]
本発明は半導体装置の製造方法に係り5特にInPのシ
ョットキー接合を含む半導体装置の製造方法に関する。
ョットキー接合を含む半導体装置の製造方法に関する。
近年めざましい発展を続けている光通信技術の一つとし
て、光電子集積回路(OEIC)がある。
て、光電子集積回路(OEIC)がある。
これは、−チップ内に光電変換部と増幅部を有すること
を一つの特徴としている。特に、1μm帯の0EICで
は、 InGaAs/InPまたはInGaAsP/
InPヘテロ接合素子を受光部とし、 rnP電界効果
トランジスタ(InP FET)を増幅部とするのが一
般的である。
を一つの特徴としている。特に、1μm帯の0EICで
は、 InGaAs/InPまたはInGaAsP/
InPヘテロ接合素子を受光部とし、 rnP電界効果
トランジスタ(InP FET)を増幅部とするのが一
般的である。
従って、 InP結晶を基板として、その上に各種の半
導体装置を集積する技術が必要とされる。
導体装置を集積する技術が必要とされる。
従来、rnPFETでは、n型の導電性をもつInPに
アクセプタ不純物を熱拡散させて p−n接合と空乏層
を形成することが行われてきた。
アクセプタ不純物を熱拡散させて p−n接合と空乏層
を形成することが行われてきた。
しかし、このような不純物拡散を用いる方法では約60
0’Cの高温プロセスを必要とするのでInP結晶がダ
メージを受けやすく、また、拡散深さの制御が難しいな
どの難点があった。製造工程も複雑で、コスト高となっ
ていた。
0’Cの高温プロセスを必要とするのでInP結晶がダ
メージを受けやすく、また、拡散深さの制御が難しいな
どの難点があった。製造工程も複雑で、コスト高となっ
ていた。
一方、空乏層を簡単に形成する方法としてショットキー
接合があるが、 InPのショットキー接合は現在のと
ころ実現が難しい。
接合があるが、 InPのショットキー接合は現在のと
ころ実現が難しい。
〔発明が解決しようとする課題]
本発明は、 InP結晶の上に極く薄いGaAsエピタ
キシャル原子層を形成して、実効的にInPのショット
キー接合の機能を有する空乏層接合部を実現する低温プ
ロセスを提供し、素子特性の向上を図るとともに、製造
工程を簡単にしてコスト低下を図ることを目的とする。
キシャル原子層を形成して、実効的にInPのショット
キー接合の機能を有する空乏層接合部を実現する低温プ
ロセスを提供し、素子特性の向上を図るとともに、製造
工程を簡単にしてコスト低下を図ることを目的とする。
上記課題は、−導電型のInP結晶2上に一導電型のG
aAsエピタキシャル原子層3を原子層エピタキシーに
より形成した後、該GaAsエピタキシャル原子層3に
接して金属電極4を形成することにより、実効的にIn
Pのショットキー接合を形成する工程を含む半導体装置
の製造方法によって解決される。
aAsエピタキシャル原子層3を原子層エピタキシーに
より形成した後、該GaAsエピタキシャル原子層3に
接して金属電極4を形成することにより、実効的にIn
Pのショットキー接合を形成する工程を含む半導体装置
の製造方法によって解決される。
〔作用]
本発明では、実効的にInPのショットキー接合を形成
する方法として、原子層エビクキシー技術を利用する。
する方法として、原子層エビクキシー技術を利用する。
即ち、−導電型のrnP結晶上に一導電型のGaAs層
を数原子層乃至数十原子層成長させる。
を数原子層乃至数十原子層成長させる。
第1図は、原子層エピタキシーにより成長したInP結
晶上のGaAs原子層を模式的に表したものである。
InP結晶上にGa層とAs層が1層づつ順次成長する
。さらにその上に金属電極を付着してGaAsショット
キー接合を形成する。GaAsにおいては。
晶上のGaAs原子層を模式的に表したものである。
InP結晶上にGa層とAs層が1層づつ順次成長する
。さらにその上に金属電極を付着してGaAsショット
キー接合を形成する。GaAsにおいては。
例えばAIのような金属と良好なショットキー接合を作
る技術が既に確立されている。
る技術が既に確立されている。
ところで、 GaAs層を数十穴程度に薄く形成すれば
、空乏層はInP結晶内に形成されることになり。
、空乏層はInP結晶内に形成されることになり。
実効的にInPシゴットキー接合が形成されたことにな
り、実験的にもショットキー接合の機能を有することが
示される。
り、実験的にもショットキー接合の機能を有することが
示される。
〔実施例]
以下2本発明の実施例について説明する。
第2図(a)乃至(d)は実施例で1本発明の方法を適
用したショットキー接合ダイオードの製造工程を説明す
るための断面図であり、lばInP基板でn”4nP基
板22はバッファ層でn−1nP。
用したショットキー接合ダイオードの製造工程を説明す
るための断面図であり、lばInP基板でn”4nP基
板22はバッファ層でn−1nP。
3はGaAsのエピタキシャル原子層、4は金属電極で
AI電極、5は基板側電極を表す。
AI電極、5は基板側電極を表す。
以下、第2図(a)乃至(d)を参照しながら説明する
。
。
第2図(a)参照
厚さ350μmのSnドープ(100) n” −1n
P基板(n −2X 10 ”cm−’) lの上に、
厚さ2層mのSnドープn 4nP (n = 2 X
1016cm−”)のバッファ層2を有機金属化学気
相堆積(MOCVD)法によりエピタキシャル成長する
。
P基板(n −2X 10 ”cm−’) lの上に、
厚さ2層mのSnドープn 4nP (n = 2 X
1016cm−”)のバッファ層2を有機金属化学気
相堆積(MOCVD)法によりエピタキシャル成長する
。
第2図(b)参照
Gaソースとしてトリメチルガリウム、 Asソースと
してアルシンを用い、基板温度を450″Cにしてバッ
ファ層2の上に、 SnドープGaAs層(n=2x1
0 ”cm−’)を゛原子層エピタキシーにより、5原
子層戒長する。1原子層とはGaとAsの一対の層をい
い、5原子層の厚さは14人である。
してアルシンを用い、基板温度を450″Cにしてバッ
ファ層2の上に、 SnドープGaAs層(n=2x1
0 ”cm−’)を゛原子層エピタキシーにより、5原
子層戒長する。1原子層とはGaとAsの一対の層をい
い、5原子層の厚さは14人である。
第2図(C)参照
GaAsのエピタキシャル原子層3の上に、 AIを厚
さ1000人に蒸着してAI電極4を形成する。
さ1000人に蒸着してAI電極4を形成する。
第2図(d)参照
n”−InP基板1側にAuとSnを蒸着しアロイ化し
て厚さ3000人の基板側電極5を形成する。
て厚さ3000人の基板側電極5を形成する。
AI電極4はショットキー電極を形成し、基板側電極5
はオーミック電極を形成する。
はオーミック電極を形成する。
このようにして製造したショットキー接合型ダイオード
は、介在させたGaAsエピタキシャル原子層3の厚さ
は極めて小さく、空乏層の広がりはInPのキャリア濃
度と外から印加した電圧だけで正確にきまる。このこと
は、C−V測定から求めた1/C2−Vプロットが直線
になることから確かめられた。
は、介在させたGaAsエピタキシャル原子層3の厚さ
は極めて小さく、空乏層の広がりはInPのキャリア濃
度と外から印加した電圧だけで正確にきまる。このこと
は、C−V測定から求めた1/C2−Vプロットが直線
になることから確かめられた。
また、順方向の電流−電圧特性
Ir =Aexp (qVy /nkT)から決まる理
想因子nの値がほぼ1になった。
想因子nの値がほぼ1になった。
これらのことから、空乏層がInP内に広がっており、
実効的にほぼ完全なInPショットキー接合が形成され
ていると考えることができる。
実効的にほぼ完全なInPショットキー接合が形成され
ていると考えることができる。
第3図にこのショットキー接合ダイオードのエネルギー
バンド図を示す。空乏層がバッファ層2のTnP結晶内
に形成され、実効的にInPショットキー接合が形成さ
れている。InPとGaAsのエネルギーギャップE9
は、常温でそれぞれ、 1.35eV。
バンド図を示す。空乏層がバッファ層2のTnP結晶内
に形成され、実効的にInPショットキー接合が形成さ
れている。InPとGaAsのエネルギーギャップE9
は、常温でそれぞれ、 1.35eV。
1.42eVである。
逆方向の暗電流も、従来のp−n接合の場合に比べて著
しく減少した。これは、 GaAsエピタキシャル原子
層3の成長温度が450°Cであるので、従来、熱拡散
で問題となっていた熱ダメージがほとんどなくなったた
めである。
しく減少した。これは、 GaAsエピタキシャル原子
層3の成長温度が450°Cであるので、従来、熱拡散
で問題となっていた熱ダメージがほとんどなくなったた
めである。
良好なInPショットキー接合が実効的に形成されるG
aAsエピタキシャル原子層3の厚さは3原子層以上で
、上限は40層程度である。
aAsエピタキシャル原子層3の厚さは3原子層以上で
、上限は40層程度である。
なお1本実施例ではn型のInP結晶上にn型のGaA
sエピタキシャル原子層を形成したが、p型のInP結
晶上にp型のGaAsエピタキシャル原子層を形成する
ようにしてもよい。
sエピタキシャル原子層を形成したが、p型のInP結
晶上にp型のGaAsエピタキシャル原子層を形成する
ようにしてもよい。
rnPFETのゲート部の形成に2以上述べた方法を適
用できることは勿論である。
用できることは勿論である。
以上説明した様に1本発明によれば、従来形成が困難で
あったInPのショットキー接合を実効的に形成するこ
とができる。
あったInPのショットキー接合を実効的に形成するこ
とができる。
本発明は、高温プロセスを必要とせずにInPのショッ
トキー接合が実現できるので、 InPを基板とする光
電子集積回路に適用するとき、効果が大きい。
トキー接合が実現できるので、 InPを基板とする光
電子集積回路に適用するとき、効果が大きい。
第1図はInP結晶上のGaAs原子層を模式的に示す
図。 第2図(a)乃至(d)は実施例で、シヨ・ノドキー接
合ダイオードの製造工程を説明するための断面図。 第3図はエネルギーバンド図 である。図において。 1はInP基牟反であってn”−InP基板。 2はバッファ層であってn4nP結晶。 3はGaAsエピタキシャル原子層。 4は金属電極であって旧電極 5は基板側電極 トP頽晶ヒのGαAS臣子、q 葛 幻 工不1しマーへントロ 事 圓
図。 第2図(a)乃至(d)は実施例で、シヨ・ノドキー接
合ダイオードの製造工程を説明するための断面図。 第3図はエネルギーバンド図 である。図において。 1はInP基牟反であってn”−InP基板。 2はバッファ層であってn4nP結晶。 3はGaAsエピタキシャル原子層。 4は金属電極であって旧電極 5は基板側電極 トP頽晶ヒのGαAS臣子、q 葛 幻 工不1しマーへントロ 事 圓
Claims (1)
- 一導電型のInP結晶(2)上に一導電型のGaAsエ
ピタキシャル原子層(3)を原子層エピタキシーにより
形成した後、該GaAsエピタキシャル原子層(3)に
接して金属電極(4)を形成することにより、実効的に
InPのショットキー接合を形成する工程を含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18098689A JP2789689B2 (ja) | 1989-07-12 | 1989-07-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18098689A JP2789689B2 (ja) | 1989-07-12 | 1989-07-12 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0344967A true JPH0344967A (ja) | 1991-02-26 |
JP2789689B2 JP2789689B2 (ja) | 1998-08-20 |
Family
ID=16092744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18098689A Expired - Lifetime JP2789689B2 (ja) | 1989-07-12 | 1989-07-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2789689B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6833161B2 (en) * | 2002-02-26 | 2004-12-21 | Applied Materials, Inc. | Cyclical deposition of tungsten nitride for metal oxide gate electrode |
JP2010034344A (ja) * | 2008-07-30 | 2010-02-12 | Sumco Corp | 半導体ウェーハの比抵抗値測定方法 |
US7732325B2 (en) | 2002-01-26 | 2010-06-08 | Applied Materials, Inc. | Plasma-enhanced cyclic layer deposition process for barrier layers |
US7781326B2 (en) | 2001-02-02 | 2010-08-24 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
US10280509B2 (en) | 2001-07-16 | 2019-05-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
-
1989
- 1989-07-12 JP JP18098689A patent/JP2789689B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7781326B2 (en) | 2001-02-02 | 2010-08-24 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
US10280509B2 (en) | 2001-07-16 | 2019-05-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
US7732325B2 (en) | 2002-01-26 | 2010-06-08 | Applied Materials, Inc. | Plasma-enhanced cyclic layer deposition process for barrier layers |
US6833161B2 (en) * | 2002-02-26 | 2004-12-21 | Applied Materials, Inc. | Cyclical deposition of tungsten nitride for metal oxide gate electrode |
JP2010034344A (ja) * | 2008-07-30 | 2010-02-12 | Sumco Corp | 半導体ウェーハの比抵抗値測定方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2789689B2 (ja) | 1998-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6281528B1 (en) | Ohmic contact improvement between layer of a semiconductor device | |
EP1564801A1 (en) | Low doped layer for nitride-based semiconductor device | |
JP4631103B2 (ja) | 半導体装置およびその製造方法 | |
US5036023A (en) | Rapid thermal processing method of making a semiconductor device | |
CN111640817B (zh) | 一种悬空横向双异质结光探测器及其制作方法 | |
JPS6327851B2 (ja) | ||
US4745446A (en) | Photodetector and amplifier integration | |
JPS6058686A (ja) | 光検出器及びその製造方法 | |
JPH0344967A (ja) | 半導体装置の製造方法 | |
US5158896A (en) | Method for fabricating group III-V heterostructure devices having self-aligned graded contact diffusion regions | |
US5162891A (en) | Group III-V heterostructure devices having self-aligned graded contact diffusion regions and method for fabricating same | |
US7009224B2 (en) | Metamorphic long wavelength high-speed photodiode | |
JPS60233855A (ja) | 半導体装置 | |
Wu et al. | An overview of HgCdTe MBE technology | |
JPS6149484A (ja) | 化合物半導体素子及びその製造方法 | |
JPS6398158A (ja) | ホトダイオ−ド | |
Budianu et al. | Heterostructures on InP substrate for high-speed detection devices over a large spectral range (0.8–1.6 μm) | |
JP2651143B2 (ja) | 超伝導トランジスタ | |
JPS61241972A (ja) | 化合物半導体装置 | |
JPS62209855A (ja) | 炭化けい素を用いた半導体素子 | |
JPH01140663A (ja) | 半導体装置の電極 | |
KR950009629B1 (ko) | 화합물 반도체(InGaAs)수광 소자 | |
US5100836A (en) | Method of making a semiconductor device | |
JPS61248479A (ja) | 化合物半導体装置 | |
JPS62150890A (ja) | 半導体受光装置 |