JPH0344779A - パターン認識プロセッサ - Google Patents
パターン認識プロセッサInfo
- Publication number
- JPH0344779A JPH0344779A JP1179827A JP17982789A JPH0344779A JP H0344779 A JPH0344779 A JP H0344779A JP 1179827 A JP1179827 A JP 1179827A JP 17982789 A JP17982789 A JP 17982789A JP H0344779 A JPH0344779 A JP H0344779A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- pattern recognition
- operation code
- given
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 83
- 238000003909 pattern recognition Methods 0.000 claims description 40
- 239000013598 vector Substances 0.000 claims description 28
- 238000004364 calculation method Methods 0.000 claims description 20
- 238000009825 accumulation Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 20
- 239000011159 matrix material Substances 0.000 abstract description 12
- 238000001914 filtration Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000004422 calculation algorithm Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Advance Control (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はパターン認識を効率的に実行するパターン認識
プロセッサに関する。
プロセッサに関する。
(従来の技術)
パターン認識のアルゴリズムにおいては、一般に空間フ
ィルタリング、マトリクス演算等の処理が′#繁に現れ
るため、これらを高速に実行することが重要な課題であ
る。
ィルタリング、マトリクス演算等の処理が′#繁に現れ
るため、これらを高速に実行することが重要な課題であ
る。
従来のアルゴリズムの一例として、電子情報通信学会研
究会報告PRU86−76の49ページから55ページ
に、上、開本等により!階層化判別法とその文字認識シ
ステムPC−OCRJと題して発表された論文に提案さ
れている次の手法がある。
究会報告PRU86−76の49ページから55ページ
に、上、開本等により!階層化判別法とその文字認識シ
ステムPC−OCRJと題して発表された論文に提案さ
れている次の手法がある。
まず、2fli画像である文字データより、ある決まっ
たりサンプリング点を中心とした局所空間フィルタリン
グ処理によって得られる濃度値を求め、初期特徴ベクト
ルXとする0局所空間フィルタリング処理は画像データ
から局所領域内の画素を取り出し、これをアドレスとす
るテーブルルックアップ処理を用いて実現している6次
に初期特徴ベクトルXと、あらかじめ決定されている変
換行列Aとの積、 y=Ax を求める。この処理によって、初期特徴ベタ1ヘルXか
ら更に認識に有効な特徴ベクトルyを得ることができる
。
たりサンプリング点を中心とした局所空間フィルタリン
グ処理によって得られる濃度値を求め、初期特徴ベクト
ルXとする0局所空間フィルタリング処理は画像データ
から局所領域内の画素を取り出し、これをアドレスとす
るテーブルルックアップ処理を用いて実現している6次
に初期特徴ベクトルXと、あらかじめ決定されている変
換行列Aとの積、 y=Ax を求める。この処理によって、初期特徴ベタ1ヘルXか
ら更に認識に有効な特徴ベクトルyを得ることができる
。
次にカテゴリの判定処理として、辞書の各カテゴリに対
応するベクトルの中から、特徴ベクトルyとの類似度が
最大、または距tit値が最小であるようなベクトルを
求め、そのカテゴリを認識結果とする0例えば類似度を
用いる場′合、両ベクトルが正規化されているならば、
各カテゴリに対応するベクトルm、を第1行とする行列
Mと特徴ベクトルyとの積、 z=My を求め、得られた類似度ベクトルZから最大要素を検出
する処理として表される。
応するベクトルの中から、特徴ベクトルyとの類似度が
最大、または距tit値が最小であるようなベクトルを
求め、そのカテゴリを認識結果とする0例えば類似度を
用いる場′合、両ベクトルが正規化されているならば、
各カテゴリに対応するベクトルm、を第1行とする行列
Mと特徴ベクトルyとの積、 z=My を求め、得られた類似度ベクトルZから最大要素を検出
する処理として表される。
以上の処理において現れる空間フィルタリングやマトリ
クス演算は、画素、行列要素、または行といったレベル
で演算を独立に行なうことができる。そこで上記論文の
システムにおいては、パイプライン処理が可能なイメー
ジ・パイブラインド・プロセッサ(以下、lmPPと略
記)を複数個用いた並列処理により、高速化がなされて
いた。
クス演算は、画素、行列要素、または行といったレベル
で演算を独立に行なうことができる。そこで上記論文の
システムにおいては、パイプライン処理が可能なイメー
ジ・パイブラインド・プロセッサ(以下、lmPPと略
記)を複数個用いた並列処理により、高速化がなされて
いた。
(発明が解決しようとする課題)
ところで、2m画像の空間フィルタリングにおいては、
注目画素とその近傍画素が同じワード内のある一定のビ
ット位置にくるように取り出す処理が現れる。しかし、
必要な画素が異なるアドレスに格納されている場合、取
り出し処理の度に毎回各アドレスから読み出しを行なう
とメモリアクセス回数が増え、効率が悪いという問題点
がある。
注目画素とその近傍画素が同じワード内のある一定のビ
ット位置にくるように取り出す処理が現れる。しかし、
必要な画素が異なるアドレスに格納されている場合、取
り出し処理の度に毎回各アドレスから読み出しを行なう
とメモリアクセス回数が増え、効率が悪いという問題点
がある。
また、従来のシステムにおいては演算部をパイグライン
処理等により高速化することがなされているが、テーブ
ルルックアップ処理を含む場合などはメモリアクセスが
増えて処理速度のボトルネックとなる問題点がある。
処理等により高速化することがなされているが、テーブ
ルルックアップ処理を含む場合などはメモリアクセスが
増えて処理速度のボトルネックとなる問題点がある。
更に、行列とベクトルの乗算では、上で述べたように行
列要素または行単位での並列処理が可能であり、特に次
元数が大きい場合は複数の演算部により実行する方法が
有効である。この場合データ格納用のメモリを、全ての
演算部からアクセス可能な共有メモリとする方式と、各
演算部が固有にアクセス可能なローカルメモリとする方
式の2通りが考えられる。共有メモリの場合アクセス競
合による処理速度の低下があるのに対し、ローカルメモ
リ方式の方が並列動作を効率化しやすく、この場合に適
しているが、演算部間でのデータ転送による処理速度の
低下が問題である。
列要素または行単位での並列処理が可能であり、特に次
元数が大きい場合は複数の演算部により実行する方法が
有効である。この場合データ格納用のメモリを、全ての
演算部からアクセス可能な共有メモリとする方式と、各
演算部が固有にアクセス可能なローカルメモリとする方
式の2通りが考えられる。共有メモリの場合アクセス競
合による処理速度の低下があるのに対し、ローカルメモ
リ方式の方が並列動作を効率化しやすく、この場合に適
しているが、演算部間でのデータ転送による処理速度の
低下が問題である。
そこで本発明の目的は、パターン認識処理に現れる空間
フィルタリングやマトリクス演算等を、効率のよいパイ
プライン処理や並列処理によって高速に実行する装置を
提供することにある。
フィルタリングやマトリクス演算等を、効率のよいパイ
プライン処理や並列処理によって高速に実行する装置を
提供することにある。
(課題を解決するための手段)
本発明によるパターン記載装置は、画像データから特徴
ベクトルを算出し、あらかじめ与えられた辞書データと
の間で距離計算もしくは類似度計算を行ない、前記画像
データの属するカテゴリを決定するパターン認識プロセ
ッサであって、外部より与えられるオペーレーションコ
ードとアドレスに従って動作し、前記画像データや前記
特徴ベクトルを格納する、独立にアクセス可能な2つの
ポートを備えた2ポートメモリと、外部より与えられる
オペ−レージ1ンコードとアドレスに従って動作し、前
記辞書データを格納する辞書メモリと、 外部より与えられるオペ−レージ1ンコードに従って動
作し、前記2ポートメモリの第1のポートより読み出さ
れるデータに対し、バレルシフト演算を実行するシフト
演算部と、 外部より与えられるオペーレーションコードに従って動
作し、前記シフト演算部の出力値と前記辞書メモリの読
み出しデータを入力し、算術演算または論理演算を実行
するALUと、 外部より与えられるオペ−レージ1ンコードに従って動
作し、前記ALUの出力値と前記辞書メモリの読み出し
データを入力し、乗算および累算を実行する乗加算器と
、 外部より与えられるオペーレーションコードに従って動
作し、前記乗加算器の出力値を保持し、外部へ出力する
放送レジスタと、 前記乗加算器の出力値と外部からの入力データのうち1
つを、外部より与えられるオペーレーションコードに従
って選択し、その結果を前記2ポートメモリに対して第
2のポートより書き込みを可能とする第1のマルチプレ
クサ、 とを含んで構成される。
ベクトルを算出し、あらかじめ与えられた辞書データと
の間で距離計算もしくは類似度計算を行ない、前記画像
データの属するカテゴリを決定するパターン認識プロセ
ッサであって、外部より与えられるオペーレーションコ
ードとアドレスに従って動作し、前記画像データや前記
特徴ベクトルを格納する、独立にアクセス可能な2つの
ポートを備えた2ポートメモリと、外部より与えられる
オペ−レージ1ンコードとアドレスに従って動作し、前
記辞書データを格納する辞書メモリと、 外部より与えられるオペ−レージ1ンコードに従って動
作し、前記2ポートメモリの第1のポートより読み出さ
れるデータに対し、バレルシフト演算を実行するシフト
演算部と、 外部より与えられるオペーレーションコードに従って動
作し、前記シフト演算部の出力値と前記辞書メモリの読
み出しデータを入力し、算術演算または論理演算を実行
するALUと、 外部より与えられるオペ−レージ1ンコードに従って動
作し、前記ALUの出力値と前記辞書メモリの読み出し
データを入力し、乗算および累算を実行する乗加算器と
、 外部より与えられるオペーレーションコードに従って動
作し、前記乗加算器の出力値を保持し、外部へ出力する
放送レジスタと、 前記乗加算器の出力値と外部からの入力データのうち1
つを、外部より与えられるオペーレーションコードに従
って選択し、その結果を前記2ポートメモリに対して第
2のポートより書き込みを可能とする第1のマルチプレ
クサ、 とを含んで構成される。
(作用)
本発明のパターン1ull/ Jプロセッサにおいては
、2ポートメモリ、辞書メモリ、シフト演算部、ALU
、乗加算器といったモジュールをパイプライン動作させ
ることにより、空間フィルタリンクやマトリクス演算に
おける並列性を利用した高速処理を可能としている。2
ポートメモリでは読み出しと書き込みが独立に実行でき
るので、頻繁にアクセスされるデータを格納してもメモ
リアクセスが処理速度のボトルネックとはならない。シ
フト演算部においては、通常のバレルシフトだけでなく
2値画像からの注目画素および近傍画素の切り出し等も
実行する。辞書メモリと2ポートメモリを用いたパイプ
ラインによるテーブルルックアップ処理も実行すること
ができる。
、2ポートメモリ、辞書メモリ、シフト演算部、ALU
、乗加算器といったモジュールをパイプライン動作させ
ることにより、空間フィルタリンクやマトリクス演算に
おける並列性を利用した高速処理を可能としている。2
ポートメモリでは読み出しと書き込みが独立に実行でき
るので、頻繁にアクセスされるデータを格納してもメモ
リアクセスが処理速度のボトルネックとはならない。シ
フト演算部においては、通常のバレルシフトだけでなく
2値画像からの注目画素および近傍画素の切り出し等も
実行する。辞書メモリと2ポートメモリを用いたパイプ
ラインによるテーブルルックアップ処理も実行すること
ができる。
また、複数個のパターン認識プロセッサを放送バスによ
り結合したパターン認識装置においては、画像データや
行列データを分割して各パターン認識プロセッサ内のメ
モリに格納することにより、並列処理を実行する。各パ
ターン認識プロセッサで求められた結果を他のパターン
認識プロセッサが必要とする場合に、放送バスを用いた
データ転送を行なう。
り結合したパターン認識装置においては、画像データや
行列データを分割して各パターン認識プロセッサ内のメ
モリに格納することにより、並列処理を実行する。各パ
ターン認識プロセッサで求められた結果を他のパターン
認識プロセッサが必要とする場合に、放送バスを用いた
データ転送を行なう。
(実施例)
次に本発明について図面を参照しながら説明する。
第1図は本発明のパターン認識プマ7セッサの一実施例
を示すブ+’]ツク図である。以下第1図を参照して説
明を行なう。
を示すブ+’]ツク図である。以下第1図を参照して説
明を行なう。
パターン認識プロセッサは、演算を実行する部分と、デ
ータ格納用のメモリより構成され、オペーレーションコ
ードは外部からの信号108〜115により与える。
ータ格納用のメモリより構成され、オペーレーションコ
ードは外部からの信号108〜115により与える。
2ポートメモリ10は、画像データ、特徴ベクトルなど
、更新されるデータを格納する。2つの独立したアクセ
スポートを備え、ここでは一方を訛み出し専用、他方を
書き込み専用として用いる。
、更新されるデータを格納する。2つの独立したアクセ
スポートを備え、ここでは一方を訛み出し専用、他方を
書き込み専用として用いる。
読み出しポートに関しては、外部からの信号108がア
クセス要求やアドレスを゛表し、信号100が読み出し
データを表す、書き込みポートは、外部からの信号】0
9がアクセス要求やアドレスを表し、信号107が書き
込みデータを表す。
クセス要求やアドレスを゛表し、信号100が読み出し
データを表す、書き込みポートは、外部からの信号】0
9がアクセス要求やアドレスを表し、信号107が書き
込みデータを表す。
シフト演算部12は、2ポートメモリ10の読み出しデ
ータ100に対し、外部からの信号111に従ってシフ
ト演算を実行した結果を、信号101として出力する。
ータ100に対し、外部からの信号111に従ってシフ
ト演算を実行した結果を、信号101として出力する。
このモジュールに関しては、次に第5図を用いて説明を
行なう6第5図における信号502へ−504は、第1
図の信号111に対応している。
行なう6第5図における信号502へ−504は、第1
図の信号111に対応している。
シフト演算部12は、2ワ一ド分のレジスタ50.51
とバレルシフタ52より成る。レジスタ50と51は、
各々のラッチイネーブル信号502と503に従って、
信号100のデータを保持する。
とバレルシフタ52より成る。レジスタ50と51は、
各々のラッチイネーブル信号502と503に従って、
信号100のデータを保持する。
バレルシフタ52は、各レジスタの出力信号500と5
01を入力し、シフト数やシフト方向を表す信号504
に従ってバレルシフトを行なう。
01を入力し、シフト数やシフト方向を表す信号504
に従ってバレルシフトを行なう。
その結果のうちの特定の1ワ一ド分を信号103として
出力する。
出力する。
例えば2(iff画像に対する空間フィルタリングにお
いて、注目画素とその近傍画素が同じワード内のある一
定のビット位置にくるように収り出す場合、レジスタ5
0と51によりアドレスの連続した2ワードの画素値を
常に保持し、これらに対してバレルシフ1〜を実行すれ
は、近傍画素が連続した2つのアドレスにまたがって格
納されていても、再びこれを2ポートメモリから読み出
すことなく実現できる。
いて、注目画素とその近傍画素が同じワード内のある一
定のビット位置にくるように収り出す場合、レジスタ5
0と51によりアドレスの連続した2ワードの画素値を
常に保持し、これらに対してバレルシフ1〜を実行すれ
は、近傍画素が連続した2つのアドレスにまたがって格
納されていても、再びこれを2ポートメモリから読み出
すことなく実現できる。
次に再び第1図を参照しながら本発明の実施例の動作の
説明を行なう。
説明を行なう。
辞書メモリ11は、参照データを格納するメモリであり
、読み出し専用とする。外部から信号110がアクセス
要求やアドレスを表し、これに従ってデータが信号10
2として読み出される。
、読み出し専用とする。外部から信号110がアクセス
要求やアドレスを表し、これに従ってデータが信号10
2として読み出される。
ALU13は、シフト演算部12の出力信号101と辞
書メモリ11の出力信号102を入力し、算術演nまた
は論理演算を実行した結果を信号103として出力する
。演算コードは外部からの信号112に与える。
書メモリ11の出力信号102を入力し、算術演nまた
は論理演算を実行した結果を信号103として出力する
。演算コードは外部からの信号112に与える。
乗加算器14は、ALU13の出力信号103と辞書メ
モリ11の出力信号102を入力し、乗算および索具を
実行した結果を信号10/1として出力する。演算コー
ドは外部からの信号113により与える。
モリ11の出力信号102を入力し、乗算および索具を
実行した結果を信号10/1として出力する。演算コー
ドは外部からの信号113により与える。
放送レジスタ、15は、乗加算器の出力信号104の値
を保持し、信号105として外部に出力する。外部から
の信号114がラッチイネーブルおよび出力イネーブル
を表す。
を保持し、信号105として外部に出力する。外部から
の信号114がラッチイネーブルおよび出力イネーブル
を表す。
第1のマルチプレクサ16は、乗加算器14の出力信号
104と、外部からのデータ信号106を人力し、この
うち1つを外部からの信号115に従って選択する。出
力信号107は2ポートメモリ10の書き込みポートに
接続されている。
104と、外部からのデータ信号106を人力し、この
うち1つを外部からの信号115に従って選択する。出
力信号107は2ポートメモリ10の書き込みポートに
接続されている。
以上のモジュールをクロックに同期して動作させること
により、例えば2ポートメモリ10およびi!i? 諜
メモリ11に格納されたデータに対する演算結果を、再
び2ポートメモリ10に格納するという一連の処理を、
パイプライン処理により実行できる。具体的に2値画像
の切り出し、やベクトル間の類似度の他に、ベクトル間
のし1ノルム、。l:Σ al −bl を求めることができる。これは例えば2ポートメモリ1
0に格納されたベクトル要素a、と辞書メモリ11に格
納されたベクトル要素す、を、各々読み出してALIJ
13に入力し、要素間の絶対値を計算する0次に、=れ
を乗加算器14に入力し、総和を求めることにより実現
される。
により、例えば2ポートメモリ10およびi!i? 諜
メモリ11に格納されたデータに対する演算結果を、再
び2ポートメモリ10に格納するという一連の処理を、
パイプライン処理により実行できる。具体的に2値画像
の切り出し、やベクトル間の類似度の他に、ベクトル間
のし1ノルム、。l:Σ al −bl を求めることができる。これは例えば2ポートメモリ1
0に格納されたベクトル要素a、と辞書メモリ11に格
納されたベクトル要素す、を、各々読み出してALIJ
13に入力し、要素間の絶対値を計算する0次に、=れ
を乗加算器14に入力し、総和を求めることにより実現
される。
第2図は、第1図において辞書メモリ11の出力段に第
2のマルチプレクサ17を新たに付加して構成されるパ
ターン認識プロセッサのブロック図である。以下第2図
を参照して説明を行なう。
2のマルチプレクサ17を新たに付加して構成されるパ
ターン認識プロセッサのブロック図である。以下第2図
を参照して説明を行なう。
但し、モジュール10〜16に関しては第1図と同様で
あるため、説明を省略する。
あるため、説明を省略する。
第2のマルチプレクサ17は、外部からの信号110と
辞書メモリ11の出力信号102のうち1つを、外部か
らの信号116により選択し、信号117として出力す
る。信号117はALU13および乗加算器14に入力
される。
辞書メモリ11の出力信号102のうち1つを、外部か
らの信号116により選択し、信号117として出力す
る。信号117はALU13および乗加算器14に入力
される。
第2のマルチプレクサ17を加えることにより、ALU
13と乗加算器14に対して、辞書メモリ11の格納デ
ータだけでなく、信号110をリテラルデータとして入
力することができる。
13と乗加算器14に対して、辞書メモリ11の格納デ
ータだけでなく、信号110をリテラルデータとして入
力することができる。
第3図は第2図において2ポートメモリ10の読み出し
ポートの入力段に第3のマルチプレクサ18を、辞書メ
モリ11の入力段に第4のマルチプレクサ19を各々新
たに付加して梢戒されるパターン認識プロセッサのブロ
ック図である。以下第3図を参照して説明を行なう、但
し、モジ21−ル10〜17に関しては第2図と同様で
あるため、説明を省路する。
ポートの入力段に第3のマルチプレクサ18を、辞書メ
モリ11の入力段に第4のマルチプレクサ19を各々新
たに付加して梢戒されるパターン認識プロセッサのブロ
ック図である。以下第3図を参照して説明を行なう、但
し、モジ21−ル10〜17に関しては第2図と同様で
あるため、説明を省路する。
第3のマルチプレクサ18は、外部からの信号108と
第2のマルチプレクサ17の出力信号117のうち1つ
を、外部からの信号118により選択し、信号】19と
して出力する。信づ119は2ポートメモリ10の読み
出しポートに対するアクセス要求やアドレスを表す。
第2のマルチプレクサ17の出力信号117のうち1つ
を、外部からの信号118により選択し、信号】19と
して出力する。信づ119は2ポートメモリ10の読み
出しポートに対するアクセス要求やアドレスを表す。
第4のマルチプレクサ1つは、外部からの信号110と
2ポートメモリ10の読み出しポートからの出力信号1
00のうち1つを、外部からの信号118により選択し
、信号120として出力する。信号120は辞書メモリ
11に対するアクセス要求やアドレスを表し、かつ第2
のマルチプレクサ17にも入力される。
2ポートメモリ10の読み出しポートからの出力信号1
00のうち1つを、外部からの信号118により選択し
、信号120として出力する。信号120は辞書メモリ
11に対するアクセス要求やアドレスを表し、かつ第2
のマルチプレクサ17にも入力される。
第3のマルチプレクサ18を加えることにより、2ポー
トメモリ10の読み出しポートを、外部からの信号10
8だけでなく、第2のマルチプレクサ17の出力信号1
17によりアクセスすることができる1例えば、辞書メ
モリ11の読み出しデータをアドレスとして2ポートメ
モリ10にアクセスするテーブルルックアップ処理を実
行することができる。
トメモリ10の読み出しポートを、外部からの信号10
8だけでなく、第2のマルチプレクサ17の出力信号1
17によりアクセスすることができる1例えば、辞書メ
モリ11の読み出しデータをアドレスとして2ポートメ
モリ10にアクセスするテーブルルックアップ処理を実
行することができる。
一方、第4のマルチプレクサ19を加えることにより、
辞書メモリ11を、外部からの信号110だけでなく、
2ポートメモリ10の出力信号100によりアクセスす
ることができる。例えば、2ポートメモリ10の読み出
しデータをアドレスとして辞aメモリ1】にアクセスす
るテーブルルックアップ処理を実行することができる。
辞書メモリ11を、外部からの信号110だけでなく、
2ポートメモリ10の出力信号100によりアクセスす
ることができる。例えば、2ポートメモリ10の読み出
しデータをアドレスとして辞aメモリ1】にアクセスす
るテーブルルックアップ処理を実行することができる。
第4図は本発明のパターン認識プロセッサを複数個含ん
で構成されるパターン認識装置のプロyり図である。以
下第4図を参!概して説明を行なう。
で構成されるパターン認識装置のプロyり図である。以
下第4図を参!概して説明を行なう。
アドレスジェネレータ1!10は、プログラムメモリ4
1のアドレスを生成し、信号400として出力する。
1のアドレスを生成し、信号400として出力する。
プログラムメモリ41は、パターン認識プロセッサ42
〜44のオペーレーションコードの系列をあらかじめ格
納し、信号4o○のアドレスで講み出した結果を信号4
01のオペーレーションコードとして出力する。
〜44のオペーレーションコードの系列をあらかじめ格
納し、信号4o○のアドレスで講み出した結果を信号4
01のオペーレーションコードとして出力する。
パターン認識プロセッサ42〜44は、いずれもプログ
ラムメモリ41からの信号401に従って処理を行なう
、信号401は第1図〜第3図における信号108〜1
16.118に対応する。
ラムメモリ41からの信号401に従って処理を行なう
、信号401は第1図〜第3図における信号108〜1
16.118に対応する。
パターン認識プロセッサ間のデータ転送は、放送バスに
よって行ない、各々信号402\407は放送バスと接
続されている。データ出力のための信号402,404
,406は、いずれも第1図〜第3図の信号106と対
応する。
よって行ない、各々信号402\407は放送バスと接
続されている。データ出力のための信号402,404
,406は、いずれも第1図〜第3図の信号106と対
応する。
放送バスの制御は、第1図〜第3図に1モジユールとし
て含まれる放送レジスタ15を用いて行なう、放送バス
のオペーレーションコードとして出力イネーブルの指定
が可能であり、この値をいずれか1台のパターン認識プ
ロセッサのみに対してアクティブとすれば、そのパター
ン認識プロセッサ内の放送レジスタの保持している値が
放送バスに出力される。この機能は、従来の技術で述べ
たアルゴリズムに現れる、 y=Ax z=My といった行列とベクトルの乗算を、複数のパターン認識
プロセッサを用いて実行する場合に必要となる0例えば
、行列Aのデータを行単位で分割して各パターン認識プ
ロセッサの辞書メモリに格納し、ベクトルXを全てのパ
ターン認識プロセッサの2ポートメモリに格納すること
により、乗算を並列に実行することができるが、得られ
るベクトルyは各2ポートメモリに分割して格納される
。
て含まれる放送レジスタ15を用いて行なう、放送バス
のオペーレーションコードとして出力イネーブルの指定
が可能であり、この値をいずれか1台のパターン認識プ
ロセッサのみに対してアクティブとすれば、そのパター
ン認識プロセッサ内の放送レジスタの保持している値が
放送バスに出力される。この機能は、従来の技術で述べ
たアルゴリズムに現れる、 y=Ax z=My といった行列とベクトルの乗算を、複数のパターン認識
プロセッサを用いて実行する場合に必要となる0例えば
、行列Aのデータを行単位で分割して各パターン認識プ
ロセッサの辞書メモリに格納し、ベクトルXを全てのパ
ターン認識プロセッサの2ポートメモリに格納すること
により、乗算を並列に実行することができるが、得られ
るベクトルyは各2ポートメモリに分割して格納される
。
従って行列Mのデータも行単位で分割格納されていると
すると、次にMとyの積を求める前に、分割されたyの
データを全てのパターン認識プロセッサの2ポートメモ
リに転送して格納する必要があり、ここで放送バスを用
いる。行列とベクトルの乗算においては、2ポートメモ
リ10と辞書メモリ11からの読み出しは連続で実行さ
れるが、2ポートメモリ10への書き込みか行なわれる
のは1行分の積和演算の終了時のみである。従って書き
込みの行なわれていない期間を利用して演算結果データ
を放送すれば、データ放送に必要な時間を演算時間とオ
ーバーラツプさせることが可能である。
すると、次にMとyの積を求める前に、分割されたyの
データを全てのパターン認識プロセッサの2ポートメモ
リに転送して格納する必要があり、ここで放送バスを用
いる。行列とベクトルの乗算においては、2ポートメモ
リ10と辞書メモリ11からの読み出しは連続で実行さ
れるが、2ポートメモリ10への書き込みか行なわれる
のは1行分の積和演算の終了時のみである。従って書き
込みの行なわれていない期間を利用して演算結果データ
を放送すれば、データ放送に必要な時間を演算時間とオ
ーバーラツプさせることが可能である。
(発明の効果〉
以上説明したように、本発明のパターン認識プロセッサ
を用いることにより、文字認識に現れる2値画像の空間
フィルタリングのための注目画素の切り出し、テーブル
ルックアップ処理、行列とベクトルの乗算等の基本的な
演算において、メモリアクセスの並列化により効率の良
いパイプライン処理を実行することができる。またAL
Uの出力が乗加算器に出力されているため、認識処理に
おいてベクトル間の類似度だけでなく、L 1ノルムを
求めることができる。
を用いることにより、文字認識に現れる2値画像の空間
フィルタリングのための注目画素の切り出し、テーブル
ルックアップ処理、行列とベクトルの乗算等の基本的な
演算において、メモリアクセスの並列化により効率の良
いパイプライン処理を実行することができる。またAL
Uの出力が乗加算器に出力されているため、認識処理に
おいてベクトル間の類似度だけでなく、L 1ノルムを
求めることができる。
更に複数個のパターン認識プロセ・ンサより構成される
パターン認識装置では、放送バスを用いた行列とベクト
ルの乗算において、パターン!E ”iEプロセッサの
個数を増加しても放送バスへのアクセスがボトルネック
にならず、個数に比例した処理速度が得られるという効
果をもつ。
パターン認識装置では、放送バスを用いた行列とベクト
ルの乗算において、パターン!E ”iEプロセッサの
個数を増加しても放送バスへのアクセスがボトルネック
にならず、個数に比例した処理速度が得られるという効
果をもつ。
第1図〜第3図は本発明のパターン認識プロセンサの実
/i1fMJを示すブロック図、第4図は本発明のパタ
ーン認識プロセッサを複数個含んで構成されるパターン
認識装置の一例を示すブロック図、第5図は第1図〜第
3図に1モジユールとして含まれるシフト演算部の一実
肢例を示すブロック図である。 10・・2ポートメモリ、11・・・古?駿メモリ、1
2・−・シフト演算部、13・・・A L、 u、14
・・・乗加算器、15・・・放送レジスタ、16.17
,18゜19・・・マルチプレクサ、4o・・・アドレ
スジェネレータ、41・・・プログラムメモリ、42,
43゜44・・・パターン認識プロセッサ、50.51
・・・レジスタ、52・・・バレルシフタ。
/i1fMJを示すブロック図、第4図は本発明のパタ
ーン認識プロセッサを複数個含んで構成されるパターン
認識装置の一例を示すブロック図、第5図は第1図〜第
3図に1モジユールとして含まれるシフト演算部の一実
肢例を示すブロック図である。 10・・2ポートメモリ、11・・・古?駿メモリ、1
2・−・シフト演算部、13・・・A L、 u、14
・・・乗加算器、15・・・放送レジスタ、16.17
,18゜19・・・マルチプレクサ、4o・・・アドレ
スジェネレータ、41・・・プログラムメモリ、42,
43゜44・・・パターン認識プロセッサ、50.51
・・・レジスタ、52・・・バレルシフタ。
Claims (4)
- (1)画像データから特徴ベクトルを算出し、あらかじ
め与えられた辞書データとの間で距離計算もしくは類似
度計算を行ない、前記画像データの属するカテゴリを決
定するパターン認識プロセッサであって、 外部より与えられるオペーレーションコードとアドレス
に従つて動作し、前記画像データや前記特徴ベクトルを
格納する、独立にアクセス可能な2つのポートを備えた
2ポートメモリと、 外部より与えられるオペーレーションコードとアドレス
に従って動作し、前記辞書データを格納する辞書メモリ
と、 外部より与えられるオペーレーションコードに従って動
作し、前記2ポートメモリの第1のポートより読み出さ
れるデータに対し、バレルシフト演算を実行するシフト
演算部と、外部より与えられるオペーレーションコード
に従って動作し、前記シフト演算部の出力値と前記辞書
メモリの読み出しデータを入力し、算術演算または論理
演算を実行するALUと、 外部より与えられるオペーレーションコードに従って動
作し、前記ALUの出力値と前記辞書メモリの読み出し
データを入力し、乗算および累算を実行する乗加算器と
、 外部より与えられるオペーレーションコードに従つて動
作し、前記乗加算器の出力値を保持し、外部へ出力する
放送レジスタと、 前記乗加算器の出力値と外部からの入力データのうち1
つを、外部より与えられるオペーレーションコードに従
って選択し、その結果を前記2ポートメモリに対して第
2のポートより書き込みを可能とする第1のマルチプレ
クサ、 とを含んで構成されることを特徴とするパターン認識プ
ロセッサ。 - (2)外部から前記辞書メモリに対して与えられるオペ
ーレーションコードと、前記辞書メモリの読み出しデー
タとを入力し、このうち1つを外部より与えられるオペ
ーレーションコードに従つて選択し、前記ALUおよび
前記乗加算器に対して選択結果を入力することを可能と
する第2のマルチプレクサを更に含んで構成されること
を特徴とする請求項1に記載のパターン認識プロセッサ
。 - (3)外部から与えられるオペーレーションコードと、
前記第2のマルチプレクサの出力データを入力し、その
うち1つを外部から与えられるオペーレーションコード
により選択し、前記2ポートメモリの第1のポートへの
アドレスを与える第3のマルチプレクサと、外部から与
えられるオペーレーションコードと、前記2ポートメモ
リの第1のポートの読み出しデータを入力し、そのうち
1つを前記オペーレーションコードにより選択し、前記
辞書メモリへのアドレスを与える第4のマルチプレクサ
、とを更に含んで構成されることを特徴とする請求項2
に記載のパターン認識プロセッサ。 - (4)オペーレーションコードの系列を格納するプログ
ラムメモリと、前記プログラムメモリのアドレスを生成
するアドレスジェネレータと、複数個の前記プログラム
メモリから読み出されるオペーレーションコードに従つ
て動作する請求項1、2または3に記載のパターン認識
プロセッサとを含み、 前記パターン認識プロセッサの前記放送レジスタの出力
と前記第1のマルチプレクサの外部入力がいずれも共通
の放送バスに接続され、前記オペーレーションコードに
従って前記パターン認識プロセッサ間のデータ転送を行
なうことを特徴とするパターン認識装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1179827A JPH0344779A (ja) | 1989-07-12 | 1989-07-12 | パターン認識プロセッサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1179827A JPH0344779A (ja) | 1989-07-12 | 1989-07-12 | パターン認識プロセッサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0344779A true JPH0344779A (ja) | 1991-02-26 |
Family
ID=16072588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1179827A Pending JPH0344779A (ja) | 1989-07-12 | 1989-07-12 | パターン認識プロセッサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0344779A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5642444A (en) * | 1994-07-28 | 1997-06-24 | Univ North Carolina | Specialized image processing system architecture and method for image data arrays |
US11023758B2 (en) | 2009-01-07 | 2021-06-01 | Micron Technology, Inc. | Buses for pattern-recognition processors |
-
1989
- 1989-07-12 JP JP1179827A patent/JPH0344779A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5642444A (en) * | 1994-07-28 | 1997-06-24 | Univ North Carolina | Specialized image processing system architecture and method for image data arrays |
US11023758B2 (en) | 2009-01-07 | 2021-06-01 | Micron Technology, Inc. | Buses for pattern-recognition processors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109522254B (zh) | 运算装置及方法 | |
US5226171A (en) | Parallel vector processing system for individual and broadcast distribution of operands and control information | |
EP0240032B1 (en) | Vector processor with vector data compression/expansion capability | |
US7383421B2 (en) | Cellular engine for a data processing system | |
KR100415417B1 (ko) | 이미지-처리프로세서 | |
US5081573A (en) | Parallel processing system | |
US10346507B2 (en) | Symmetric block sparse matrix-vector multiplication | |
US4974146A (en) | Array processor | |
JPH06195322A (ja) | 汎用型ニューロコンピュータとして用いられる情報処理装置 | |
JPS6028015B2 (ja) | 情報処理装置 | |
KR20010031192A (ko) | 기계시각시스템에서의 영상데이터와 같은 논리적으로인접한 데이터샘플들을 위한 데이터처리시스템 | |
Duclos et al. | Image processing on a SIMD/SPMD architecture: OPSILA | |
US20110302394A1 (en) | System and method for processing regular expressions using simd and parallel streams | |
JP2531648B2 (ja) | メモリ装置 | |
US5053986A (en) | Circuit for preservation of sign information in operations for comparison of the absolute value of operands | |
US5119324A (en) | Apparatus and method for performing arithmetic functions in a computer system | |
US4823258A (en) | Index limited continuous operation vector processor | |
US4621324A (en) | Processor for carrying out vector operation wherein the same vector element is used repeatedly in succession | |
JPH0344779A (ja) | パターン認識プロセッサ | |
US5497344A (en) | Data flow type information processor | |
RU2066067C1 (ru) | Центральный процессор для многопроцессорной вычислительной системы | |
JPS61256478A (ja) | 並列処理計算機 | |
JP2793357B2 (ja) | 並列演算装置 | |
JPH10116191A (ja) | 圧縮命令用バッファを備えたプロセッサ | |
JP2515724B2 (ja) | 画像処理装置 |